电荷泵电路以及存储器的制造方法
【技术领域】
[0001]本发明涉及电路设计技术领域，特别是涉及一种电荷栗电路以及存储器。
【背景技术】
[0002]随着电子便携式产品的飞速发展，电源管理芯片的需求量也急剧增加。电荷栗利用电容实现电荷和能量的转移，从而具备无电感元件、无电磁干扰、成本低、高效率等优点，因此这类电源管理芯片在手持电子设备中倍受欢迎。
[0003]例如在存储器中，需要提供一与电源电压相对恒定的写入电压用于存储单元的写入，一般存储器包含有若干存储单元的阵列，通常，每个存储单元为一个场效应晶体管(FET)，所述场效应晶体管包括一个位于隧道氧化层表面的浮置栅，浮置栅可积累电荷，所述电荷对应一位数据信息。存储器数据的写入是通过控制浮置栅中电荷的注入来进行的。
[0004]在现有技术中，为了提供一与电源电压相对恒定的写入电压用于存储单元的写入，电荷栗电路通常采用开环的设计。如图1所示，在现有技术的电荷栗电路I中，电荷栗单元110的输出端输出一输出电压(即写入电压)Vout，电荷栗单元110的输出端还连接一电压调整单元120，所述电压调整单元120包括η个串联的MOS管:分别为MOS管Ml、MOS管M2、…MOS管Mn。每个MOS管的漏极与源极相连接，后一 MOS管的漏极连接前一 MOS管的源极，第一个MOS管Ml的漏极连接电源电压Vdd，第η个MOS管Mn的源极连接所述电荷栗单元110的输出端。每一个MOS管上的分压为MOS管的栅极与漏极之间的电压Vgs，n个MOS管上的分压为nXVgs。则在现有技术中开环电荷栗电路中有:
[0005]Vdd-Vout = nXVgs，
[0006]因此，Vout= Vdd-nX Vgs0
[0007]由于MOS管的栅极与漏极之间的电压Vgs接近MOS管的阈值电压Vth，因此η的具体个数可以根据输出电压Vout进行调节，从而得到预期的输出电压Vout。然而，在现有技术的开环设计中，由于MOS管的栅极与漏极之间的电压Vgs与器件(device)的特性强相关，当温度、工艺等发生变化时，MOS管的栅极与漏极之间的电压Vgs随之变化，Vdd-Vout会有对应的变化，而电源电压Vdd固定不变，造成输出电压Vout的变化。
【发明内容】
[0008]本发明的目的在于，提供一种电荷栗电路以及存储器，保证输出电压相对电源电压恒定。
[0009]为解决上述技术问题，本发明提供一种电荷栗电路，包括:
[0010]电荷栗单元，所述电荷栗单元的输出端输出一输出电压；
[0011]输出检测单元，连接所述电荷栗单元的输出端，所述输出检测单元通过分压方式检测所述输出电压，得到一检测电压，并输出所述检测电压；
[0012]参考电压单元，接受一外部参考电压，并将所述外部参考电压转化为内部参考电压，所述外部参考电压为对地的参考电压，所述内部参考电压为对电源电压的参考电压；以及
[0013]误差检测单元，分别接收所述检测电压以及内部参考电压，并将所述检测电压和内部参考电压进行比较，得到一控制电压，所述误差检测单元将所述控制电压输出给所述电荷栗单元，以控制所述输出电压。
[0014]可选的，在所述电荷栗电路中，所述电荷栗单元为时钟信号控制的电荷栗单元，所述控制电压控制所述时钟信号的开启或关闭。
[0015]可选的，在所述电荷栗电路中，所述输出检测单元包括一第一阻性元件以及第二阻性元件，所述第一阻性元件的一端接所述电源电压，所述第二阻性元件的一端接所述电荷栗单元的输出端，所述第一阻性元件的另一端通过第一节点连接所述第二阻性元件的另一端，所述第一节点作为所述输出检测单元的输出端，输出所述检测电压。
[0016]可选的，在所述电荷栗电路中，所述第一阻性元件包括至少一串联的电阻，所述第二阻性元件包括至少一串联的电阻。
[0017]可选的，在所述电荷栗电路中，所述第一阻性元件包括至少一串联的MOS管，所述第二阻性元件包括至少一串联的MOS管。
[0018]可选的，在所述电荷栗电路中，所述第一阻性元件包括至少一串联的二极管，所述第二阻性元件包括至少一串联的二极管。
[0019]可选的，在所述电荷栗电路中，所述参考电压单元包括一运算放大器、一第三阻性元件，一第四阻性元件以及一场效应晶体管，所述运算放大器的同相端接收所述外部参考电压，所述运算放大器的异相端连接所述场效应晶体管的漏极，所述运算放大器的V+端连接所述电源电压，所述运算放大器的V-端接地，所述运算放大器的输出端连接所述场效应晶体管的栅极，所述第三阻性元件的一端连接所述场效应晶体管的漏极，所述第三阻性元件的另一端接地，所述第四阻性元件的一端连接所述电源电压，所述第四阻性元件的另一端通过第二节点连接所述场效应晶体管的源极，所述第二节点作为所述误差检测单元的输出端，输出所述内部参考电压。
[0020]可选的，在所述电荷栗电路中，所述第三阻性元件为一电阻，所述第四阻性元件为一电阻。
[0021]可选的，在所述电荷栗电路中，所述第三阻性元件为一 MOS管，所述第四阻性元件为一 MOS管。
[0022]可选的，在所述电荷栗电路中，所述外部参考电压由一带隙基准电路产生。
[0023]根据本发明的另一面，本发明还提供一种存储器，包括如上任意一种所述的电荷栗电路。
[0024]与现有技术相比，本发明提供的电荷栗电路以及存储器具有以下优点:
[0025]在本发明提供的电荷栗电路以及存储器中，该电荷栗电路包括:电荷栗单元、输出检测单元、参考电压单元以及误差检测单元，与现有技术相比，所述输出检测单元通过分压方式检测所述输出电压，得到一检测电压，并输出所述检测电压，所述参考电压单元将对地的参考电压转化为对电源电压的参考电压，之后，所述误差检测单元将所述检测电压和内部参考电压进行比较，得到一控制电压，所述误差检测单元将所述控制电压输出给所述电荷栗单元，从而构成一个完整的控制环路，避免温度、工艺等因素对输出电压的影响，保证输出电压相对电源电压恒定。
【附图说明】
[0026]图1为现有技术中电荷栗电路的示意图；
[0027]图2为本发明一实施例中电荷栗电路的示意图；
[0028]图3为本发明一实施例中输出检测单元的示意图；
[0029]图4为本发明一实施例中参考电压单元的示意图。
【具体实施方式】
[0030]下面将结合示意图对本发明的电荷栗电路以及存储器进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0031]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0032]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0033]本发明的核心思想在于，提供一种电荷栗电路包括:电荷栗单元，所述电荷栗单元的输出端输出一输出电压；输出检测单元，连接所述电荷栗单元的输出端，所述输出检测单元通过分压方式检测所述输出电压，得到一检测电压，并输出所述检测电压；参考电压单元，接受一外部参考电压，并将所述外部参考电压转化为内部参考电压，所述外部参考电压为对地的参考电压，所述内部参考电压为对电源电压的参考电压；以及误差检测单元，分别接收所述检测电压以及内部参考电压，并将所述检测电压和内部参考电压进行比较，得到一控制电压，所述误差检测单元将所述控制电压输出给所述电荷栗单元，以控制所述输出电压。所述电荷栗电路构成一个完整的控制环路，避免温度、工艺等因素对输出电压的影响，保证输出电压相对电源电压恒定。
[0034]以下请参考图2，其为发明第一实施例的电荷栗电路的示意图。该电荷栗电路2包括:电荷栗单元210、输出检测单元220、参考电压单元230以及误差检测单元240。其中，所述电荷栗单元210可以是电容式电荷栗，采用电容器来存储能量，电容式电荷栗采用时钟信号clock控制所述电荷栗单元210的电流，以控制所述电荷栗单元210的输出电压Vout。电容式电荷栗占用的空间小，使用成本低。此外，所述电荷栗单元210并不限于是电容式电荷栗，只要是通过时钟信号clock控制输出的电荷栗单元，均在本发明的思想范围之内。所述电荷栗单元210的输出端输出一输出电压Vout，所述输出电压Vout提供给存储单元的阵列，用于存储单元的写入。
[0035]所述输出检测单元连接所述电荷栗单元210的输出端，用于对所述输出电压Vout进行跟踪。其中，所述输出检测单元220通过分压方式检测所述输出电压Vout，采用分压方式检测可以有效地避免温度、工艺等因素对所述输出电压Vout的影响。所述输出检测单元220通过检测得到一检测电压Vout_det，并输出所述检测电压Vout_det。
[0036]在本实施例中，如图3所示，所述输出检测单元220包括一第一阻性元件221以及第二阻性元件222，所述第一阻性元件221的一端接所述电源电压Vdd，所述第二阻性元件222的一端接所述电荷栗单元210的输出端，以接受所述输出电压Vout，所述第一阻性元件221的另一端通过第一节点a连接所述第二阻性元件222的另一端，所述第一节点a作为所述输出检测单元220的输出端，输出所述检测电压Vout_det。
[0037]其中，阻性元件为具有电阻特性的元件，在本实施例中，所述第一阻性元件221包括至少一串联的电阻，所述第二阻性元件222包括至少一串联的电阻。在图3中，所述第一阻性元件221包括一个电阻R，所述第二阻性元件222包括3个串联的电阻R，在本发明的其它实施例中，所述第一阻性元件221还可以包括2、3、4、5或更多个串联的电阻R，所述第二阻性元件222还可以包括1、2、4、5或更多个串联的电阻R。
[0038]当然，阻性元件并不限于为电阻，还可以为MOS管或二极管等其它的元件。例如，还可以为:所述第一阻性元件221包括至少一串联的MOS管，所述第二阻性元件222包括至少一串联的MOS管。在所述第一阻性元