微处理器及其存储装置的制造方法

文档序号:9922721阅读:459来源:国知局
微处理器及其存储装置的制造方法
【技术领域】
[0001 ]本发明涉及存储器技术领域,具体涉及一种微处理器及其存储装置。
【背景技术】
[0002]目前,在大多的微处理器中,通常同时设置有两个独立的存储器。其中一个存储器用于存储程序指令,另一个存储器用于存储数据。然而,上述微处理器的芯片面积较大,为集成电路的设计带来了不便。

【发明内容】

[0003]本发明解决的技术问题是如何减小微处理器的芯片面积。
[0004]为解决上述技术问题,本发明实施例提供一种微处理器中的存储装置,所述装置可以包括:第一存储阵列,第二存储阵列,第一字线选通电路,第二字线选通电路,及位线选通电路,其中:
[0005]所述第一存储阵列,包括多个呈阵列排布的第一存储单元,其中,位于同一行的各所述第一存储单元的中间电极连接于同一字线,位于同一列的各所述第一存储单元的位线电极连接于同一位线;
[0006]所述第二存储阵列,包括多个呈阵列排布的第二存储单元,其中,位于同一行的各所述第二存储单元的中间电极连接于同一字线,位于同一列的各所述第二存储单元的位线电极连接于同一位线;
[0007]所述第二存储阵列的位线数量大于所述第一存储阵列的位线数量,且所述第一存储阵列与所述第二存储阵列共用位线;
[0008]所述第一字线选通电路,与所述第一存储阵列的各字线连接,适于根据目标操作地址信号,选中所述第一存储阵列中的一行存储单元,以对所选中行的存储单元进行相应的操作;
[0009]所述第二字线选通电路,与所述第二存储阵列的各字线连接,适于根据所述目标操作地址信号,选中所述第二存储阵列中的一行存储单元,以对所选中行的存储单元进行相应的操作;
[0010]所述位线选通电路,分别与所述第一存储阵列及第二存储阵列的位线连接,适于根据所述目标操作地址信号,选中所述第一存储阵列的全部存储单元,或者选中所述第二存储阵列中的一列存储单元,以对所选中的存储单元进行相应的操作。
[0011]可选地,所述第一存储阵列与第二存储阵列共用的位线中,任意相邻两共用的位线之间所间隔的位线数量相同。
[0012]可选地,所述第一存储阵列与第二存储阵列共用的位线中,相邻两共用的位线之间所间隔的位线数量部分相同或完全不同。
[0013]可选地,所述位线选通电路包括与各所述位线一一对应的选通管,所述位线选通电路适于根据所述目标操作地址信号,控制对应的选通管的断开或闭合,以选中所述第一存储阵列的全部存储单元,或者选中所述第二存储阵列中的一列存储单元。
[0014]可选地,所述第一存储单元为EEPROM单元,所述第二存储单元为Flash单元。
[0015]可选地,所述装置还包括:预充电电路,分别与所述第一存储阵列及第二存储阵列的位线连接,适于在对所述第一存储阵列或第二存储阵列预充电时,将所有位线上的电压预充且维持在相应的预充电电压。
[0016]本发明实施例还提供了一种微处理器,所述微处理器包括上述任一种微处理器中的存储装置。
[0017]与现有技术相比,本发明实施例的技术方案具有以下有益效果:
[0018]采用上述微处理中的存储装置,由于所述第一存储阵列与所述第二存储阵列共用位线,并且位线选通电路可以根据所述目标操作地址信号,选中所述第一存储阵列的全部存储单元,或者选中所述第二存储阵列中的一列存储单元,以对所选中的存储单元进行相应的操作,因此所述存储装置仅设置一个位线选通电路即可,而无须分别为第一存储器及其二存储器设置一位线选通电路,因此可以减小所述存储装置占用的电路面积,也就可以减小微处理器的芯片面积。
【附图说明】
[0019]图1是现有微处理器的结构示意图;
[0020]图2是本发明实施例中一种微处理器中存储装置的结构示意图;
[0021]图3是本发明实施例中另一种微处理器中存储装置的结构示意图。
【具体实施方式】
[0022]在现有的微处理器中,通常同时设置有两个独立的存储器,其中一个存储器用于存储程序指令,另一个存储器用于存储数据。
[0023]首先,为了清楚地描述本发明,在以下的描述中,多次使用“第一”、“第二”字样,来标识存储器或存储器的结构。可以理解的是,上述字样并不构成对存储器结构本身或顺序的限制,仅起到标识作用,用于区分不同的存储器、存储阵列以及字线选通电路等。
[0024]如图1所示,具体地,以所述微处理器10中包括第一存储器及第二存储器为例。所述第一存储器包括:第一存储阵列111,第一字线选通电路112及第一位线选通电路113。其中,所述第一存储阵列111中包括多个呈阵列排布的第一存储单元;所述第一字线选通电路112可以控制所述第一存储阵列111中的一行存储单元是否选中;所述第一位线选通电路113可以控制所述第一存储阵列111中的一列存储单元是否选中。根据所述第一字线选通电路112及第一位线选通电路113的选中结果,对相应的存储单元进行读、写及擦除操作。
[0025]所述第二存储器包括:第二存储阵列121,第二字线选通电路122,第二及位线选通电路123。其中,所述第二存储阵列121中包括多个呈阵列排布的第二存储单元;所述第二字线选通电路122可以控制所述第二存储阵列121中的一行存储单元是否选中;所述第二位线选通电路123可以控制所述第二存储阵列121中的一列存储单元是否选中。根据所述第二字线选通电路122及第二位线选通电路123的选中结果,对相应的存储单元进行读、写及擦除操作。
[0026]由此可以看出,在微处理器中,所述第一存储器及第二存储器在结构完全独立,导致所述微处理的芯片面积较大,为集成电路的设计带来了不便。
[0027]针对上述问题,本发明实施例提供了一种微处理器中的存储装置,所述装置包括:第一存储阵列,第二存储阵列,第一字线选通电路,第二字线选通电路,及位线选通电路。由于所述第一存储阵列与所述第二存储阵列共用位线,并且位线选通电路可以根据所述目标操作地址信号,选中所述第一存储阵列的全部存储单元,或者选中所述第二存储阵列中的一列存储单元,以对所选中的存储单元进行相应的操作,因此所述存储装置仅设置一个位线选通电路即可,而无须分别为第一存储器及其二存储器设置一位线选通电路,因此可以减小所述存储装置占用的电路面积,也就可以减小微处理器的芯片面积。
[0028]为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例作详细地说明。
[0029]参照图2,本发明实施例提供了一种微处理器中的存储装置20,所述装置20可以包括:第一存储阵列201,第二存储阵列202,第一字线选通电路203,第二字线选通电路204,及位线选通电路205。其中:
[0030]所述第一存储阵列201,包括多个呈阵列排布的第一存储单元,其中,位于同一行的各所述第一存储单元的中间电极连接于同一字线,位于同一列的各所述第一存储单元的位线电极连接于同一位线;
[0031]所述第二存储阵列202,包括多个呈阵列排布的第二存储单元,其中,位于同一行的各所述第二存储单元的中间电极连接于同一字线,位于同一列的各所述第二存储单元的位线电极连接于同一位线;
[0032]所述第一字线选通电路203,与所述第一存储阵列201的各字线连接,适于根据目标操作地址信号,选中所述第一存储阵列201中的一行存储单元,以对所选中行的存储单元进行相应的操作;
[0033]所述第二字线选通电路204,与所述第二存储阵列202的各字线连接,适于根据所述目标操作地址信号,选中所述第二存储阵列202中的一行存储单元,以对所选中行的存储单元进行相应的操作;
[0034]所述位线选通电路205,分别与所述第一存储阵列201及第二存储阵列202的位线连接,适于根据所述目标操作地址信号,选中所述第一存储阵列201的全部存储单元,或者选中所述第二存储阵列202中的一列存储单元,以对所选中的存储单元进行相应的操作。
[0035]所述第二存储阵列202的位线数量大于所述第一存储阵列201的位线数量,且所述第一存储阵列201与所述第二存储阵列202共用位线。比如,所述第二存储阵列202的位线数量为所述第一存储阵列201的位线数量的整数倍。
[0036]在具体实施中,从所述第二存储阵列202的位线中选择与第一存储阵列201共用的位线时,可以根据所述第一存储阵列201及第二存储阵列202位线的数量,设置相邻两共用的位线之间所间隔的位线数量。
[0037]例如,所述第一存储阵列201的位线依次为BL1[0]?BLl[k-Ι],所述第二存储阵列202的位线依次为BL2[0]?BL2[n-l],其中,nSk的整数倍。
[0038]在本发明的一实施例中,所述第一存储阵列201与第二存储阵列202共用的位线中,任意相邻两共用的位线之间所间隔的位线数量相同。比如,任意相邻两共用的位线之间所间隔的位线数量为O时,S卩:将第二存储阵列202的位线中任意相邻的k条位线作为与第一存储阵列201的共用的位线。任意相邻两共用的位线之间所间隔的位线数量为η/k-l时,SP:每隔η/k-l条位线,选择I条位线,作为与所述第一存储阵列
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1