存储器存储模块和传感器模块的整合架构的制作方法
【专利摘要】一种存储器存储模块和传感器模块的整合架构，其包含一传感器控制器、一嵌入式存储器存储装置控制器、一微控制器和一非易失性存储器。通过将所述传感器控制器和所述嵌入式存储器存储装置控制器整合为共用相同的微控制器和相同的非易失性存储器，因而降低生产成本及封装的复杂度。
【专利说明】
存储器存储模块和传感器模块的整合架构
技术领域
[0001]本发明涉及一种整合架构，特别涉及一种存储器存储模块和单一或多种(个)传感器模块的整合架构。
【背景技术】
[0002]目前，电子装置(特别是手持式装置，例如手机、智能手机和平板电脑等)普遍采用大容量的存储器来存储数据，常用大容量的存储器例如非易失性的快闪存储器(Flash Memory)，非易失性的快闪存储器跟电子装置相连的介面有很多种，例如:多媒体卡(Multimedia Card, MMC)、嵌入式存储器存储装置介面(如eMMC)以及eMCP (其在eMMC架构下增加一动态存储器)等，其他有安全数码卡(Secure Digital Card, SD card)、UFS (Universal Flash Storage)、 ONFI (Open NAND Flash Interface)和 Toggle FlashInterface 等。
[0003]电子装置(特别是手持式电子装置)的记录媒体普遍采用依循MMC标准的存储器，此电子装置(例如智能机)可于装置内部以内嵌方式采用这种高效率的MMC标准记录媒体，此即所谓eMMC介面的内嵌式存储装置。这一类型的存储器存储装置通常包含了 eMMC控制器、微控制器和非易失性存储器等，这些元件可以球栅阵列(Ball Grid Array, BGA)封装方式封装为一整体。
[0004]图1显示一种现有的电子装置10中的存储器配置示意方块图。此电子装置10可以是各种电子产品，特别是手持式电子装置，例如智能手机和平板电脑等。如图1所示，以嵌入式存储器存储装置介面eMMC为例来作说明，现有的电子装置10包含一主处理器110、一存储器存储模块(在此以eMMC模块为例)120以及一传感器模块130。eMMC模块120包含一 eMMC控制器122以及配置给eMMC控制器122的第一微控制器124，eMMC模块120并具有一第一非易失性存储器126，eMMC控制器122即通过第一微控制器124存取第一非易失性存储器126中的数据。传感器模块130包含一传感器控制器132以及配置给传感器控制器132的第二微控制器134，传感器模块130并具有一第二非易失性存储器136，传感器控制器132即通过第二微控制器134存取第二非易失性存储器136中的数据。第一非易失性存储器126和第二非易失性存储器136例如可为快闪存储器，例如第一非易失性存储器126为反及闸快闪存储器(NAND Flash)，第二非易失性存储器136为NOR Flash或其他类型的非易失性存储器，其可能整合入传感器控制器132中，或以堆迭方式存在封装于传感器模块130中。
[0005]—般来说，eMMC模块120内会配置有一静态随机存取存储器(未图示)(如SRAM)，其通常位于第一微控制器124中，供第一微控制器124使用。另，通常传感器模块130亦会配置一 SRAM且其整合于第二微控制器134中，供第二微控制器134使用。藉此，第一(或第二)非易失性存储器126 (或136)中的数据可先读取到静态随机存取存储器，再由第一(或第二)微控制器124 (或134)对静态随机存取存储器进行存取，以增加其读取的速度。
[0006]在现有的电子装置10中，以内嵌式存储装置eMMC介面为例来说，eMMC模块120和传感器模块130 (例如触控传感器模块)是由不同的制造商提供，此因技术上的差异或一直以来的分工习惯，制造商不会同时生产存储器存储模块和触控传感器模块，因此表现在模块封装结构上，eMMC模块120和传感器模块130不会封装于同一个封装结构中。举例来说，在现有技术中，在eMMC模块120这方面，通常采用多芯片封装(MCP)技术将eMMC控制器122和第一非易失性存储器126封装在一起，第一非易失性存储器126可采用堆迭方式方便进行容量设计。而在传感器模块130方面，传感器控制器132 (如触控传感器)、第二微控制器134和第二非易失性存储器136通常封装于一个封装体或整合于同一 IC晶元上，而其他传感器如惯性传感器、陀螺仪传感器、高度传感器、温度传感器和音频传感器等和第二微控制器134制作在不同的IC晶元上或封装于不同的封装体。再者，也由于eMMC模块120和传感器模块130是对应不同的功能进行操作，在现有技术中eMMC模块120中的元件和传感器模块130中的元件并无直接关联，eMMC模块120和传感器模块130分别通过不同的传输介面连接至主处理器110，如图1所示。
[0007]现有的电子装置10存在如下技术问题:第一、由于存储器存储模块如eMMC模块120本身使用一微控制器和一非易失性存储器以及静态随机存取存储器(如SRAM)，传感器模块130本身亦使用一微控制器和一非易失性存储器以及静态随机存取存储器(如SRAM)，因为存储器存储模块120和传感器模块130各自使用微控制器和非易失性存储器以及SRAM，使用了重复相近或相同功能的硅智财，增加其成本；第二、现有技术中，存储器存储模块如eMMC模块120和传感器模块130是各自进行封装，造成较高封装成本及增加印刷电路板(Printed Circuit Board, PCB)面积的使用。
【发明内容】
[0008]本发明之一目的在于提供一种存储器存储模块和传感器模块的整合架构，以减少硅智财使用数量和降低封装成本等。
[0009]为达成上述目的，本发明提供一种存储器存储模块和传感器模块的整合架构，包含:一嵌入式存储器存储装置控制器；一微控制器，与所述嵌入式存储器存储装置控制器耦接；一非易失性存储器，与所述微控制器耦接，所述嵌入式存储器存储装置控制器通过所述微控制器对所述非易失性存储器读取或存储数据；以及一传感器控制器，用于控制感测元件以生成或接收感测信号；其中所述传感器控制器与所述微控制器耦接，所述传感器控制器通过所述微控制器对所述非易失性存储器读取或存储数据。
[0010]本发明中，嵌入式存储器存储装置控制器(如eMMC控制器)和传感器控制器共用了微控制器和非易失性存储器，嵌入式存储器存储装置控制器和传感器控制器都对同一微控制器进行操作以存取非易失性存储器中的数据，与嵌入式存储器存储装置控制器相关的程序码和数据以及与传感器控制器相关的程序码和数据同时都存储于非易失性存储器中，此微控制器也可将传感器元件所生成的感测信号加以运算。相较于现有的电子装置，由于本发明中微控制器和非易失性存储器由嵌入式存储器存储装置控制器和传感器控制器共享，因此无需如现有技术中嵌入式存储器存储装置控制器和传感器控制器需各自配置微控制器和非易失性存储器，因此相较于现有技术来说，本发明使用较少硅智财，晶元成本因而降低，且亦降低封装成本。
【附图说明】
[0011]图1显示一种现有的电子装置中的存储器配置示意方块图。
[0012]图2显示根据本发明第一实施例之装置的方块示意图。
[0013]图3显示本发明之传感器控制器与传感器之方块示意图。
[0014]图4显示根据本发明第二实施例之装置的方块示意图。
[0015]图5显示根据本发明第三实施例之装置的方块示意图。
[0016]图6显示根据本发明第四实施例之装置的方块示意图。
[0017]图7显示根据本发明第五实施例之装置的方块示意图。
[0018]图8显示根据本发明第六实施例之装置的方块示意图。
[0019]图9显示根据本发明第七实施例之装置的方块示意图。
【具体实施方式】
[0020]为了让本发明之上述及其他目的、特征、优点能更明显易懂，下文将特举本发明较佳实施例，并配合所附图式，作详细说明如下，并且在不同的图式中，相同的元件符号代表相同或相似的元件。
[0021]图2显示本发明第一实施例之装置20的方块示意图。装置20可以是各种电子产品，特别是手持式电子装置，例如手机、智能手机和平板电脑等。装置20包含一主处理器210、一存储器存储模块220和一传感器模块230。
[0022]存储器存储模块220包含一嵌入式存储器存储装置控制器(例如eMMC (embeddedMultimedia Card)控制器222)及配置给eMMC控制器222使用的一微控制器224，存储器存储模块220并具有一非易失性存储器226，eMMC控制器222即通过微控制器224存取非易失性存储器226中的数据。
[0023]嵌入式存储器存储装置亦可为依循多媒体卡(Multimedia Card, MMC)、eMCP(其在eMMC架构下增加一动态存储器)、安全数码卡(Secure Digital Card, SD card)、UFS (Universal Flash Storage)、 ONFI (Open NAND Flash Interface)、 Toggle FlashInterface和其它规格的标准等。需注意的是，本文中嵌入式存储器存储装置控制器是以eMMC控制器222为例来进行说明，而并不以此为限。
[0024]传感器模块230具有一传感器控制器232，如图2所示，传感器控制器232通过传感器控制器232与存储器存储模块220之间的传输介面，利用存储器存储模块220中的微控制器224存取所述模块之非易失性存储器226中的数据，也就是说，存储器存储模块220中的eMMC控制器222和传感器模块230中的传感器控制器232共用微控制器224和非易失性存储器226，而此共用的微控制器224除了存取非易失性存储器226中的数据外，也可提供运算功能予eMMC控制器222和传感器控制器232。
[0025]主处理器210例如是智能手机中的中央处理单元(CPU)，存储器存储模块220通常较佳以嵌入式存储器存储装置来实现，传感器模块230可包括但不限于触控传感器，非易失性存储器226可实施为一快闪存储器(Flash Memoery)，例如反及闸快闪存储器(NANDFlash)及/或NOR Flash,所述快闪存储存储器的存储阵列包括若干个区块(Blocks)，各区块包括若干个页(Pages)。
[0026]如图2所示，以嵌入式存储器存储装置控制器为eMMC控制器222为例，在所述装置20中，主处理器210通过MMC总线(bus)211连接存储器存储模块220中的eMMC控制器222，且互相传送指令和数据，并且主处理器210并通过传感器总线212与微控制器224连接传感器模块230中的传感器控制器232，且通过微控制器224互相传送指令和数据，其中所述传感器总线212的规格一般为I2C/SPI总线，但不局限于此。
[0027]本发明第一实施例中，非易失性存储器226存储有与存储器存储模块220和传感器模块230相关的数据，例如程序码、固件、操作参数或其他数据等。当主处理器210进行与存储器存储模块220相关的程序码或数据的存取操作时，主处理器210通过MMC总线211向存储器存储模块220中的eMMC控制器222发送读取或写入指令，根据所述指令eMMC控制器222便通过微控制器224将与存储器存储模块220相关的程序码或数据从非易失性存储器226中读出，或将其写入非易失性存储器226中。当主处理器210进行与传感器模块230相关的程序码或数据的存取操作时，主处理器210通过传感器总线212与微控制器224向传感器模块230中的传感器控制器232发送读取或写入指令，根据所述指令传感器控制器232便利用其与存储器存储模块220之间的传输介面、通过共同共用微控制器224将与传感器模块230相关的程序码或数据从非易失性存储器226中读出，或将其写入非易失性存储器226中。其中，微控制器224被存储器存储模块220中的eMMC控制器222和传感器模块230中的传感器控制器232所共享，同时存储器存储模块220及传感器模块230所需的演算法与其他相关运算也都在共同的微控制器224执行，非易失性存储器226同时存储与存储器存储模块220及与传感器模块230相关的程序码或数据。
[0028]本发明第一实施例中，如图2所示，存储器存储模块220中的eMMC控制器222与微控制器224封装于同一个封装体，存储器存储模块220亦可采用多芯片封装(MCP)技术将eMMC控制器222和非易失性存储器226封装在一起，亦可采用堆迭方式将非易失性存储器226堆迭在eMMC控制器222和微控制器224上，此堆迭方式可视需求增减堆迭层数调整存储器容量，方便进行容量设计。传感器模块230中的传感器控制器232封装于另一个封装体，其不同于存储器存储模块220的封装体，传感器模块230中的传感器控制器232通过其与存储器存储模块220之间的传输介面，得以使用和操作设置于存储器存储模块220之封装体内的微控制器224和非易失性存储器226。
[0029]本发明第一实施例中，存储器存储模块220和传感器模块230共用了微控制器224和非易失性存储器226，存储器存储模块220的eMMC控制器222和传感器模块230的传感器控制器232都共同分享使用同一个微控制器224，进行操作以存取非易失性存储器226中的数据，与eMMC控制器222相关的程序码和数据以及与传感器控制器232相关的程序码和数据同时都存储于非易失性存储器226中，同时存储器存储模块220及传感器模块230所需的演算法与其他相关运算也都在共同的微控制器224执行。相较于现有的电子装置，由于本实施例中微控制器222和非易失性存储器226由存储器存储模块220和传感器模块230共享，因此无需如现有技术中存储器存储模块和传感器模块需各自配置微控制器和非易失性存储器，因此相较于现有技术来说，本实施例使用较少硅智财，晶元成本因而降低，且亦降低封装成本。
[0030]请参照图3，在不同的实施例中，传感器控制器232可用以控制一个或一个以上的传感器。上述之传感器可包含触控传感器241、惯性传感器242、陀螺仪传感器243、加速度传感器244、音频传感器245、高度计传感器246、温度湿度传感器247、光感应传感器248和压力传感器249。应当注意的是，上述所列举之传感器241~249仅作为示例，但不局限于此。此外，当传感器模块230用以控制一个以上的传感器时，所述传感器模块230可作为一传感器集线器(Sensor Hub)。
[0031]本发明之微控制器224除了如同第一实施例所示设置在存储器存储模块220中以夕卜，也可以被设置在传感器模块230中。请参照图4所示之本发明第二实施例之装置40的系统方块图。本发明第二实施例之装置40类似于第一实施例之装置20，差别在于微控制器224设置在传感器模块230中，微控制器224与传感器模块230中的传感器控制器232封装于同一封装结构中，并且传感器模块230通过一传输介面与存储器存储模块220耦接，使得传感器模块230与存储器存储模块220彼此之间可进行数据的传输。具体来说，在所述装置40中，存储器存储模块220中的eMMC控制器222通过其与传感器模块230间的传输介面、使用封装于传感器模块230中的微控制器224的资源，来对非易失性存储器226进行存取动作；传感器模块230中的传感器控制器232可直接使用与其封装在一起的微控制器224、通过所述传输介面，来对非易失性存储器226进行存取动作。
[0032]图5显示本发明第三实施例之装置50的方块示意图。本发明第三实施例之装置50类似于第一实施例之装置20，差别在于所述装置50进一步包含一随机存取存储器250，其是一种专门用于手持式电子装置的存储器，随机存取存储器250例如为低功率双倍速率(Low-Power Double Data Rate)动态随机存取存储器(LPDDR)，但不以此为限，随机存取存储器250是专门配置给主处理器210使用。如图5所示，将随机存取存储器250与存储器存储模块220封装在同一封装结构中，形成一种内嵌式多芯片封装(如eMCP)。也就是说，本发明亦适用于eMCP架构下的存储器存储模块。在此封装结构中，主处理器210通过LPDDR总线213连接随机存取存储器250。在本发明中，任一种封装结构的封装方法可通过各种技术所实现，例如焊线接合(Wire Bonding)、倒晶(Flip-chip)或层迭封装(Packageon Package, POP)等技术。
[0033]如图5所示，存储器存储模块220和随机存取存储器250的封装结构中包含一传感器总线212。传感器总线212连接于主处理器210以及存储器存储模块220与随机存取存储器250之封装结构间，传感器控制器230则通过另一传输介面与所述封装结构连接。因此，主处理器210可通过感应器总线212以及存储器存储模块220和随机存取存储器250之封装结构与传感器控制器232间的另一传输介面，与传感器控制器232沟通操作。
[0034]图6显示本发明第四实施例之装置60的方块示意图。所述装置60的结构类似于本发明第三实施例，差别在于如图6所示，MMC总线211和传感器总线212以及LPDDR总线213构成了一个连接于主处理器210与存储器存储模块220和随机存取存储器250之封装结构间的传输总线215，相较于现有技术，此传输总线215是一个相容的规格，其除了 MMC总线211之针脚外，还包含了对应于传感器模块230之传感器控制器232的针脚。
[0035]图7显示本发明第五实施例之装置70的方块示意图。所述装置70的结构类似于本发明第四实施例，差别在于在本发明第五实施例中，总线211’为一新的串流介面或新型态介面可取代原有介面，总线211’可在原有MMC总线的架构下进行调整，使得总线211’的针脚可供eMMC控制器222和传感器控制器232进行信号传输使用。本发明第五实施例中新串流介面211’与现有技术不同。
[0036]于一具体实施例中，通过此传输总线215或215’，主处理器210可直接发送指令给微控制器224，基于所述指令的类型，若所述指令是与存储器存储模块220相关的指令，则微控制器224将所述指令转送给eMMC控制器222进行处理；若所述指令是与传感器模块230相关的指令，则微控制器224通过存储器存储模块220和随机存取存储器250之封装结构与传感器模块230间的传输介面，将所述指令转送给传感器控制器232进行处理。
[0037]图8显示本发明第六实施例之装置80的方块示意图。如图8所示，在所述装置80中，eMMC控制器222和传感器控制器232共用一个微控制器224，同时eMMC控制器222和传感器控制器232也共用了一个静态随机存取存储器(如SRAM) 228，静态随机存取存储器228的共用可使得非易失性存储器226中的数据先读取到静态随机存取存储器228，再由微控制器224对挥发性存储器228进行存取，以改善存取效能。另外，eMMC控制器222的驱动程序码或固件(Firmware)FWl与传感器控制器232的驱动程序码或固件FW2分隔地或整合地配置于非易失性存储器226中。当系统启动或初始化或需要时，可将配置于非易失性存储器226中的eMMC控制器222和传感器控制器232的固件FW1、FW2 (或整合固件)载入静态随机存取存储器228中，而在系统运行时，也可读取固件FW1、FW2中的一部分程序码，以执行所需的对应所述部分程序码的功能。
[0038]特别地，eMMC控制器222、传感器控制器232、微控制器224和静态随机存取存储器228制作于同一片晶元上，如图8所示，而后采用多芯片封装(MCP)技术，将这些在同一片晶元上的元件与非易失性存储器226 (以及随机存取存储器250)封装在一起，亦即封装于同一封装结构中。相较于现有技术中eMMC控制器和传感器控制器各自进行封装的方式，本发明第六实施例为整合存储器存储模块与传感器模块所采用的封装方式可以有效降低封装的成本，并减少模块数量。
[0039]图9显示本发明第七实施例之装置90的方块示意图述装置90的结构类似于本发明第六实施例，差别在于在本发明第七实施例中，eMMC控制器222与传感器控制器232制作在不同的晶元上，惟eMMC控制器222、传感器控制器232、微控制器224、挥发性存储器228和非易失性存储器226 (以及随机存取存储器250)仍封装在同一封装结构中。
[0040]应当注意的是，在其他实施例中，装置可具有相似于本发明第三实施例至第七实施例中任一实施例之结构，差别在于微控制器224设置在传感器模块230中。有关上述实施例的微控制器和非易失性存储器整合的概念相似于本发明之第一至七实施例，在此不加以赘述。
[0041]虽然本发明已用较佳实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明之精神和范围内，当可作各种之更动与润饰，因此本发明之保护范围当视后附之申请专利范围所界定者为准。
【主权项】
1.一种存储器存储模块和传感器模块的整合架构，其特征在于，包含: 一嵌入式存储器存储装置控制器； 一微控制器，与所述嵌入式存储器存储装置控制器耦接； 一非易失性存储器，与所述微控制器耦接，所述嵌入式存储器存储装置控制器通过所述微控制器对所述非易失性存储器读取或存储数据；以及 一传感器控制器，用于控制感测元件以生成或接收感测信号； 其中所述传感器控制器与所述微控制器耦接，所述传感器控制器通过所述微控制器对所述非易失性存储器读取或存储数据。2.根据权利要求1所述的存储器存储模块和传感器模块的整合架构，其特征在于:所述嵌入式存储器存储装置控制器和所述传感器控制器共用所述微控制器和所述非易失性存储器。3.根据权利要求1所述的存储器存储模块和传感器模块的整合架构，其特征在于:所述嵌入式存储器存储装置控制器、所述微控制器和所述非易失性存储器封装于同一封装结构中，或所述嵌入式存储器存储装置控制器、所述传感器控制器、所述微控制器和所述非易失性存储器封装于同一封装结构中。4.根据权利要求3所述的存储器存储模块和传感器模块的整合架构，其特征在于:所述非易失性存储器以堆迭方式与所述嵌入式存储器存储装置控制器和所述传感器控制器封装在同一封装结构中。5.根据权利要求1所述的存储器存储模块和传感器模块的整合架构，其特征在于:所述传感器控制器和所述微控制器封装于同一封装结构中。6.根据权利要求1所述的存储器存储模块和传感器模块的整合架构，其特征在于:所述嵌入式存储器存储装置控制器和所述传感器控制器分别通过一第一总线和一第二总线与一主处理器相连接，其中所述第一总线和所述第二总线为不同架构的总线。7.根据权利要求1所述的存储器存储模块和传感器模块的整合架构，其特征在于:所述传感器控制器通过其与所述嵌入式存储器存储装置控制器之封装结构之间的一第一传输介面以及所述嵌入式存储器存储装置控制器之封装结构与一主处理器之间的一第二传输介面，与所述主处理器进行信号传输。8.根据权利要求7所述的存储器存储模块和传感器模块的整合架构，其特征在于:所述第二传输介面包含一传感器总线，其针脚的信号传递类型与所述传感器控制器的输入接口相对应。9.根据权利要求7所述的存储器存储模块和传感器模块的整合架构，其特征在于:所述传感器控制器与所述嵌入式存储器存储装置控制器通过同一总线与所述处理器进行信号传输。10.根据权利要求1所述的存储器存储模块和传感器模块的整合架构，其特征在于:更包含: 一主处理器，其通过一总线与所述微控制器耦接，所述主处理器直接发送指令给所述微控制器，基于所述指令的类型，若所述指令是与所述嵌入式存储器存储装置控制器相关的指令，则所述微控制器将所述指令转送给所述嵌入式存储器存储装置控制器进行处理；若所述指令是与所述传感器控制器相关的指令，则所述微控制器将所述指令转送给所述传感器控制器进行处理。11.根据权利要求1所述的存储器存储模块和传感器模块的整合架构，其特征在于:所述嵌入式存储器存储装置控制器的驱动程序码或固件与所述传感器控制器的驱动程序码或固件配置于所述非易失性存储器中。12.根据权利要求1所述的存储器存储模块和传感器模块的整合架构，其特征在于:所述传感器控制器与至少一个传感器耦接，所述至少一个传感器包含触控传感器、惯性传感器、陀螺仪传感器、加速度传感器及音频传感器之至少其中一者。
【文档编号】G06F3/06GK105825888SQ201510008228
【公开日】2016年8月3日
【申请日】2015年1月8日
【发明人】游明正, 李旻翰, 卓兴国
【申请人】矽统科技股份有限公司