封装后修复器件的制作方法
【专利摘要】公开了一种封装后修复PPR器件，其涉及一种用于在封装后修复PPR操作的情况下屏蔽断裂操作的技术。封装后修复PPR器件包括：多个存储体组，被配置为共享预定数目的熔丝，每个存储体包括指示修复信息的熔丝；资源检测单元，被配置为产生资源信号，所述资源信号判断来自多个存储体组之中的熔丝是否可用；以及屏蔽控制器，被配置为响应于资源信号和存储体激活信号而在不存在未用熔丝时输出屏蔽信号，所述屏蔽信号防止反复执行断裂操作。
【专利说明】封装后修复器件
[0001]相关申请的交叉引用
[0002]本申请要求基于2015年I月26日提交的申请号为10-2015-0012094的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
[0003]本发明的实施例涉及一种封装后(postpackage)修复器件，更具体地，涉及一种用于在封装后修复操作的情况下屏蔽断裂(rupture)操作的技术。
【背景技术】
[0004]动态随机存取存储器(DRAM)包括以矩阵形式布置的多个存储单元。然而，如果在来自多个存储单元之中的至少一个存储单元中出现缺陷单元或故障单元，贝1J半导体存储器件不可能正常地操作，使得具有缺陷单元的半导体存储器件被当作缺陷产品而被丢弃。由于半导体存储器件已经发展为具有更高的集成度、以更快的速度，因此存在导致缺陷单元的更高的概率。
[0005]结果，用正常芯片的数目与芯片总数的比来表示的良品率(product1n yield)(需要用来决定DRAM的生成成本)逐渐降低。因此，为了增大半导体存储器件的良品率，很多开发者和公司正对用于制造被配置为更高速地操作的高度集成的半导体存储器件的方法以及用于高效地修复缺陷单元的方法进行详细的研究。
[0006]用于修复DRAM的缺陷单元的方法分为用于在晶片状态中修复缺陷单元的方法(在下文中被称作晶片修复方法)以及在封装状态中修复缺陷单元的方法(在下文中被称作封装修复方法)。
[0007]在此情况下，晶片修复方法在晶片级执行对半导体存储器件的存储单元的测试，并用冗余单元来取代缺陷单元。封装修复方法在封装状态下执行对半导体存储器件的存储单元的测试，并且在封装状态下用冗余单元取代缺陷单元。以上提到的其中在封装状态下执行修复缺陷单元的情况被称作封装后修复(PPR)方法。
[0008]然而，根据能够在封装后修复(PPR)操作期间同时用两个存储体的冗余字线来取代的电路结构，可以同时减少熔丝资源。此外，不可能确认可用于PPR操作的剩余熔丝存在还是不存在。此外，不可能使分配给每个独立存储体的熔丝结构最大化地使用多个熔丝，且在PPR操作期间不管剩余熔丝如何，断裂操作都可以反复执行。
【发明内容】
[0009]根据本发明的一个实施例，一种封装后修复(PPR)器件包括:多个存储体组，被配置为共享预定数目的熔丝，每个存储体组包括指示修复信息的熔丝。PPR器件还包括:资源检测单元，被配置为产生资源信号，所述资源信号判断来自所述多个存储体组之中的熔丝是否是可用的。PPR器件还包括:屏蔽控制器，被配置为响应于资源信号和存储体激活信号而在不存在未用熔丝时输出屏蔽信号，所述屏蔽信号防止断裂操作的反复执行。
[0010]根据本发明的一个实施例，一种封装后修复(PPR)器件包括:阵列断裂电熔丝ARE阵列单元，具有熔丝阵列，ARE阵列单元被配置为储存故障地址。PPR器件还包括:启动控制器，被配置为在封装后修复(PPR)操作期间扫描熔丝阵列，并输出熔丝资源信息。PPR器件还包括:资源检测单元，被配置为储存熔丝资源信息，并输出指示熔丝是否可用的资源信号。PPR器件还包括:屏蔽控制器，被配置为响应于资源信号和存储体激活信号而在不存在未用熔丝时输出屏蔽信号，所述屏蔽信号防止断裂操作的反复执行。PPR器件还包括:断裂控制器，被配置为响应于屏蔽信号来控制ARE阵列的断裂操作。
[0011 ]在本发明的一个实施例中，封装后修复(PPR)器件包括:多个存储体组，每个存储体组包括分配用于PPR操作的熔丝线。PPR器件还包括:资源检测单元，被配置为检测所述多个存储体组中的每个存储体中的资源信息，并输出资源信号。PPR器件还包括:屏蔽控制器，被配置为在PPR操作期间接收资源信号并对所述多个存储体组中的每个存储体执行屏蔽操作。
【附图说明】
[0012]图1是图示根据本发明的一个实施例的封装后修复(PPR)器件的框图。
[0013]图2是图示图1中示出的屏蔽控制器的详细框图。
[0014]图3是图示图1中示出的屏蔽控制器的详细框图。
[0015]图4是图示根据本发明的一个实施例的通道的详细框图。
[0016]图5是图示图4中示出的通道的详细框图。
[0017]图6是图示图5中示出的通道处的熔丝线的锁存次序的概念图。
[0018]图7是图示使用图1中示出的资源检测单元的存储体熔丝分配方法的概念图。
[0019]图8是图示根据本发明的一个实施例的封装后修复(PPR)操作的流程图。
[0020]图9是图示根据本发明的一个实施例的PPR操作的时序图。
[0021]图10图示根据本发明的一个实施例的采用存储器控制器电路的系统的框图。
【具体实施方式】
[0022]现在将详细参考本发明的实施例，本发明的实施例的示例在附图中图示。在任何可能情况下，相同的附图标记在附图中始终被用来指代相同或相似的部分。在下面对本发明的描述中，为了本发明的主题的清晰，可以省略对本文中包含的相关的已知配置或功能的详细描述。本发明的实施例可以涉及一种用于在封装后修复操作期间屏蔽多通道存储器件中的反复断裂的技术。
[0023]参见图1，图示根据本发明的一个实施例的封装后修复(PPR)器件的框图被描述。
[0024]在图1中，根据一个实施例的封装后修复(PPR)器件包括阵列断裂电熔丝(ARE)阵列单元100、启动控制器200、资源检测单元300、屏蔽控制器400和断裂控制器500。
[0025]随着半导体集成电路(IC)器件的各个组成元件变为超小尺寸并且一个半导体芯片中包含的元件数目快速增大，缺陷密度的水平也增大。增大的缺陷密度可以直接降低半导体器件的良品率或产率。如果缺陷密度极度增大，则在其中形成半导体器件的晶片必须被舍弃和丢弃。
[0026]为了降低缺陷密度，已经提出用于用冗余存储单元来取代缺陷单元的冗余电路。冗余电路(或熔丝电路)可以安装在半导体存储器件的基于行的线(例如，字线)和基于列的线(例如，位线)的每个中。
[0027]冗余电路可以包括被配置用来储存缺陷单元的地址信息的ARE阵列单元100JRE阵列单元100可以包括多个熔丝组，每个熔丝组包括多个熔丝线。ARE阵列单元100是将所有故障地址的各个位的信息储存在其中的存储器。ARE阵列单元100可以根据指示熔丝选择信息的地址ARE_ADD来选择对应的行线。
[0028]各个熔丝组被配置用来通过因过电流的出现而熔化熔丝来执行信息编程。此外，每个熔丝组可以执行自修复(S卩，修复或断裂)以解除或保存在存储器封装状态下的故障位。
[0029]一旦完成存储器测试，ARE阵列单元100就将测试结果信息施加至该存储器。此外，ARE阵列单元100使与每个位相对应的电恪丝断裂，使得ARE阵列单元100永久地储存关于故障部分的信息(即，故障信息)。在此情况下，一旦从断裂控制器500接收到断裂控制信号(R_CON)，ARE阵列单元100就可以控制断裂操作。
[0030]如果地址R_WN被激活，则ARE阵列单元100可以根据断裂操作来储存缺陷单元的地址信息。另一方面，当断裂控制信号(R_WN)被去激活时，ARE阵列单元100不能执行断裂操作。在此情况下，每个熔丝组可以被实施为电熔丝(“电熔丝”)，所述电熔丝通过因过电流的出现而融化熔丝来执行信息编程。
[0031]一旦完成上电操作，ARE阵列单元100就可以在操作存储器之前输出先前储存的熔丝数据FD(行熔丝数据和列熔丝数据)。
[0032]半导体器件可以根据上电信号来开始启动操作以读取ARE阵列单元100中的信息。被访问的熔丝组中的位信息被加载至熔丝数据FD，且被顺序地输出给资源检测单元300。
[0033]ARE阵列单元100可以顺序地从第一熔丝组至最后的熔丝组读取多个熔丝组。如果ARE阵列单元100的读取操作被执行，则储存在从第一熔丝组至最后的熔丝组的熔丝组中的缺陷单元地址信息可以被顺序地或同时读取。
[0034]启动控制器200可以扫描要用于封装后修复(PPR)操作的熔丝。此外，启动控制器200可以将扫描的熔丝资源信息输出给资源检测单元300。在此情况下，启动控制器200可以使用模式寄存器组(MRS)来输出预储存的熔丝资源信息作为I位信息。
[0035]启动控制器200可以根据启动信号(BOOTUP)来开始启动操作，以及可以响应于计数操作而输出指示熔丝线的位置的地址(FADDLAT)。
[0036]启动控制器200可以输出用于读取指示哪个通道具有未用熔丝的信息所需的通道选择信号CHA。此外，启动控制器200可以输出用于读取每个存储体中的左区和右区的熔丝使用信息所需的存储体选择信号BAUBAR。此外，启动控制器200可以输出用于读取指示每个存储体之内哪个区块具有未用熔丝的信息所需的区块选择信号MAT。
[0037]启动控制器200可以输出用于读取指示在每个存储体之内哪个区域具有未用熔丝的特定信息所需的存储体组选择信号BA。此外，启动控制器200可以输出重置信号RST以重置储存在每个存储体中的数据。
[0038]一旦完成上电操作，启动控制器200就可以在操作存储器之前扫描储存在ARE阵列单元100的电熔丝中的关于故障地址的熔丝数据。
[0039]启动控制器200扫描在ARE阵列单元100中断裂的行熔丝信息或列熔丝信息，从而将指示熔丝的已用状态或未用状态的地址(FADDLAT)输出给资源检测单元300。在此情况下，在启动操作期间，启动控制器200可以搜索ARE阵列单元100的所有存储体中的每个熔丝区。熔丝组的使用信息被输出给资源检测单元300。
[0040]为了识别关于半导体器件的最终用户是否使用熔丝的信息，需要封装后修复(PPR)功能。为此，半导体器件有必要将电熔丝包括在其中。此外，半导体器件也有必要包括资源检测单元300，所述资源检测单元300被配置为识别熔丝是否可用。
[0041]在PPR操作之前，通过熔丝资源扫描来感测位于每个存储体和每个通道中的资源。如果用于PPR的熔丝存在，则熔丝检测单元300可以将熔丝的资源信息输出给屏蔽控制器400。
[0042]为此，资源检测单元300可以在启动操作中储存每个熔丝的资源信息以检测未用熔丝的数目。资源检测单元300可以在启动操作期间锁存被分配的PPR熔丝区的ARE地址。为此，资源检测单元300可以在每个通道区、每个存储体区、每个区块区之中进行区分，使得资源检测单元300可以根据区分结果来读取资源数据。
[0043]资源检测单元300可以在启动操作期间锁存在若干通道中或每个通道的若干存储体中的所有熔丝的资源。因此，用户可以舍弃PPR熔丝资源信息。此外，用户可以在PPR操作期间使用预储存的熔丝数据FD来判断对每个通道还是对每个存储体执行断裂操作。
[0044]资源检测单元300可以从启动控制器200接收地址FADDLAT、通道选择信号CHA、区块选择信号MAT、存储体组选择信号BA、存储体选择信号BAUBAR以及重置信号RST。资源检测单元300可以从ARE阵列单元100接收熔丝数据H)。资源检测单元300也可以将熔丝数据H)与从启动控制器200接收到的熔丝数据进行比较。
[0045]资源检测单元300可以响应于通道选择信号CHA而选择对应的通道，以及可以响应于区块选择信号MAT而选择对应的区块。根据存储体组选择信号BA，资源检测单元300不仅可以检测被布置在UP区中的存储体组中的资源信息，还可以检测被布置在DOWN区中的存储体组中的资源信息。资源检测单元300可以根据存储体选择信号BAL或BAR来选择每个存储体的左区或右区。
[0046]例如，资源检测单元300可以响应于通道选择信号CHA来选择一个通道，可以响应于存储体组选择信号BA来选择存储体组，可以响应于区块选择信号MAT来选择区块，以及可以响应于存储体选择信号(BAL或BAR)来选择左存储体或右存储体。此外，资源检测单元300可以选择选中存储体中的熔丝地址FADDLAT。
[0047]资源检测单元300可以响应于地址FDDLAT来检测每个存储体中的资源信息，且可以将资源信息PPR_RSC输出给屏蔽控制器400。此外，资源检测单元300可以响应于重置信号RST而重置储存的资源检测信息。资源检测单元300可以从ARE阵列单元100接收熔丝数据H)以判断熔丝是否被使用。
[0048]如果不存在未用熔丝，则屏蔽控制器400可以将屏蔽信号MASK输出给断裂控制器500以防止断裂操作的反复执行。在PPR执行的情况下，将关于要被每个存储体或每个通道切断的熔丝的资源信息与对应的熔丝资源信息进行比较，使得当不存在冗余熔丝时不执行断裂操作。
[0049]屏蔽控制器400可以在PPR操作期间针对每个存储体执行屏蔽操作。为此，屏蔽控制器400可以将指示所有存储体的激活状态的存储体激活信号BACT〈0:N>与资源信号PPR_RSC进行比较，可以判断针对每个存储体的资源信息，以及可以选择性地激活屏蔽信号MASK。
[0050]一旦从屏蔽控制器400接收到屏蔽信号MASK，断裂控制器500就可以输出用于控制在ARE阵列单元100中包含的电熔丝的断裂操作的断裂控制信号1?_?^。
[0051]参见图2，图示图1中示出的屏蔽控制器400的详细框图被描述。
[0052]在图2中，屏蔽控制器400可以包括多个存储体资源比较器(410、420)和组合单元430。
[0053]存储体资源比较器410可以将指示存储体BKO(之后要描述)的激活状态的存储体激活信号BACT〈0>与资源信号PPR_RSC进行组合，以及可以输出组合结果。存储体资源比较器420可以将指示存储体BKl(之后要描述)的激活状态的存储体激活信号BACT〈1>与资源信号PPR_RSC进行组合，以及可以输出组合结果。
[0054]组合单元430可以将存储体资源比较器(410、420)的输出信号进行组合，以及可以输出屏蔽信号MASK。如果存储体资源比较器(410、420)的输出信号处于高电平，则组合单元430可以输出高电平的屏蔽信号MASK。
[0055]虽然本发明的实施例已经为了描述方便以及更好地理解本发明而公开了两个存储体(B卩，两个存储体资源比较器410和420)，但本发明的范围或精神不局限于此，且存储体资源比较器的构造可以响应于存储体的数目而改变。
[0056]可以根据存储体的数目和通道的数目来改变存储体资源比较器(410、420)的数目，存储体资源比较器(410、420)被配置为一旦接收到PPR熔丝资源信息和存储体激活信号BACT就确定熔丝的切断信息。因此，如果在一个存储器中熔丝资源的量不足，则可以对每个存储体或每个通道独立地执行屏蔽操作，而不需要屏蔽所有的熔丝切断。
[0057]参见图3，描述图示图1中示出的屏蔽控制器400的详细框图。
[0058]在图3中，存储体资源比较器410可以包括与非门NDl。与非门NDl可以在指示存储体BKO(之后要描述)的激活状态的存储体激活信号BACT〈0>与资源信号PPR_RSC之间执行逻辑“与非”运算。
[0059]存储体资源比较器420可以包括与非门ND2。与非门ND2可以在指示存储体BKl(之后要描述)的激活状态的存储体激活信号BACT〈1>与资源信号PPR_RSC之间执行逻辑“与非”运算。
[0060]此外，组合单元430可以将存储体资源比较器(410、420)的输出信号进行组合，且可以根据组合结果来输出屏蔽信号MASK。如果存储体资源比较器(410、420)的输出信号处于高电平，则组合单元430可以输出高电平的屏蔽信号MASK。
[0061 ] 为此，组合单元430可以包括与非门ND3和反相器IVl。与非门ND3可以在存储体资源比较器(410、420)之间执行逻辑“与非”运算。反相器IVl可以通过将与非门ND3的输出信号反相来输出屏蔽信号MASK。组合单元430可以在存储体资源比较器(410、420)的输出信号之间执行逻辑“与”运算。此外，因此，组合单元430可以输出屏蔽信号MASK。
[0062]上述的屏蔽控制器400可以读取每个存储体中的资源信息，且可以控制屏蔽信号MASK的状态。
[0063]例如，如果存储体BKO被激活使得存储体激活信号BACT〈0>处于高电平且资源信号PPR_RSC处于高电平，则存储体资源比较器410的输出信号处于低电平。因此，组合单元430的屏蔽信号MASK可以被输出为低电平。
[0064]如果存储体BKl被激活使得存储体激活信号BACT〈1>处于高电平且资源信号PPR_RSC处于高电平，则存储体资源比较器420的输出信号处于低电平。因此，组合单元430的屏蔽信号MASK可以被输出为低电平。
[0065]此外，如果存储体(BK0、BK1)被激活使得存储体激活信号(BACT〈0>、BACT〈1>)处于高电平且资源信号PPR_RSC处于高电平，则存储体资源比较器(410、420)的输出信号处于低电平。因此，组合单元430的屏蔽信号MASK可以被输出为低电平。
[0066]此外，如果存储体(BK0、BK1)被去激活使得存储体激活信号(BACT〈0>、BACT〈1>)处于低电平且资源信号PPR_RSC处于低电平，则存储体资源比较器(410、420)的输出信号处于高电平。因此，组合单元430的屏蔽信号MASK被输出为高电平。断裂控制器500执行断裂屏蔽操作，使得防止反复实现断裂操作。
[0067]如果所有的熔丝都未使用，则屏蔽信号MASK被输出为低电平，使得指示存在未用熔丝的信息被输出给断裂控制器500。如果所有的熔丝都被使用，则屏蔽信号MASK被输出为高电平，使得指示所有熔丝都被使用的信息被输出给断裂控制器500。
[0068]如果屏蔽信号MASK被输出为高电平，则断裂控制器500可以判断所有的熔丝都已经完全被使用。因此，如果所有的熔丝完全被使用，则不存在剩余的可用熔丝，使得断裂屏蔽操作被执行使得断裂操作不被反复执行。
[0069]如果存储体资源比较器(410、420)的输出信号处于高电平，则组合单元430可以输出高电平的屏蔽信号MASK。如果上区UPl的一个熔丝和下区DNl的一个熔丝(S卩，上区块MATO的一个熔丝和上区块MATl的一个熔丝)分别被使用，则组合单元430输出高电平的屏蔽信号MASK以防止执行断裂屏蔽操作。
[0070]参见图4，图示根据本发明的一个实施例的通道的详细框图被描述。
[0071]在图4中，多通道结构包括多个通道(CH0A?CH0D)和多个通道(CH1A?CH1D)。第一组通道(CH0A?CH0D)可以被布置在最外区。此外，第二组通道(CH1A?CH1D)可以被布置在中心区。
[0072]虽然本发明的实施例为了描述方便以及更好地理解本发明而已经公开了 8个通道，但本发明的范围或精神不局限于此，且必要时也可以修改通道的数目以及通道的布置关系。
[0073]通道(CH0A?CH0D)中的每个可以包括多个存储体(ΒΚ0?BK3)。例如，在通道CHOA中，存储体BKO被布置在左上区，而存储体BKl被布置在右上区。在通道CHOA中，存储体BK2被布置在左下区，而存储体BK3被布置在右下区。
[0074]虽然本发明的实施例已经为了描述的方便以及更好地理解本发明而公开了一个通道中包含的四个存储体，但本发明的范围或精神不局限于此。此外，必要时也可以修改存储体的数目以及存储体的布置关系。
[0075]此外，通道(CHOA?CHOD)中的每个可以包括多个区块(ΜΑΤ0?MAT3)。例如，一个通道CHOA可以被分为顺序布置的四个区块(ΜΑΤ0?MAT3)。
[0076]虽然本发明的实施例已经为了描述方便以及更好地理解本发明而公开了一个通道中包含的四个区块，但本发明的范围或精神不局限于此。此外，在必要时也可以修改区块的数目以及存储体的布置关系。
[0077]从ARE阵列单元100产生的熔丝信息可以经由行解码器和修复单元而被施加至通道(CH0A?CH0D)。此外，修复操作响应于熔丝信息而被执行。
[0078]参见图5，图示图4中示出的通道CHOA的详细框图被描述。
[0079]在图5中，一个通道CHOA可以包括多个存储体(BKO?BK3)。来自存储体(BKO?BK3)之中的两个上存储体(BK0、BK1)被定义为一个存储体组，而两个下存储体(BK2、BK3)被定义为另一个存储体组。存储体(ΒΚ0?BK3)中的每个可以包括被分配用于PPR(封装后修复)操作的熔丝线。
[0080]如果用户期望使用PPR功能，则需要剩余的未用熔丝使得用户可以使用PPR功能，且在先前的PPR中已经被使用的熔丝可以正常地操作而不出现任何问题。如果要用于PPR的熔丝不存在，则先前使用的熔丝可能误动作，且难以识别是修复功能出故障还是不存在熔丝。
[0081]此外，在行修复模式期间，如果两个存储体的冗余字线被同时取代，则熔丝资源的数目减小I。此外，两个存储体的冗余字线减少，使得对于不期望的存储体，资源量可以减小。
[0082]为此，在测试模式期间，一个组共享两个存储体，使得熔丝线可以被共享。因此，可以根据熔丝线的次序来分类存储体。换言之，虽然两个存储体被共享，但每个存储体都可以控制熔丝。
[0083]因此，根据实施例，即使在行字线被同时取代时，各个存储体的资源也可以被输出，而不管同时取代如何。即使在使用熔丝修复方案(在其中两个存储体同时被取代)的情况下，PPR也可以不影响其他存储体的熔丝资源。
[0084]例如，包含在上区UPl中的第一组存储体(BK0、BK1)可以共享沿行方向布置的熔丝线卬0^1_1^、？0_1?、？1_10。上区1^1可以对应于区块]\^1'0。包含在下区0附中的存储体(BKO、BK I)可以共享沿行方向布置的熔丝线。下区DNl可以对应于区±夬嫩了 I。根据实施例，一个区块被划分为以8K为单位的多个区，且熔丝可以被分配给分区。
[0085]此外，包含在上区UP2中的第二组存储体(BK2、BK3)可以共享沿行方向布置的熔丝线。上区UP2可以对应于区块MAT2。包含在下区DN2中的存储体(BK2、BK3)可以共享沿行方向布置的熔丝线。下区DN2可以对应于区块MAT3。
[0086]在本发明的一个实施例中，存储体BKO和存储体BKl被共享。然而，存储体BKO的熔丝线(F0_L、F1_L)与存储体BKl的熔丝线(F0_R、F1_R)彼此区分，使得可以执行独立的修复操作。更具体地，即使当使用一个熔丝同时取代两个存储体时，PPR熔丝也必须只减少被修复存储体的资源。
[0087]虽然本发明的实施例已经为了描述的方便以及更好地理解本发明而公开了基于每个区块的四个熔丝线，但是本发明的范围或精神不局限于此。此外，必要时可以改变每个区块中包含的熔丝线的数目。
[0088]因此，分配给各个存储体(ΒΚ0?BK3)的上区的熔丝线分别被定义为BK0、PPR0和PPRl。分配给各个存储体(ΒΚ0?BK3)的下区的熔丝线分别被定义为BKl、PPR0和PPRl。
[0089]例如，熔丝线(F0_L、F1_L、F0_R、F1_R)可以由两个存储体(BLK0、BLK1)共享。然而，上区UPl的两个上熔丝线(F0_L、F1_L)被分配给左存储体ΒΚ0。此外，两个下熔丝线(F0_R、F1_R)被分配给右存储体BKl。
[0090]参见图6，图示图5中示出的通道CHOA处的熔丝线的锁存次序的概念图被描述。
[0091]假定熔丝线的启动方向从左侧进行至右侧。在启动操作期间，通道CHOA的资源检测单元300可以与时钟信号同步，使得每个存储体的熔丝线可以被顺序地锁存。
[0092]资源检测单元300可以锁存存储体(BK0、BK1)的上区UPl中包含的熔丝线，且可以锁存存储体(BLKO、BLK1)的下区DNl中包含的熔丝线。其后，资源检测单元300可以锁存存储体(BK2、BK3)的上区UP2中包含的熔丝线。此外，资源检测单元300可以锁存存储体(BK2、BK3)的下区DN2中包含的熔丝线。
[0093]参见图7，描述图示使用图1中示出的资源检测单元300的存储体熔丝分配方法的概念图。
[0094]资源检测单元300不仅可以读取在上区UPl的左存储体L_BK01〈0>处的存储体BKO的资源信息，还可以读取在下区DNl的左存储体处L_BK01〈1>的存储体BKO的资源信息。资源检测单元300不仅可以读取在上区UPl的右存储体R_BK01〈0>处的存储体BKl的资源信息，还可以读取在下区DNl的右存储体1?_81(01〈 I >处的存储体BK I的资源信息。
[0095]资源检测单元300不仅可以读取在上区UP2的左存储体L_BK23〈0>处的存储体BK2的资源信息，还可以读取在下区DN2的左存储体L_BK23〈1>处的存储体BK2的资源信息。此夕卜，资源检测单元300不仅可以读取在上区UP2的右存储体R_BK23〈0>处的存储体BK3的资源信息，还可以读取在下区DN2的右存储体1?_81(23〈 I >处的存储体BK3的资源信息。
[0096]参见图8，图示根据本发明的一个实施例的封装后修复(PPR)操作的流程图被描述。
[0097]在图8中，启动控制器200可以在完成步骤SI中的上电操作之后、操作存储器件之前，扫描储存在ARE阵列100的电熔丝中的关于故障地址的熔丝数据。其后，在步骤S2中，资源检测单元300可以扫描在PPR中可用的冗余熔丝，且可以检测PPR资源。
[0098]在步骤S3中，PPR器件可以从外部系统接收PPR激活命令。PPR器件可以接收行激活命令和行地址来使用PPR。结果，PPR器件可以使用对应的通道信息或存储体信息以及先前扫描和储存的熔丝资源信息来判断修复是否可能。
[0099]资源检测单元300可以根据对应的存储体激活信息和对应的资源信息来控制屏蔽控制器400。在此情况下，具有多个存储体的存储器或具有多个通道的存储器可以响应于每个熔丝中的资源信息的状态而执行屏蔽操作。
[0100]如果从资源检测单元300检测的资源信息为不存在，则在步骤S4中，屏蔽控制器400可以执行PPR资源屏蔽操作。另一方面，如果从资源检测单元300检测来的资源信息为存在，则在步骤S5中，断裂控制器500可以执行PPR—系列断裂。
[0101]其后，在步骤S6处，启动控制器200可以执行重启操作，且资源检测单元300可以重新检测PPR资源。PPR器件可以在存储器上电操作期间或在完成PPR操作之后检测熔丝的资源状态。
[0102]参见图9，图示根据本发明的一个实施例的PPR操作的时序图被描述。
[0103]在图9中，在正常模式期间，所有的存储体都维持在如(A)所表示的预充电状态中。
[0104]其后，在时间段TO或Tl中，芯片选择信号CS响应于时钟信号CK_CSCK_k而被激活。模式寄存器组(MRS)命令信号CMD和有效地址ADDR被输入至PPR器件。命令信号CMD可以包括MRS、DES、ACT和VALID。有效地址ADDR可以包括VALID和NA。如果存储体激活信号BACT被激活，则存储体地址BA被输入至PPR器件。存储体地址BA可以包括VALID和NA。结果，正常模式根据内部时钟CKE而改变为PPR进入模式。在时间段TO或Tl中，资源检测单元300可以读取PPR资源。
[0105]随后，在时间段(TaO?Ta3、TbO?Tb4)中执行PPR操作。在时间段(TaO?Ta3、TbO?Tb4)期间，屏蔽控制器400可以响应于PPR资源来判断是否执行屏蔽操作。当需要屏蔽操作时，屏蔽控制器400可以控ffjijPPR断裂操作。
[0106]随后，在时间段(TcO、Tcl)中完成断裂操作和PPR屏蔽操作。此外，在时间段(TdO、Tdl)中完成PPR模式。在时间段TeO期间，完成PPR模式，使得PPR模式切换为正常模式。
[0107]存储器件包括内部冗余电路。系统可以将能够修复字线的修复命令输出给封装的存储器件。结果，存储器件被使用熔丝的冗余电路取代，使得可以执行修复操作。
[0108]被配置用来执行修复操作的具有冗余电路的器件可以具有预定尺寸的熔丝电路。然而，被配置用来从外部接收命令的系统不能识别封装存储器中包含的冗余电路的状态。如果外部系统识别处于封装状态的存储器中包含的剩余冗余电路的熔丝状态，则不存在问题。然而，大多数系统不可能识别剩余熔丝的状态。
[0109]在此情况下，不考虑存储器中包含的冗余电路的剩余部分(也称作“冗余电路”)。因此，在系统不能够识别熔丝状态的情况下将PPR命令施加至存储器。因此，在重新使用先前使用过的熔丝的情况下，必要时可以使用不期望的冗余字线。
[0110]在根据以上的情况执行修复操作之前，根据实施例的PPR器件可以重新识别熔丝的资源信息。如果修复不可能，则PPR器件可以执行对修复操作的屏蔽。因此，根据实施例的PPR器件可以防止先前使用过的熔丝被具有新信息的熔丝重写。
[0111]从以上描述来看明显的是，根据实施例的封装后修复器件允许多通道存储器件在封装后修复操作期间执行对反复断裂的屏蔽，使得其可以防止先前使用过的熔丝被具有新信息的新熔丝重写。
[0112]参见图10，系统1000可以包括一个或更多个处理器1100。处理器1100可以单独使用或者结合其他处理器来使用。芯片组1150可以电耦接至处理器1100。芯片组1150为用于处理器1100与系统1000的其他组件之间的信号的通信路径。系统的其他组件可以包括存储器控制器1200、输入/输出(“I/O”)总线1250和盘驱动器控制器1300。根据系统1000的配置，若干不同信号中的任意一种可以通过芯片组1150来传输。
[0113]存储器控制器1200可以电耦接至芯片组1150。存储器控制器1200可以经由芯片组1150来接收从处理器1100提供的请求。存储器控制器1200可以电耦接至一个或更多个存储器件1350。存储器件1350可以包括上述的封装后修复器件。
[0114]芯片组1150也可以电耦接至I/O总线1250。I/O总线1250可以充当用于从芯片组1150至I/O设备1410、1420和1430的信号的通信路径。I/O设备1410、1420和1430可以包括鼠标1410、视频显示器1420或键盘1430。1/0总线1250可以采样若干通信协议中的任意一种来与I/O设备1410、1420和1430通信。
[0115]盘驱动器控制器1300也可以电耦接至芯片组1150。盘驱动器控制器1300可以充当芯片组1150与一个或更多个内部盘驱动器1450之间的通信路径。盘驱动器控制器1300和内部盘驱动器1450可以使用几乎任意类型的通信协议来彼此通信或与芯片组1150通信。
[0116]本领域技术人员将理解，在不脱离本发明的精神和基本特性的情况下，本发明可以以除本文中所阐述的方法之外的其他特定方式来实现。因此，以上的实施例将被解释为在所有方面都是说明性的而非限制性的。本发明的范围应当由所附权利要求及其合法等同物来确定，而非由以上的描述来确定。此外，在所附权利要求的意义和等同范围之内出现的所有改变都将被包含在其中。此外，对于本领域技术人员而言明显的是，所附权利要求书中的彼此未明确引用的权利要求可以组合呈现作为本发明的实施例或者可以在本申请提交之后通过后续补正作为新的权利要求。
[0117]虽然已经描述了与本发明一致的若干示例性实施例，但是应当理解的是，本领域技术人员可以设计出将落入本公开的原理的精神和范围之内的很多其他变型和实施例。特别地，在本公开、附图和所附权利要求书的范围之内的组成部分和/或排布上的很多变化和修改是可能的。除组成部分和/或排布上的变化和修改之外，对于本领域技术人员而言可替代用途也将是明显的。
[0118]附图中的每个元件的符号
[0119]100:ARE 阵列单元
[0120]200:启动控制器
[0121]300:资源检测单元
[0122]400:屏蔽控制器
[0123]410:存储体资源比较器
[0124]420:存储体资源比较器
[0125]430:组合单元
[0126]500:断裂控制器
[0127]从以上实施例可以看出，本申请提供以下技术方案。
[0128]技术方案1.一种封装后修复PPR器件，包括:
[0129]多个存储体组，被配置为共享预定数目的熔丝，每个存储体组包括指示修复信息的熔丝；
[0130]资源检测单元，被配置为产生资源信号，所述资源信号判断来自所述多个存储体组之中的熔丝是否可用；以及
[0131]屏蔽控制器，被配置为响应于资源信号和存储体激活信号而在不存在未用熔丝时输出屏蔽信号，所述屏蔽信号防止断裂操作的反复执行。
[0132]技术方案2.根据技术方案I所述的封装后修复PPR器件，其中，资源检测单元在启动操作中扫描未用的熔丝，并输出扫描的熔丝信息作为资源信号。
[0133]技术方案3.根据技术方案I所述的封装后修复PPR器件，其中，根据熔丝的布置次序来识别来自所述多个存储体组之中的特定存储体。
[0134]技术方案4.根据技术方案I所述的封装后修复PPR器件，其中，资源检测单元包括:
[0135]第一存储体，来自所述多个存储体组之中，第一存储体被配置为判断布置在第一线和第二线的熔丝是否被使用；以及
[0136]第二存储体，位于邻近第一存储体，第二存储体被配置为判断布置在第三线和第四线的熔丝是否被使用。
[0137]技术方案5.根据技术方案I所述的封装后修复PPR器件，其中，资源检测单元根据特定区块区域来分类所述多个存储体组中的各个存储体，并判断熔丝的资源是存在还是不存在。
[0138]技术方案6.根据技术方案I所述的封装后修复PPR器件，其中，屏蔽控制器被配置为根据存储体激活信号和资源信号来控制对每个存储体的屏蔽操作。
[0139]技术方案7.根据技术方案I所述的封装后修复PPR器件，其中，屏蔽控制器包括:
[0140]第一存储体资源比较器，被配置为将第一存储体激活信号与资源信号进行比较，并输出比较结果；
[0141]第二存储体资源比较器，被配置为将第二存储体激活信号与资源信号进行比较，并输出另一个比较结果；以及
[0142]组合单元，被配置为将第一存储体资源比较器的输出信号与第二存储体资源比较器的所述另一个输出信号进行组合，并输出屏蔽信号。
[0143]技术方案8.一种封装后修复PPR器件，包括:
[0144]阵列断裂电熔丝ARE阵列单元，具有熔丝阵列，ARE阵列单元被配置为储存故障地址；
[0145]启动控制器，被配置为在封装后修复PPR操作期间扫描熔丝阵列，并输出熔丝资源信息；
[0146]资源检测单元，被配置为储存熔丝资源信息，并输出指示熔丝是否可用的资源信号；
[0147]屏蔽控制器，被配置为响应于资源信号和存储体激活信号而在不存在未用熔丝时输出屏蔽信号，所述屏蔽信号防止断裂操作的反复执行；以及
[0148]断裂控制器，被配置为响应于屏蔽信号来控制ARE阵列的断裂操作。
[0149]技术方案9.根据技术方案8所述的封装后修复PPR器件，其中，屏蔽控制器响应于存储体激活信号和资源信号来控制对每个存储体的屏蔽操作。
[0150]技术方案10.根据技术方案8所述的封装后修复PPR器件，其中，资源检测单元响应于熔丝地址、通道选择信号、区块选择信号、存储体组选择信号和存储体选择信号而检测对应的区域的资源信息，并将所述资源信息输出给屏蔽控制器。
[0151 ]技术方案11.根据技术方案8所述的封装后修复PPR器件，还包括:
[0152]多个存储体组，每个存储体组包括指示修复信息的熔丝，所述多个存储体组被配置为共享预定数目的熔丝，使得所述多个存储体组之中的左存储体或右存储体响应于存储体选择信号而被选中。
[0153]技术方案12.根据技术方案8所述的封装后修复PPR器件，其中，屏蔽控制器包括:
[0154]第一存储体资源比较器，被配置为将第一存储体激活信号与资源信号进行比较，并输出比较结果；
[0155]第二存储体资源比较器，被配置为将第二存储体激活信号与资源信号进行比较，并输出另一个比较结果；以及
[0156]组合单元，被配置为将第一存储体资源比较器的输出信号与第二存储体资源比较器的所述另一个输出信号进行组合，并输出屏蔽信号。
[0157]技术方案13.根据技术方案12所述的封装后修复PPR器件，其中，组合单元在第一存储体资源比较器的输出信号与第二存储体资源比较器的所述另一个输出信号之间执行与运算，并输出屏蔽信号。
[0158]技术方案14.根据技术方案8所述的封装后修复PPR器件，其中，资源检测单元被配置为在每个通道区域、每个存储体组区域、每个左存储体区域/右存储体区域和每个区块区域之间进行区分，并根据区分结果来输出资源信号。
[0159]技术方案15.根据技术方案8所述的封装后修复器件，其中:
[0160]两个存储体被分类为一个存储体组以共享熔丝线，
[0161]来自所述多个存储体组之中的第一存储体被配置为判断第一熔丝线和第二熔丝线是否被使用，以及
[0162]位于邻近第一存储体的第二存储体被配置为判断布置在第三熔丝线和第四熔丝线处的熔丝是否被使用。
[0163]技术方案16.—种封装后修复PPR器件，包括:
[0164]多个存储体组，每个存储体组包括被分配用于PPR操作的熔丝线；
[0165]资源检测单元，被配置为检测所述多个存储体组中的每个存储体中的资源信息，并输出资源信号；以及
[0166]屏蔽控制器，被配置为在PPR操作期间接收资源信号并对所述多个存储体组中的每个存储体执行屏蔽操作。
[0167]技术方案17.根据技术方案16所述的PPR器件，还包括:
[0168]断裂控制器，被配置为从屏蔽控制器接收屏蔽信号以防止断裂操作的反复执行。
[0169]技术方案18.根据技术方案17所述的PPR器件，其中，屏蔽控制器被配置为将指示所述多个存储体组之中的存储体的激活状态的存储体激活信号与资源信号进行比较，并激活屏蔽信号。
[0170]技术方案19.根据技术方案17所述的PPR器件，其中，断裂控制器被配置为响应于接收到屏蔽信号而输出断裂控制信号以控制断裂操作。
[0171 ]技术方案20.根据技术方案17所述的PPR器件，其中，屏蔽控制器被配置为在不存在未用熔丝时将屏蔽信号输出给断裂控制器。
【主权项】
1.一种封装后修复PPR器件，包括: 多个存储体组，被配置为共享预定数目的熔丝，每个存储体组包括指示修复信息的熔丝； 资源检测单元，被配置为产生资源信号，所述资源信号判断来自所述多个存储体组之中的熔丝是否可用；以及 屏蔽控制器，被配置为响应于资源信号和存储体激活信号而在不存在未用熔丝时输出屏蔽信号，所述屏蔽信号防止断裂操作的反复执行。2.根据权利要求1所述的封装后修复PPR器件，其中，资源检测单元在启动操作中扫描未用的熔丝，并输出扫描的熔丝信息作为资源信号。3.根据权利要求1所述的封装后修复PPR器件，其中，根据熔丝的布置次序来识别来自所述多个存储体组之中的特定存储体。4.根据权利要求1所述的封装后修复PPR器件，其中，资源检测单元包括: 第一存储体，来自所述多个存储体组之中，第一存储体被配置为判断布置在第一线和第二线的熔丝是否被使用；以及 第二存储体，位于邻近第一存储体，第二存储体被配置为判断布置在第三线和第四线的熔丝是否被使用。5.根据权利要求1所述的封装后修复PPR器件，其中，资源检测单元根据特定区块区域来分类所述多个存储体组中的各个存储体，并判断熔丝的资源是存在还是不存在。6.根据权利要求1所述的封装后修复PPR器件，其中，屏蔽控制器被配置为根据存储体激活信号和资源信号来控制对每个存储体的屏蔽操作。7.根据权利要求1所述的封装后修复PPR器件，其中，屏蔽控制器包括: 第一存储体资源比较器，被配置为将第一存储体激活信号与资源信号进行比较，并输出比较结果； 第二存储体资源比较器，被配置为将第二存储体激活信号与资源信号进行比较，并输出另一个比较结果；以及 组合单元，被配置为将第一存储体资源比较器的输出信号与第二存储体资源比较器的所述另一个输出信号进行组合，并输出屏蔽信号。8.一种封装后修复PPR器件，包括: 阵列断裂电熔丝ARE阵列单元，具有熔丝阵列，ARE阵列单元被配置为储存故障地址； 启动控制器，被配置为在封装后修复PPR操作期间扫描熔丝阵列，并输出熔丝资源信息； 资源检测单元，被配置为储存熔丝资源信息，并输出指示熔丝是否可用的资源信号；屏蔽控制器，被配置为响应于资源信号和存储体激活信号而在不存在未用熔丝时输出屏蔽信号，所述屏蔽信号防止断裂操作的反复执行；以及 断裂控制器，被配置为响应于屏蔽信号来控制ARE阵列的断裂操作。9.根据权利要求8所述的封装后修复PPR器件，其中，屏蔽控制器响应于存储体激活信号和资源信号来控制对每个存储体的屏蔽操作。10.一种封装后修复PPR器件，包括: 多个存储体组，每个存储体组包括被分配用于PPR操作的熔丝线； 资源检测单元，被配置为检测所述多个存储体组中的每个存储体中的资源信息，并输出资源信号；以及 屏蔽控制器，被配置为在PPR操作期间接收资源信号并对所述多个存储体组中的每个存储体执行屏蔽操作。
【文档编号】G11C29/44GK105825897SQ201510944658
【公开日】2016年8月3日
【申请日】2015年12月16日
【发明人】卢映圭
【申请人】爱思开海力士有限公司