一种非易失性查找表存储单元结构及查找表电路实现方法【专利摘要】本发明涉及集成电路领域，具体涉及一种非易失性查找表(nvLUT)存储单元结构及查找表电路实现方法，非易失性查找表存储单元包括：感应模块和非易失存储模块。非易失存储模块连接到感应模块，从而可由其感应出非易失存储模块中所存储的数据。感应模块由一对以正反馈形式连接的NMOS或PMOS晶体管构成。非易失存储模块为2T2R结构，即一对控制开关晶体管和一对互补的电阻型存储器。进一步的，为了降低芯片面积，若干个非易失存储模块可以公用一个感应模块。本发明还包括基于非易失性查找表存储单元的查找表电路实现方法。本发明能够克服传统查找表的缺点，并且功耗低、面积小，同时能够兼容标准的CMOS工艺，有利于大规模集成和应用。【专利说明】一种非易失性查找表存储单元结构及查找表电路实现方法
技术领域：
[0001]本发明涉及集成电路领域，具体涉及一种非易失性查找表存储单元结构及查找表电路实现方法。【
背景技术：
】[0002]查找表（Look-uptable，LUT)是现代现场可编程逻辑门阵列（FieldProgrammableGateArray，FPGA)主要逻辑器件之一。η位查找表可以使用多路复用器来实现，它的选择线是LUT的输入，通过布尔逻辑函数建模为真值表从而可以编码任意η位数据。查找表本质上是一个随机读取存储器（RandomAccessMemory，RAM)，目前FPGA多使用4输入的LUT，每一个LUT可以看成是一个有4位地址线的16x1的RAM。当用户通过原理图或者硬件描述语言描述了一个逻辑函数后，FPGA开发软件会自动计算逻辑电路所有可能的结果，并将结果写入RAM中。这样，每输入一个信号进行逻辑运算，相当于输入一个地址进行查表，找出对应的内容然后输出即可。如图1所示的是一个传统4输入的查找表结构示意图，为了实现逻辑X=ABC+D，那么通过该逻辑真值表将所有可能结果写入可编程的存储单元，当输入端A，B，C和D端输入一定值时，输出端就会产生相应的结果。因此LUT是一种可以编码任意布尔逻辑函数的有效途径。传统的可编程存储单元由静态随机存储器(SRAM)、闪存（Flash)或电可擦只读存储器（EEPROM)组成。SRAM读取速度很快，兼容标准的CMOS工艺，但是其成本高，容量较小，且掉电之后数据会丢失，因而掉电后需要对其重新编程。基于浮栅工艺的EEPROM和Flash均是非易失性存储器，但编程速度慢、功耗高，且很难兼容标准CMOS工艺，因此在实际应用中存在一定的限制。[0003]为了实现非易失性查找表功能，可以采用SRAM和闪存结合的方式来实现，即可编程存储单元用SRAM来实现，当系统下电时，再将编程数据保存至片外的闪存芯片中。显然，这种实现方式成本很高，功耗也很大。[0004]随着新型存储器例如相变存储器、磁存储器或可变电阻存储器技术的不断成熟，一种非易失性查找表结构如图2所示，查找表的存储单元用非易失性的新型存储器模块来代替。新型存储器模块作为独立的存储模块，拥有独立的译码电路、写入电路以及读出感应放大电路，这些外围电路会占用大量的芯片面积，成本也较高。此外，由于查找表电路与存储模块作为两个独立的模块，查找表电路调用存储模块中的数据时需要大量的延时和功耗，影响了查找表性能。【
发明内容】[0005]鉴于现有技术存在的诸多问题，本发明提供了一种非易失性查找表存储单元结构，其中，包括：[0006]感应模块：由一对以正反馈形式连接的NMOS或PMOS晶体管构成；[0007]非易失存储模块，包括一对控制开关晶体管和一对互补的电阻型存储器；[0008]所述非易失存储模块连接至所述感应模块，并由所述感应模块读出所述非易失存储模块所存储的数值。[0009]上述的非易失性查找表存储单元结构，其中，在任意一所述非易失存储模块所包括的一对互补的电阻型存储器为相变存储器、磁存储器或可变电阻式存储器中的任意一种，且一电阻型存储器呈高阻态，另一个电阻型存储器呈低阻态。[0010]上述的非易失性查找表存储单元结构，其中，藉由外部编程来实现电阻型存储器的高阻态和低阻态。[0011]上述的非易失性查找表存储单元结构，其中，在所述感应模块所包括的其中之一晶体管与所述非易失存储模块之间具有BIT节点，且该感应模块的另一晶体管与所述非易失存储模块之间具有BITB节点；[0012]非易失性查找表存储单元中的数据通过所述BIT节点和/或BITB节点输出。[0013]同时本发明还提供给了一种基于上述存储单元结构的η位输入查找表电路，其中，[0014]所述查找表电路具有与所述非易失存储模块数目相同的感应模块，每个所述感应模块均分别与一非易失存储模块相连；或[0015]所述查找表电路具有一公用的感应模块，全部所述非易失存储模块共同连接到该公用感应模块；[0016]η为大于或等于1的整数。[0017]上述的η位输入查找表电路，其中，若所述η位输入查找表电路具有与所述非易失存储模块数目相同的感应模块，非易失存储模块的字线控制端连接到查找表使能信号；[0018]各所述非易失性存储单元通过BIT和/或BITB节点连接至多路选择器的数据端，η位输入作为多路选择器的数据选择端，多路选择器的输出为η位非易失性查找表的输出。[0019]上述的η位输入查找表电路，其中，若所述查找表电路具有一公用的感应模块，η位输入通过一译码电路，译码电路的输出连接至各个非易失存储模块的字线控制端以提供查找使能信号，BIT端和/或BITB端作为查找表电路的输出端。[0020]上述的η位输入查找表电路，其特征在于，通通过一多路开关将一个查找使能信号连接至各个非易失存储模块的字线控制端，η位输入作为多路开关的数据选择端，BIT端和/或BITB端作为查找表电路的输出端。[0021]基于上述的技术方案，本发明能够克服传统查找表的缺点，并且功耗低、面积小，同时能够兼容标准的CMOS工艺，有利于大规模集成和应用。【附图说明】[0022]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。[0023]图1为传统的4输入查找表结构不意图；[0024]图2为一种非易失性查找表结构示意图；[0025]图3a和图3b为本发明在两种实施例中提供的查找表存储单元结构示意图；[0026]图4为本发明基于电阻型新型存储器的存储单元读出时序图；[0027]图5为本发明基于电阻型新型存储器的非易失性查找表结构示意图（NM0S型）；[0028]图6为本发明简化的NMOS型非易失性查找表结构示意图；[0029]图7为本发明简化的PMOS型非易失性查找表结构示意图；[0030]图8为本发明其中一具体实施例示意图。【具体实施方式】[0031]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。[0032]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。[0033]本发明基于电阻型新型存储器技术提出一种非易失性查找表存储单元结构及查找表电路实现方法。具体的，请参阅附图并结合下文进行进一步描述。[0034]本发明提供了一种非易失性查找表存储单元结构，如图3a~图3b所示，其中，图3a示出的是一种基于NMOS型查找表的存储单元结构，图3b示出的是一种基于PMOS型存储单元的查找表结构。以NMOS型查找表存储单元结构为例，结合图3a所示，其包括：[0035]感应模块和非易失存储模块，所述非易失存储模块连接至所述感应模块，从而可由其感应出所述非易失存储模块中所存储的数值；感应模块包括一对以正反馈方式连接的一对NMOS晶体管T3和T4;非易失存储模块为2T2R结构，包括一对控制端相连开关晶体管Tl和T2,且该对开关晶体管Tl和T2的控制端均连接到字线（worldline，WL)，开关晶体管的两端连接到一对互补的电阻型存储器Rl和R2。其中，在该对互补的电阻型存储器Rl和R2中，其中一个电阻型存储器呈高阻态，而另一个电阻型存储器相比较该高阻态的电阻型存储器呈低阻态。在一可选的实施例中，可藉由外部编程来实现电阻型存储器的高阻态和低阻态。[0036]在本发明一可选的实施例中，继续参阅附图3a所示，感应模块所包括的其中之一晶体管T3与存储单元之间具有BIT节点，且感应模块的另一晶体管T4与存储单元之间具有BITB节点。BIT节点和BITB节点作为非易失存储模块所存储数据的感应节点，可以用来输出数据。需要说明的是，图3a示出的是基于NMOS型查找表的存储单元结构，在此针对图3b示出的PMOS型查找表的存储单元结构可参阅上文所述，其大致相同，具体不再赘述。[0037]在本发明一可选的实施例中，各存储单元中的电阻型存储器为相变存储器(PCRAM)、磁存储器（MRAM)或可变电阻式存储器（ReRAM)中的任意一种。电阻型新型存储器是指利用存储单元的阻值不同来存储不同数据的存储器，例如相变存储器（PCRAM)、磁存储器（MRAM)或可变电阻式存储器（ReRAM)等，而非传统的像闪存（Flash)、SRAM或DRAM这些存储器利用电荷存储机制的方式来存储数据。例如，相变存储器利用相变材料在结晶态和非晶态之间的阻值差异来存储数据，磁存储器依靠自由层和固定层之间的磁场方向是否相同而呈现高低电阻来保存数据，可变电阻存储器利用可变电阻元件来存储数据。电阻型新型存储器均具备非易失性，即掉电后信息不丢失。[0038]下面就本发明进行进一步阐述，图3中所示的存储单元为互补的2T2R(2Transistor2Tesistor)结构，即两个开关晶体管Tl和T2和两个新型存储器电阻材料，且两个新型存储器电阻RUR2分别为高阻态和低阻态，并通过以正反馈形式连接的两个NMOS或PMOS管来感应存储数据，无需额外的读出电路。以NMOS型存储单元为例，假设Rl为高阻态，R2为低阻态，空闲状态时，顶层电压Vtop和底层电压Vbcit均为低电平，位线BIT端和BITB端则均为低电位。当需要读出该存储单元的数据时，时序图如图4所示，Vtop和字线WL分别升为高电平，Tl和T2晶体管分别打开并开始对节点BIT和节点BITB进行充电，由于Rl阻值大于R2阻值，因而BIT端充电慢，BITB端充电快，使T3管先于T4管开启，使BIT端开始放电至低电位，从而使T4管不会开启，这种正反馈作用使BIT端趋于低电平，BITB端趋于高电平，如图4中所示，这样就可以感应出存储单元中所存储的数据。PMOS型查找表存储单元的感应原理与之类似，在此不予额外赘述。对应的真值表如表1所示。[0040]表1[0041]其中，针对η位输入的非易失性查找表电路需要2n个查找表存储单元结构，η为大于或等于1的整数。在本发明一可选的实施例中，η位输入的非易失性查找表电路中，感应模块与非易失存储模块数目相同，即每个感应模块均分别与一非易失存储模块相连接，非易失存储模块的字线控制端连接到查找表使能信号。2η个非易失性查找表存储单元通过BIT或/和BITB节点连接至一多路选择器（亦称之为多路开关）的数据端，η位输入作为多路选择器的数据选择端，多路选择器的输出即η位非易失性查找表的输出。本发明η位输入的非易失性查找表电路实现方法如图5所示（以NMOS型存储单元结构为例），对于由Β。至Bni构成的任意逻辑函数，系统将其所有可能的结果写入存储单元中，这样，当使能WL控制端后，每个非易失存储模块的所存储的数据均感应到BIT端（或者BITB端），每输入一个B。至Bni的值，通过多路选择器选择从而输出相应的存储单元的数据。可见，本发明这种新型的非易失性查找表结构对存储单元来说无需额外的读出电路，也无需额外的译码单元就可以实现传统的查找表功能，大大减小了芯片面积，降低了成本和功耗。[0042]进一步的，为了减小查找表存储单元的面积，在本发明一可选的实施例中，η位输入的非易失性查找表电路中，2η个非易失存储模块可以共用一个感应模块，即感应模块分别与所有的非易失存储模块相连接，公用一对正反馈NMOS或PMOS晶体管。η位输入作为译码电路的输入端，译码电路的输出端连接到各个非易失存储模块的字线控制端，BIT端和/或BITB端作为查找表电路的输出端。这种简化的η位输入的非易失性查找表结构如附图6和附图7所示。以NMOS型为例，对于由Β。至Bni构成的任意逻辑函数，系统将其所有可能的结果写入2n个存储单元中，每输入一个B。至Bni的值，通过译码器电路只会使能一条字线，即只选中某一个存储单元，那么通过正反馈连接T3和T4晶体管即可以读出相应的存储单元的数据，直接通过BIT端或BITB端输出查找结果。可见，本发明这种非易失性查找表结构能够进一步减小芯片面积，从而降低成本，更有利于大规模集成。[0043]下面举一具体实施例作进一步阐述。η位输入的非易失性查找表电路中，2n个非易失存储模块共用一个感应模块，即感应模块分别与所有的非易失存储模块相连接，通过一多路开关将一个查找使能信号连接至各个非易失存储模块的字线控制端，η位输入作为多路开关的数据选择端，BIT端和/或BITB端作为查找表电路的输出端。如附图8所示的是一个2输入的非易失性查找表结构示意图，4个存储单元公用一对正反馈方式连接的NMOS晶体管，查找表使能信号通过多路开关连接到各个非易失存储模块的字线控制端，以BIT端为输出端。为了实现布尔运算f73，首先应列出该表达式的真值表如表2所示，然后根据表1所示的真值表，系统应当将新型存储器电阻编程为相应的高阻态或低阻态。例如，当A=0且B=0时，字线WLO被选中，由真值表2知输出应为1，那么根据表1系统应将存储单元〇中的R_〇编程为低阻态，而将Rb_0编程为高阻态，那么当Enable信号使能并且Vtop信号为高电平及V号为低电平时，输出BIT端即为1;当A=1且B=0时，字线WL2被选中，由真值表2知输出应为0,那么根据表1系统应将存储单元2中的R_2编程为高阻态，将Rb_2编程为低阻态，那么当Enable信号使能并且Vtop信号为高电平及Vbcit信号为低电平时，输出BIT端即为1。这样，每输入一个A和B的值，通过本发明非易失性查找表结构就能够得出其逻辑值。[0045]表2[0046]综上所述，利用本发明这种新型的非易失性查找表结构能够大大减少面积开销，减少成本。同时，电阻型新型存储器工艺能够与标准CMOS工艺兼容，更有利于集成到嵌入式系统中。[0047]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。【主权项】1.一种非易失性查找表存储单元结构，其特征在于，包括：感应模块：由一对以正反馈形式连接的NMOS或PMOS晶体管构成；非易失存储模块，包括一对控制开关晶体管和一对互补的电阻型存储器；所述非易失存储模块连接至所述感应模块，并由所述感应模块读出所述非易失存储模块所存储的数值。2.如权利要求1所述的非易失性查找表存储单元结构，其特征在于，在任意一所述非易失存储模块所包括的一对互补的电阻型存储器为相变存储器、磁存储器或可变电阻式存储器中的任意一种，且一电阻型存储器呈高阻态，另一个电阻型存储器呈低阻态。3.如权利要求2所述的非易失性查找表存储单元结构，其特征在于，藉由外部编程来实现电阻型存储器的高阻态和低阻态。4.如权利要求1所述的非易失性查找表存储单元结构，其特征在于，在所述感应模块所包括的其中之一晶体管与所述非易失存储模块之间具有BIT节点，且该感应模块的另一晶体管与所述非易失存储模块之间具有BITB节点；非易失性查找表存储单元中的数据通过所述BIT节点和/或BITB节点输出。5.-种基于权利要求1~4任意一项所述存储单元结构的η位输入查找表电路，其特征在于，所述查找表电路具有与所述非易失存储模块数目相同的感应模块，每个所述感应模块均分别与一非易失存储模块相连；或所述查找表电路具有一公用的感应模块，全部所述非易失存储模块共同连接到该公用感应模块；η为大于或等于1的整数。6.如权利要求5所述的η位输入查找表电路，其特征在于，若所述η位输入查找表电路具有与所述非易失存储模块数目相同的感应模块，非易失存储模块的字线控制端连接到查找表使能信号；各所述非易失性存储单元通过BIT和/或BITB节点连接至多路选择器的数据端，η位输入作为多路选择器的数据选择端，多路选择器的输出为η位非易失性查找表的输出。7.如权利要求5所述的η位输入查找表电路，其特征在于，若所述查找表电路具有一公用的感应模块，η位输入通过一译码电路，译码电路的输出连接至各个非易失存储模块的字线控制端以提供查找使能信号，BIT端和/或BITB端作为查找表电路的输出端。8.如权利要求5所述的η位输入查找表电路，其特征在于，通过一多路开关将一个查找使能信号连接至各个非易失存储模块的字线控制端，η位输入作为多路开关的数据选择端，BIT端和/或BITB端作为查找表电路的输出端。【文档编号】G11C16/06GK105845174SQ201510015043【公开日】2016年8月10日【申请日】2015年1月12日【发明人】叶勇,亢勇,陈邦明【申请人】上海新储集成电路有限公司