页缓冲器电路及其操作方法

页缓冲器电路及其操作方法
【专利摘要】本发明公开了一种页缓冲器电路及其操作方法，该页缓冲器电路包含多个页缓冲器，这些页缓冲器包含第一页缓冲器。第一页缓冲器用以加载第一缓冲器的输入数据及至少一邻近页缓冲器的输入数据。第一页缓冲器也用以对应第一缓冲器的输入数据及至少一邻近页缓冲器的输入数据施加一偏压到一位线。
【专利说明】
页缓冲器电路及其操作方法
技术领域
[0001]本发明是有关于一种页缓冲器电路及其操作方法，特别是有关于一种降低单元影响的页缓冲器电路。
【背景技术】
[0002]非易失性存储器装置是一种当电源被移除时仍可持续储存数据的半导体装置。NAND型闪存装置是非易失存储器装置的一种。NAND型闪存包含具有多个存储器单元并联串行设置成的一存储器阵列。在邻近串行的单元之间会发生邻近单元影响的问题。

【发明内容】

[0003]根据本发明的一实施例，一页缓冲器电路包含多个页缓冲器，这些页缓冲器包含第一页缓冲器。第一页缓冲器用以加载第一缓冲器的输入数据及至少一邻近页缓冲器的输入数据。第一页缓冲器也用以对应第一缓冲器的输入数据及至少一邻近页缓冲器的输入数据施加一偏压到一位线。
[0004]根据本发明的另一实施例，一种集成电路包含一存储器阵列，存储器阵列包含多个存储器串行，每一存储器串行包含多个存储器单元。集成电路还包含一缓冲器电路，缓冲器电路包含多个页缓冲器，这些页缓冲器对应连接到存储器串行，每一页缓冲器连接到一右侧邻近页缓冲器及一左侧邻近页缓冲器中的至少一个。集成电路还包含一控制电路，用以在这些页缓冲器中的至少一第一页缓冲器中执行下列操作:输入数据到第一页缓冲器的一数据输入操作；移动右侧邻近页缓冲器及左侧邻近页缓冲器中的至少一个的输入数据到第一页缓冲器的一数据移动操作；处理第一页缓冲器的输入数据及右侧邻近页缓冲器及左侧邻近页缓冲器中的至少一个的输入数据以决定一偏压电平的一数据处理操作；以及施加具有该偏压电平的一偏压到对应第一页缓冲器的存储器串行的一位线的一编程操作。
[0005]根据本发明的又一实施例，一种编程连接到一页缓冲器的一存储器单元的方法，包含输入数据到页缓冲器；移动一第一侧邻近页缓冲器及一第二侧邻近页缓冲器的至少一个的输入数据到页缓冲器；处理页缓冲器的输入数据及第一侧邻近页缓冲器及第二侧邻近页缓冲器的至少一个的输入数据以决定一偏压电平；以及施加具有该偏压电平的一偏压到对应存储器单元的一位线。
[0006]以下所附的图式，构成了本说明书的一部份，用以配合下文的描述以说明揭露的实施例，为了解释揭露的实施例。
【附图说明】
[0007]图1绘示一实施例的集成电路10的方块图。
[0008]图2A绘示SLC应用的阈值电压Vth的分布图。
[0009]图2B绘示MLC应用的阈值电压Vth的分布图。
[0010]图3绘示依据一实施例的页缓冲器的电路图。
[0011]图4绘示依据一实施例操作页缓冲器的流程的流程图。
[0012]图5绘示依据一实施例在初始化操作期间的页缓冲器的电路图。
[0013]图6绘示依据一实施例在数据输入操作期间的页缓冲器Pl的电路图。
[0014]图7绘示依据一实施例在数据准备操作期间的页缓冲器的电路图。
[0015]图8绘示依据一实施例在数据移动操作中的第一步骤的页缓冲器的示意图。
[0016]图9及图10分别绘示依据一实施例在数据移动操作中的第一步骤的两个页缓冲器的电路图。
[0017]图11绘示依据一实施例在数据移动操作中的第二步骤的页缓冲器的示意图。
[0018]图12绘示依据一实施例在数据移动操作中的第三步骤的页缓冲器的示意图。
[0019]图13及图14分别绘示依据一实施例在数据移动操作中的第三步骤的两个页缓冲器的电路图。
[0020]图15绘示依据一实施例在数据移动操作中的第四步骤的页缓冲器的示意图。
[0021]图16-图21绘示依据一实施例在处理邻近数据的操作期间的页缓冲器的电路图。
[0022]图22-图26绘示依据一实施例在处理自己的数据的操作期间的页缓冲器的电路图。
[0023]图27绘示在数据处理操作之前及之后的页缓冲器的不同端点的数据的一表格。
[0024]图28及图29分别绘示依据一实施例在步骤424中编程操作期间的页缓冲器Pl的电路图。
[0025]图30-图34绘示依据一实施例在编程验证操作期间的页缓冲器的电路图。
[0026]【符号说明】
[0027]10:集成电路
[0028]100:存储器阵列
[0029]110:页缓冲器电路
[0030]120-123:存储器串行
[0031]130:存储器单元
[0032]131:串行选择线晶体管
[0033]132:源极选择线晶体管
[0034]A、B、C:存储器单元
[0035]140:源极线
[0036]150:控制器
[0037]P0-P3:页缓冲器
[0038]SOUSO2:奇数开关
[0039]SEl:偶数开关
[0040]SSL:串行选择线
[0041]WL0-WL3:字线
[0042]GSL:源极选择线
[0043]BL0-BL3:位线
[0044]LV0-LV3:阈值电压分布
[0045]300:300
[0046]302:第一闩锁器
[0047]302a、302b、304a、304b、306a、306b、308a、308b:反流器
[0048]304:第二闩锁器
[0049]306:—侧闩锁器
[0050]308:双侧闩锁器
[0051]310:偏压应用单元
[0052]311-314:电压源端
[0053]FL、FLB、OL、OLB、BL、BLB、SL、SLB:
[0054]SET、PGM、NPASS、INV、BLC、POLB、POL、PBLB、PBL、SEL、PFLB、PFL、PSLB、PSL、SEN、STBN、SE、SO、VPG、GND:端点
[0055]Vh、Vl、Vvfy、Vss、Vdd:电压电平
[0056]M1-M17:开关
[0057]510、710、910、920、1210、1220、1610、1710、1810、1910、2010、2110、2210、2410、2610、2810、2910、2920、2930、2940、3010、3110、3210、3310、3410:路径
[0058]402?428:步骤流程
【具体实施方式】
[0059]参照图式提供本发明实施例的详细描述。尽可能地，相同的参考符号将使用来表示附图中相同或相似的部分。
[0060]图1绘示一实施例的集成电路10的方块图。集成电路10包含一存储器阵列100、一页缓冲器110及一控制器150。存储器阵列100包含多个(例如4个)存储器串行120-123。每一存储器串行120-123包含多个(例如4个)存储器单元130、一个串行选择线晶体管131及一个源极选择线晶体管132，其中存储器单元130、串行选择线晶体管131及源极选择线晶体管132对应存储器阵列100的一行彼此互相串联连接。每一存储器串行120-123在一源极线140及一对应的位线BL0-BL3之间连接。多条(例如4条)字线WL0-WL3设置为垂直于多个存储器串行120-123。每一字线WL0-WL3连接到存储器单元130的对应一列的栅极。串行选择线(SSL)设置为垂直于多个存储器串行120-123。SSL连接到存储器单元131的一列的栅极。源极选择线(GSL)设置为垂直于多个存储器串行120-123。GSL连接到源极选择线晶体管132的一列的栅极。
[0061]页缓冲器电路110包含页缓冲器P0-P3。每一页缓冲器P0-P3连接到一对应的位线BL0-BL3。每一页缓冲器P0-P3经由一奇数开关SO或者一偶数开关SE连接到一邻近的页缓冲器。具体地说，页缓冲器PO例如经由奇数开关SOl连接到其右侧邻近的页缓冲器Plo页缓冲器Pl例如经由偶数开关SEl连接到其右侧邻近的页缓冲器P2。页缓冲器P2例如经由奇数开关S02连接到其右侧邻近的页缓冲器P3。
[0062]在图1所示的实施例中，存储器阵列100包含4个存储器串行120_123、4条字线WL0-WL3、一条SSL及一条GSL，而页缓冲器电路110包含4个页缓冲器P0-P3。然而，存储器单元、存储器串行、字线、位线及页缓冲器的数量不受限制。也就是说，存储器阵列100在一阵列中可包含任何数量的存储器单元、存储器串行及字线。相似地，存储器阵列100中的页缓冲器电路110可包含任何数量的对应连接到位线的页缓冲器。
[0063]控制器150控制页缓冲器电路110中每一页缓冲器P0-P3地操作。控制器150可使用已知的一专用逻辑电路来实施。或者，控制器150也可使用一通用处理器来实施，此通用处理器用以执行一储存在一储存单元的程序。又或者，控制器150可使用专用逻辑电路及通用处理器的组合来实施。
[0064]包含在存储器阵列100中的每一存储器单元130可为一单阶储存单元(SLC)或者一多阶储存单元(MLC)。在本文中，SLC可储存一位的数据，而MLC可储存多位的数据。图2A绘示SLC应用的阈值电压Vth的分布图。图2B绘示MLC应用的阈值电压V th的分布图。
[0065]请参照图2A，SLC有两个阈值电压Vth，LVO及LVl。这两个阈值电压分布LVO及LVl对应两个编程状态，分别定义为“ I”及“O”。
[0066]请参照图2B，MLC有四个阈值电压Vth，LVO、LVU LV2及LV3。这四个阈值电压分布LVO、LVl、LV2及LV3对应四个编程状态，分别定义为从低到高“ 11 ”、“ 10 ”、“ 00 ”及“ O I”。在每一编程状态中，左边的位表示为一较低页的数据，而右边的位表示为一较高页的数据。
[0067]SLC及MLC通常使用一增量阶跃脉冲编程技术(incremental step pulseprogramming, ISPP)来编程。根据ISPP技术，为了编程一选择的单元到达一目标电平，要执行一系列的编程及验证操作。在每一编程操作中，施加具有一幅度增加的一编程脉冲到所选择的单元，此编程脉冲相对于前一编程操作中的前一编程脉冲以一等量增加。在每一编程操作之间，执行一编程验证，且感应所选择的单元上的数据以决定所选择的单元的阈值电压是否超过一编程验证电平，此编程验证电平设定为Vt分布的较低端。对图2A所示的SLC而言，编程验证电平以“PV”表示，为Vt分布的较低端LV1。对图2B所示的MLC而言，编程验证电平以“PV1”、“PV2”及“PV3”表示，分别为Vt分布的较低端LV1、LV2及LV3。在图2A及图2B中，LVO代表一擦除电平。
[0068]在每一编程操作期间，所选择的单元(例如图1所示的A)的编程状态可临界的单元(例如图1所示的B及C)的编程状态所影响。因此，页缓冲器电路110中的每一页缓冲器Pl及P2处理对应所选择的单元欲编程的数据及邻近的单元欲编程的数据以决定欲施加到选择单元的位线的一位线补偿偏压电平。每一边缘页缓冲器PO及P3也处理其邻近的数据，但使用虚拟R锁数据取代其缺少的邻近。
[0069]页缓冲器结构
[0070]图3绘示如图1所示的一实施例的页缓冲器Pl的电路图。页缓冲器P0、P2及P3的结构相似于页缓冲器Pl的结构。因此，就不再提供页缓冲器PO、P2及P3的结构的个别描述。
[0071]请参照图3，页缓冲器Pl包含一数据输入单元300、一第一闩锁器302、一第二闩锁器304、一一侧闩锁器306、一双侧闩锁器308、一偏压应用单元310及N型金属氧化物半导体晶体管(NMOS)开关M1-M17。
[0072]数据输入单元300从外部数据译码器(未绘示)接收数据(例如MLC较低页或较高页的数据)。数据输入单元300包含NMOS晶体管开关Ml I及MlO。开关Ml I具有可连接以接收一数据讯号DL的一第一源极/漏极端、连接到第一闩锁器302的一第二源极/漏极端及可连接以接收一控制讯号SEL的一栅极端。开关MlO具有可连接以接收一数据讯号DLB的一第一源极/漏极端、连接到第一闩锁器302的一第二源极/漏极端及可连接以接收一控制讯号SEL的一栅极端。从外部数据译码器接收的数据可以是“I”或“O”。数据讯号DL为数据讯号DLB的反相。也就是说，当V为“O”时，则V _为“ I”;而当V此为“ I”时，则Vb为 “O”。
[0073]第一闩锁器302包含两端点FL及FLB，用以从数据输入单元300加载数据。端点FL连接到数据输入单元300的开关Mll的第二极/漏极端。端点FLB连接到数据输入单元300的开关MlO的第二极/漏极端。第一闩锁器302包含两个互相反向并联连接的反流器302a及302b，以使端点FL的一电压为端点FLB的一电压V aB的反相。也就是说，当V a为“O”时，则VaB为“ 1”，而当V FL为“ I”时，则V _为“O”。第一円锁器302经由开关M12及Ml3连接到页缓冲器Pl的一共同端，例如端点INV。开关Ml2包含连接到端点FLB的一第一源极/漏极端、连接到端点INV的一第二源极/漏极端及可连接以接收一控制讯号PFLB的一栅极端。开关M13包含连接到端点FL的一第一源极/漏极端、连接到端点INV的一第二源极/漏极端及可连接以接收一控制讯号PFL的一栅极端。
[0074]第二闩锁器304包含两端点SL及SLB，用以储存从第一闩锁器302的数据。第二闩锁器304也包含两个互相反向并联连接的反流器304a及304b，以使端点SL的一电压Va为端点SLB的一电压VaB的反相。也就是说，当V %为“0”时，则V ^为“ 1”，而当V ^为“ I”时，则VaB为“O”。第二闩锁器304经由开关M14及M15连接到端点INV。开关M14包含连接到端点SLB的一第一源极/漏极端、连接到端点INV的一第二源极/漏极端及可连接以接收一控制讯号PSLB的一栅极端。开关M15包含连接到端点SL的一第一源极/漏极端、连接到端点INV的一第二源极/漏极端及可连接以接收一控制讯号PSL的一栅极端。
[0075]一侧闩锁器306及双侧闩锁器308监测邻近页缓冲器上的数据，并处理此数据以决定欲施加到对应页缓冲器Pl的一选择的单元的一偏压。举例来说，参照图1，为了编程储存在页缓冲器Pl的数据到WL2上的单元A，页缓冲器Pl的一侧闩锁器306及双侧闩锁器308通过监测邻近页缓冲器PO及P2上的数据以监测欲编程到邻近单元B及C的数据。以下提供关于一侧闩锁器306及双侧闩锁器308详细的操作。
[0076]请参照图3，一侧闩锁器306包含两端点OL及OLB及两个互相反向并联连接的反流器306a及306b，以使端点OL的一电压Va为端点OLB的一电压V αΒ的反相。一侧R锁器306经由开关Μ6及Μ7连接到端点INV。开关Μ6包含连接到端点OLB的一第一源极/漏极端、连接到端点INV的一第二源极/漏极端及可连接以接收一控制讯号POLB的一栅极端。开关Μ7包含连接到端点OL的一第一源极/漏极端、连接到端点INV的一第二源极/漏极端及可连接以接收一控制讯号POL的一栅极端。
[0077]双侧闩锁器308包含两端点BL及BLB及两个互相反向并联连接的反流器308a及308b，以使端点BL的一电压νΒ?为端点BLB的一电压V Β?Β的反相。双侧闩锁器308经由开关Μ8及Μ9连接到端点INV。开关Μ8包含连接到端点BLB的一第一源极/漏极端、连接到端点INV的一第二源极/漏极端及可连接以接收一控制讯号PBLB的一栅极端。开关Μ9包含连接到端点BL的一第一源极/漏极端、连接到端点INV的一第二源极/漏极端及可连接以接收一控制讯号PBL的一栅极端。
[0078]偏压应用单元310在一编程操作期间基于一侧闩锁器306及双侧闩锁器308的一决定结果施加一位线偏压到一选择的单元。偏压应用单元310包含在一第一电压源端311及端点D之间串联连接的P型金属氧化物半导体(PMOS)晶体管开关Μ18及Μ19。第一电压源端311可连接以接收一系统电压Vdd (第一偏压电平)。开关Μ18包含可连接以接收电压Vdd的一第一源极/漏极端、连接到开关M19的第一源极/漏极端的一第二源极/漏极端及可连接以接收一侧闩锁器306的端点OLB的电压VaB的一栅极端。开关Μ19包含连接到开关Μ18的第二源极/漏极端的第一源极/漏极端、连接到端点D的一第二源极/漏极端及可连接以接收双侧闩锁器308的端点BLB的电压的一栅极端。
[0079]偏压应用单元310也包含在一第二电压源端312及端点D之间串联连接的NMOS晶体管开关M20及M21。第二电压源端312可连接到接地GND (第二偏压电平)。开关M20包含连接到接地GND的一第一源极/漏极端、连接到开关M21的一第一源极/漏极端的一第二源极/漏极端及可连接以接收一侧闩锁器306的端点OLB的电压Vim的一栅极端。开关M21包含连接到开关M20的第二源极/漏极端的一第一源极/漏极端、连接到端点D的一第二源极/漏极端及可连接以接收双侧闩锁器308的端点BLB的电压的一栅极端。
[0080]偏压应用单元310也包含在一第三电压源端313及端点D之间串联连接的NMOS晶体管开关M22及M23。第三电压源端313可连接以接收低于电压Vdd的一电压V H (第三偏压电平)。开关M22包含可连接以接收电压Vh的一第一源极/漏极端、连接到开关M23的一第一源极/漏极端的一第二源极/漏极端及可连接以接收一侧闩锁器306的端点OLB的电压Vim的一栅极端。开关M23包含连接到开关M22的第二源极/漏极端的一第一源极/漏极端、连接到端点D的一第二源极/漏极端及可连接以接收双侧闩锁器308的端点BLB的电压VBUi的一栅极端。
[0081]偏压应用单元310更包含也包含在一第四电压源端314及端点D之间串联连接的NMOS晶体管开关M24及M25。第四电压源端314可连接以接收低于电压Vh的电压Vl(第四偏压电平)。也就是说，\< VH< VDD。开关M24包含可连接以接收电压\的一第一源极/漏极端、连接到开关M25的一第一源极/漏极端的一第二源极/漏极端及可连接以接收一侧闩锁器306的端点OL的电压Va的一栅极端。开关M25包含连接到开关M24的第二源极/漏极端的一第一源极/漏极端、连接到端点D的一第二源极/漏极端及可连接以接收双侧闩锁器308的端点BL的电压νΒ?的一栅极端。
[0082]开关Ml包含可连接以接收一控制讯号VPG或连接到接地的一第一源极/漏极端、连接到端点INV的一第二源极/漏极端及可连接以接收一控制讯号SET的一栅极端。开关M25包含连接到开关M24的第二源极/漏极端的一第一源极/漏极端、连接到端点D的一第二源极/漏极端及可连接以接收双侧闩锁器308的端点BL的电压νΒ?的一栅极端。开关M2包含连接到端点D的一第一源极/漏极端、连接到端点INV的一第二源极/漏极端及可连接以接收一控制讯号PGM的一栅极端。开关M3包含连接到端点INV的一第一源极/漏极端、连接到端点SEN的一第二源极/漏极端及可连接以接收一控制讯号NPASS的一栅极端。开关M4包含连接到一共同线(图3所示的虚线)的一第一源极/漏极端、可连接以接收一验证电压Vvfy的一第二源极/漏极端及连接到端点INV的一栅极端。此共同线连接到所有页缓冲器P0-P3的开关M4。如果任何一个页缓冲器P0-P3的端点INV有一相对较高的电压，则此共同线的电压会相对较低，则其他页缓冲器的端点INV也会相对较低。开关M5包含连接到一端点SEN的一第一源极/漏极端、连接到存储器阵列100的位线BLl的一第二源极/漏极端及可连接以接收一控制讯号BLC的一栅极端。开关M16包含连接到端点INV的一第一源极/漏极端、连接到端点E的一第二源极/漏极端及连接到端点SEN的一栅极端。开关M17包含连接到端点E的一第一源极/漏极端、连接到一系统电压Vss的一第二源极/漏极端及可连接以接收一控制讯号STBN的一栅极端。
[0083]页缓冲器Pl的端点INV连接到设置在页缓冲器Pl的右侧的偶数开关SE1。偶数开关SEl是一 NMOS晶体管，包含连接到页缓冲器Pl的端点INV的一第一端、连接到页缓冲器P2的端点INV的一第二端及可连接以接收一控制讯号SE的一栅极端。虽然图3并未绘示，页缓冲器Pl的端点INV也连接到设置在页缓冲器Pl的左侧的奇数开关S01。奇数开关SOl也是一 NMOS晶体管，包含连接到页缓冲器PO的端点INV(未绘示)的一第一端、连接到页缓冲器Pl的端点INV的一第二端及可连接以接收一控制讯号SO的一栅极端。
[0084]页缓冲器操作
[0085]以下参照图4-图34来解释页缓冲器P0-P3的操作。图4绘示依据一实施例的控制器150操作页缓冲器P0-P3的流程400的流程图。参照图4，首先，步骤402:控制器150在页缓冲器电路110上执行一初始化操作以初始化每一页缓冲器P0-P3。步骤404:控制器150在页缓冲器电路110上执行一数据输入操作以输入数据到每一页缓冲器P0-P3。接着，步骤406:控制器150在页缓冲器电路110上执行一数据准备操作以准备欲移动的数据。
[0086]之后，步骤408:控制器150在页缓冲器电路110上执行一数据移动操作以从每一页缓冲器P0-P3相对应的右侧邻近及左侧邻近的页缓冲器移动数据到每一页缓冲器P0-P3。此数据移动操作包含从第一到第四个步骤410-416。在第一步，步骤410:控制器150控制页缓冲器电路110以移动右侧邻近的页缓冲器P2的数据到奇数页缓冲器P1。在第二步骤，步骤412:控制器150控制页缓冲器电路110以移动右侧邻近的页缓冲器Pl的数据到偶数页缓冲器PO，并移动右侧邻近的页缓冲器P3的数据到偶数页缓冲器P2。在第三步骤，步骤414:控制器150控制页缓冲器电路110以移动左侧邻近的页缓冲器PO的数据到奇数页缓冲器P1，并移动左侧邻近的页缓冲器P2的数据到奇数页缓冲器P3。在第四步骤，步骤416:控制器150控制页缓冲器电路110以移动左侧邻近的页缓冲器Pl的数据到偶数页缓冲器P2。
[0087]在数据移动操作之后，步骤418:控制器150在页缓冲器电路110上执行一数据处理操作以致能每一页缓冲器Pl及P2以处理邻近数据及用于编程的自己的数据。此数据处理操作包含一第一步骤420:处理邻近数据及一第二步骤422:处理自己的数据。在第一步骤422期间，控制器150致能每一页缓冲器Pl及P2以处理从邻近页缓冲器移动的数据以决定邻近单元的编程状态。在第二步骤422期间，控制器150致能每一页缓冲器Pl及P2以处理自己的输入数据。每一边缘的页缓冲器PO及P3也处理其邻近的数据，但使用虚拟闩锁数据取代其缺少的邻近。
[0088]在步骤418的数据处理操作之后，步骤424:控制器150在页缓冲器电路110上执行一编程操作以编程储存在页缓冲器P0-P3的输入数据到对应的存储器单元。接着，步骤426:控制器150在页缓冲器电路110及存储器阵列100上执行一编程验证操作以决定致能每一页缓冲器Pl及P2以处理从邻近页缓冲器移动的数据以决定所选择的单元是否已被编程到相对应的目标电平。之后，步骤428:控制器150决定是否通过此编程验证操作。如果未通过此编程验证操作，例如一或多个选择单元并未被编程到相对应的目标电平，则流程400会回到步骤408以执行一数据移动操作。另外，如果通过此编程验证操作，例如所有的选择单元已被编程到相对应的目标电平，则流程400停止。
[0089]初始化
[0090]图5绘示依据一实施例在步骤402的初始化操作期间的页缓冲器Pl的电路图。页缓冲器PO、P2及P3的初始化操作相似于页缓冲器Pl的初始化操作。因此，就不再提供页缓冲器PO、P2及P3的初始化操作的个别描述。
[0091]在页缓冲器Pl的初始化操作期间，控制器150通过分别施加一高电平(“I”)的控制讯号SET、POLB、PBLB、PFL及PSL到开关Ml、M6、M8、M13及M15的栅极以导通开关Ml、M6、M8、M13及M15。控制器150通过分别施加一低电平(“O”)的控制讯号PGM、NPASS、BLC、POL、PBL、PFLB、PSLB 及 STBN 到开关 M2、M3、M5、M7、M9、M12、M14 及 M17 的栅极以关闭这些开关。控制器150也通过分别施加一低电平(“O”)的控制讯号SEL到开关MlO及Mll的栅极以关闭开关MlO及Mil。控制器150也通过分别施加一低电平(“O”)的控制讯号SE及SO到偶数开关SEl及奇数开关SOl的栅极以关闭位于页缓冲器Pl右侧的偶数开关SEl及位于页缓冲器Pl左侧的奇数开关SOl。开关M4及M16依据其栅极偏压而决定开关M4及M16的导通/关闭状态，但不影响电路操作。
[0092]在此时，控制器150施加一高电平(“I”)的控制讯号VPG到开关Ml的第一端。此讯号经由图5所示的虚线路径510传递。因此，第一闩锁器302的端点FL的电压、第二闩锁器304的端点SL的电压、一侧闩锁器306的端点OLB的电压及双侧闩锁器308的端点BLB的电压被设定为“ I ”。由于这些端点FLB、SLB、OL及BL的电压分别为端点FL、SL、OLB及BLB的电压的反向，端点FLB、SLB、0L及BL的电压被设定为“O”。因为开关M2是关闭的，偏压应用单元310的端点D的电压不会影响端点INV的电压。
[0093]数据输入
[0094]图6绘示依据一实施例在步骤404的数据输入操作期间的页缓冲器Pl的电路图。页缓冲器PO、P2及P3的数据输入操作相似于页缓冲器Pl的数据输入操作。因此，就不再提供页缓冲器PO、P2及P3的数据输入操作的个别描述。
[0095]在页缓冲器Pl的数据输入操作期间，控制器150通过分别施加一高电平(“I”)的控制讯号SEL到开关MlO及Mll的栅极以导通这两个开关。控制器150通过分别施加一低电平(“O” )的控制讯号 SET、PGM、NPASS、BLC、POLB、POL、PBLB、PBL、PFLB、PFL、PSLB、PSL 及 STBN 到开关 Ml、M2、M3、M5、M6、M7、M8、M9、M12、M13、M14、M15 及 M17 的栅极以关闭这些开关。控制器150也通过分别施加一低电平(“O”)的控制讯号SE及SO到偶数开关SEl及奇数开关SOl的栅极以关闭这两个开关。开关M4及M16依据其栅极偏压而决定开关M4及M16的导通/关闭状态，但不影响电路操作。
[0096]在此时，数据输入单元300从外部译码器(未绘示)接收数据讯号DL及DLB的数据。此数据可以是“I”或“O”。讯号经由图5所示的虚线路径610及620传递到第一闩锁器302。因此，端点FL的电压VFl与数据讯号DL的电压V %相同，且端点FLB的电压V aB与数据讯号DLB的电压Vco相同，而且为数据讯号DL的反相。也就是说，当输入数据为“I”时，则L为“ 1”，且V ^为“O” ；而当输入数据为“O”时，则V &为“O”，且V ^为“I”。在此时，端点OLB、BLB及SL电压保持“ I ”，而端点0L、BL及SLB电压保持“O”。
[0097]数据准备(Datapreparat1n)
[0098]图7绘示依据一实施例在步骤406的数据准备操作期间的页缓冲器Pl的电路图。页缓冲器PO、P2及P3的数据准备操作相似于页缓冲器Pl的数据准备操作。因此，就不再提供页缓冲器PO、P2及P3的数据准备操作的个别描述。
[0099]在页缓冲器Pl的数据准备操作期间，控制器150通过分别施加一高电平(“I”)的控制讯号NPASS及PFL到开关M3及Mll的栅极以导通这两个开关。控制器150通过分别施加一低电平(“O” )的控制讯号 SET、PGM、BLC、POLB、POL、PBLB、PBL、SEL、SEL、PFLB、PSLB、PSL 及 STBN 到开关 Ml、M2、M5、M6、M7、M8、M9、M10、Mil、M12、M14、M15 及 M17 的栅极以关闭这些开关。控制器150也通过分别施加一低电平(“O”)的控制讯号SE及SO到偶数开关SEl及奇数开关SOl的栅极以关闭这两个开关。
[0100]因此，第一闩锁器302的端点FL的讯号经由路径710传递到端点SEN。也就是说，当Vfl为“ I，，时，则V SEN为“ I” ；而当V FL为“O”时，则V SEN为“O”。在此时，端点OLB、BLB及SL电压保持“1”，而端点0L、BL及SLB电压保持“O”。
[0101]数据移动
[0102]右侧邻近的数据移动到奇数页缓冲器
[0103]图8绘示依据一实施例在数据移动操作中的第一步骤410的页缓冲器P0-P3的示意图。根据图8，控制器150关闭奇数开关SOl及S02，并导通偶数开关SEl以移动其右侧邻近的页缓冲器(例如P2)的数据到奇数页缓冲器P1。
[0104]图9及图10分别绘示依据一实施例的页缓冲器P2及Pl的电路图，其中页缓冲器P2的数据移动到奇数页缓冲器Pl。
[0105]请参照图9，页缓冲器P2的控制器150通过分别施加高电平(“I”)的控制讯号STBN及SE到开关M17及SEl的栅极以导通这两个开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、NPASS、BLC、POLBe、POLe、PBLBe、PBLe、SEL、SEL、PFLBe、PFLe、PSLBe、PSLe、SO 及 SO 到开关 Ml、M2、M3、M5、M6、M7、M8、M9、M10、Mil、M12、M13、M14、M15、SOI及S02的栅极以导通这些开关。
[0106]页缓冲器P2的开关M16基于页缓冲器P2的端点SEN的数据％_来导通或关闭。当页缓冲器P2的端点SEN的数据为“I”时，则开关M16为导通。因此，页缓冲器P2的端点INV的电压Vinv2S由路径910被施加到开关M17的第二端的系统电压V ss (例如接地)拉低。位于开关SEl左侧的页缓冲器Pl的端点INV的电压Vinvi (未绘示)也经由路径910被系统电压Vss拉低到“O”。也就是说，当V豐为“ I”时，则V腿为“O”。另一方面，当页缓冲器P2的端点SEN的电压VsenA “O”时，则开关M16为关闭。因此，页缓冲器P2的端点INV的电压Vinv2保持不变。据此，页缓冲器Pl的端点INV的电压V ■保持不变。
[0107]参照图10，在此时，页缓冲器Pl的控制器150通过分别施加高电平(“I”)的控制讯号POLBo到开关M6的栅极以导通开关M6。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、NPASS、BLC、POLo、PBLBo、PBLo、SEL、SEL、PFLBo、PFLo、PSLBo、PSLo及 STBN 到开关 Ml、M2、M3、M5、M7、M8、M9、M10、Mil、M12、M13、M14、M15 及 M17 的栅极以导通这些开关。奇数开关SOl保持关闭，而偶数开关SEl保持导通。
[0108]如同之前解释过的，当页缓冲器P2的端点SEN的数据V—为“ I”时，则页缓冲器Pl的端点INV的数据VinviS由路径910被系统电压V ss拉低到“O”。页缓冲器Pl的端点OLB的电压Vim也经由路径920被系统电压V ss(例如接地)拉低到“O”。由于端点OL的电压Vl3u为端点OLB的电压V αΒ1的反相，所以V 0L1为“ I ”。也就是说，当V SEN2为“ I ”时，则V腿为“0”，Vbi为“0”，另一方面，当页缓冲器Ρ2的端点SEN的电压VSEN#“0”时，则页缓冲器Pl的端点INV的电压Vinvi保持不变。据此，页缓冲器Pl的端点OLB的电压Vbi保持不变，如同其初始电压“ I ”。也就是说，当V SEN2为“O”时，则VOLBl为“ I ”，V 0L1为“O”。
[0109]如图7所示，页缓冲器P2的端点SEN的Vsen2代表页缓冲器P2的第一闩锁器302的端点FL的数据。因此，数据移动操作的第一步骤的结果是页缓冲器P2的第一闩锁器302的端点FL的数据被移动到页缓冲器Pl的一侧闩锁器306的端点0L。换句话说，页缓冲器Pl的一侧闩锁器306的端点OL从页缓冲器P2的第一闩锁器302的端点FL加载数据，此数据即是页缓冲器P2的输入数据。
[0110]右侧邻近的数据移动到偶数页缓冲器
[0111]图11绘示依据一实施例在数据移动操作中的第二步骤412的页缓冲器P0-P3的示意图。参照图11，控制器150关闭偶数开关SE1，并导通奇数开关SOl及S02以移动其右侧邻近的页缓冲器(例如Pl及P3)的数据到偶数页缓冲器PO及P2。在第二步骤中页缓冲器PO及Pl的操作以及页缓冲器P2及P3的操作相似于参照图9及图10描述的在第一步骤中页缓冲器Pl及P2的操作，区别在于在第二步骤中，偶数开关SEl为关闭，而奇数开关SOl及S02为导通。因此，就不再提供第二步骤中页缓冲器PO及Pl的操作及第二步骤中页缓冲器P2及P3的操作的个别描述。
[0112]左侧邻近的数据移动到奇数页缓冲器
[0113]图12绘示依据一实施例在数据移动操作中的第三步骤414的页缓冲器P0-P3的示意图。根据图12，控制器150关闭偶数开关SE1，并导通奇数开关SOl及S02以移动其左侧邻近的页缓冲器(例如PO及P2)的数据到奇数页缓冲器Pl及P3。
[0114]图13及图14分别绘示依据一实施例的页缓冲器PO及Pl的电路图，其中页缓冲器P2的数据移动到奇数页缓冲器P1。在数据移动操作中的第三步骤中页缓冲器P2及P3的操作相似于在第三步骤中页缓冲器PO及Pl的操作。因此，就不再提供在数据移动操作中的第三步骤中页缓冲器P2及P3的操作的个别描述。
[0115]参照图13，页缓冲器PO的控制器150通过分别施加高电平(“I”)的控制讯号STBN及SO到开关M17及SOl的栅极以导通这两个开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、NPASS、BLC、POLBe、POLe、PBLBe、PBLe、SEL、SEL、PFLBe、PFLe、PSLBe 及 PSLe 到开关 Ml、M2、M3、M5、M6、M7、M8、M9、M10、Mil、M12、M13、M14 及 M15 的栅极以导通这些开关。
[0116]页缓冲器PO的开关M16基于页缓冲器PO的端点SEN的数据Vsen。来导通或关闭。当页缓冲器PO的端点SEN的数据为“I”时，则开关M16为导通。因此，页缓冲器PO的端点INV的电压VINV。经由路径1210被施加到开关M17的第二端的系统电压V ss(例如接地)拉低。位于开关SOl右侧的页缓冲器Pl的端点INV的电压Vinvi (未绘示)也经由路径1210被系统电压Vss拉低到“O”。也就是说，当V圖为“I”时，则V腿为“O”。另一方面，当页缓冲器PO的端点SEN的电压Vsen。为“O”时，则开关M16为关闭。因此，页缓冲器PO的端点INV的电压Vinv。保持不变。据此，页缓冲器Pl的端点INV的电压V INV1保持不变。
[0117]参照图14，在此时，页缓冲器Pl的控制器150通过分别施加高电平(“I”)的控制讯号PBLB到开关M8的栅极以导通开关M8。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、NPASS、BLC、POLBo、POLo、PBLo、SEL、SEL、PFLBo、PFLo、PSLBo、PSLo、STBN及 SE 到开关 M1、M2、M3、M5、M6、M7、M9、M10、M11、M12、M13、M14、M15、M17 及 SE 的栅极以导通这些开关。偶数开关SOl保持导通。
[0118]如同之前解释过的，当页缓冲器PO的端点SEN的数据VSENO为“I”时，则页缓冲器Pl的端点INV的数据VinviS由路径1210被系统电压V ss拉低到“O”。页缓冲器Pl的端点BLB的电压也经由路径1220被系统电压Vss(例如接地)拉低到“O”。由于端点BL的电压Vbu为端点BLB的电压V 的反相，所以V BUS “ I”。也就是说，当V SEN。为“ I”时，则V.为“0”，νΒ?2为“ I”。另一方面，当页缓冲器PO的端点SEN的电压Vsen。为“O”时，则页缓冲器Pl的端点INV的电压Vinvi保持不变。据此，页缓冲器Pl的端点BLB的电压V BLB1保持不变，如同其初始电压“I”。由于端点BL的电压Vbu为端点BLB的电压νΒωι的反相，所以VBLl为“O”。也就是说，当Vsen。为“O”时，则V _为“ I ”，V BL1为“O”。
[0119]如图7所示，页缓冲器PO的端点SEN的Vsen。代表页缓冲器PO的第一闩锁器302的端点FL的数据。因此，数据移动操作的第三步骤的结果是页缓冲器PO的第一闩锁器302的端点FL的数据被移动到页缓冲器Pl的双侧闩锁器308的端点BL。换句话说，页缓冲器Pl的双侧闩锁器308的端点BL从页缓冲器PO的第一闩锁器302的端点FL加载数据，此数据即是页缓冲器PO的输入数据。
[0120]左侧邻近的数据移动到偶数页缓冲器
[0121]图15绘示依据一实施例在数据移动操作中的第四步骤416的页缓冲器P0-P3的示意图。参照图15，控制器150关闭奇数开关SOl及S02，并导通偶数开关SEl以移动其左侧邻近的页缓冲器(例如Pl)的数据到偶数页缓冲器P2。在第四步骤中页缓冲器Pl及P2的操作相似于参照图13及图14描述的在第三步骤中页缓冲器PO及Pl的操作，区别在于在第四步骤中，奇数开关SOl及S02为关闭，而偶数开关SEl为导通。因此，就不再提供第四步骤中页缓冲器Pl及P2的操作及的个别描述。
[0122]数据处理
[0123]处理邻近数据
[0124]图16-图21绘示依据一实施例在处理邻近数据的操作期间的页缓冲器Pl的电路图。页缓冲器P2的处理邻近数据的操作相似于页缓冲器Pl的处理邻近数据的操作。因此，就不再提供页缓冲器P2的处理邻近数据的操作的个别描述。
[0125]如同之前解释过的，在数据移动操作之后及在处理邻近数据的操作之前，页缓冲器Pl的端点OL的数据代表其右侧邻近的页缓冲器(例如P2)的输入数据，而页缓冲器Pl的端点BL的数据代表其左侧邻近的页缓冲器(例如PO)的输入数据。因此，端点PL及BL的数据有四种可能的组合。第一种可能的组合是Va为“ I”且V %为“ I”，表示页缓冲器P2的输入数据为“I”且页缓冲器PO的输入数据为“I”。在本文中，页缓冲器的输入数据为“I”代表对应该页缓冲器的存储器单元将不会被编程，例如被禁止编程。相对应地，页缓冲器的输入数据为“O”代表对应该页缓冲器的存储器单元将会被编程，例如不会被禁止编程。据此，第一种可能的组合Va为“I”且V %为“I”表示对应页缓冲器P2的单元C及对应页缓冲器PO的单元B都会被禁止编程。第二种可能的组合是^为“ I”且Vi为“0”，表示页缓冲器P2的输入数据为“I”且页缓冲器PO的输入数据为“0”，也就是说，对应页缓冲器P2的单元C会被禁止编程，而对应页缓冲器PO的单元B不会被禁止编程。第三种可能的组合是Va为“O”且V为“0”，表示页缓冲器P2的输入数据为“O”且页缓冲器PO的输入数据为“0”，也就是说，对应页缓冲器P2的单元C及对应页缓冲器PO的单元B都不会被禁止编程。第四种可能的组合是\为“0”且V I为“ I ”，表示页缓冲器P2的输入数据为“O”且页缓冲器PO的输入数据为“ I ”，也就是说，对应页缓冲器P2的单元C不会被禁止编程，而对应页缓冲器PO的单元B会被禁止编程。下文描述的输入数据的这四种可能的组合以Va、Volb, ^及起标示。例如，图16标示的V况为“ 1”、“ 1”、“O”或“O”，V _为“O”、“O”、“ I”或“ 1”，Vbl为 “ I”、“O”、“O” 或 “ I” 及 V BLB为 “O”、“ I”、“ I” 或 “O”。
[0126]参照图16，首先，控制器150通过分别施加高电平(“I”)的控制讯号NPASS及PBL到开关M3及M9的栅极以导通这两个开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、BLC、POLB、POL、PBLB、SEL、SEL、PFLB、PFL、PSLB、PSL、STBN、SO 及 SE 到开*M1、M2、M5、M6、M7、M8、M10、M11、M12、M13、M14、M15、M17、SOI 及 SEl 的栅极以关闭这些开关。开关M4依据其栅极偏压而决定开关M4的导通/关闭状态，但不影响电路操作。
[0127]因此，双侧闩锁器308的端点BL的数据经由路径1610传递到端点SEN。也就是说，当VBL分别为“ I ”、“0”、“O”或“ I ”时，则Vsen分别为“ I ”、“0”、“O”或“ I ”。在此时，端点OLB、0L、BLB, BL、FLB、FL、SLB及SL的数据保持不变。
[0128]参照图17，控制器150通过分别施加高电平(“I”)的控制讯号POLB到开关M6的栅极以导通开关M6。控制器150通过分别施加低电平(“O”)的控制讯号SET、PGM、BLC,POL、PBLB、PBL、SEL、SEL、PFLB、PFL、PSLB、PSL、STBN、SO 及 SE 到开关 Ml、M2、M5、M7、M8、M9、M10、M11、M12、M13、M14、M15、M17、S01及SEl的栅极以关闭这些开关。控制器150也以一预定电压电平，例如IV来设定施加到开关M3的栅极的控制讯号NPASS以使只有“O”的数据可以通过开关M3，而“ I”的数据不能通过开关M3。
[0129]因此，当端点OLB的数据为“O”时，数据“O”经由一路径1710传递到端点SEN。另一方面，当端点OLB的数据为“ I ”时，端点SEN的数据如同之前从端点BLB传递的，保持不变。也就是说，当Vb分别为“ I ”、“O ”、“ I ”或“ I ”时，则V SEN分别为“O ”、“O ”、“O ”或“ I ”。在此时，端点0LB、0L、BLB, BL、FLB、FL、SLB及SL的数据保持不变。
[0130]参照图18，控制器150通过分别施加高电平(“I”)的控制讯号POLB及STBN到开关M6及M17的栅极以导通这两个开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、NPASS、BLC、POL、PBLB、PBL、SEL、SEL、PFLB、PFL、PSLB、PSL、SO 及 SE 到开关 Ml、M2、M3、M5、M7、M8、M9、M10、Mil、M12、M13、M14、M15、SOI 及 SEl 的栅极以关闭这些开关。控制器150也以一预定电压电平，例如IV来设定施加到开关M3的栅极的控制讯号NPASS以使只有“O”的数据可以通过开关M3，而“ I”的数据不能通过开关M3。
[0131]开关M16基于页缓冲器Pl的端点SEN的数据Vsen来导通或关闭。当端点SEN的数据为“I”时，则开关M16为导通。因此，页缓冲器Pl的端点INV的电压Vinv经由路径1810被施加到开关M17的第二端的系统电压VSS(例如接地)拉低。端点OLB的电压VaB也经由路径1810被系统电压Vss拉低到“O”。端点OL的电压Va为端点OLB的电压乂_的反相。因此，Va为“I”。另一方面，当端点SEN的数据为“O”时，则开关Μ16为关闭。因此，页缓冲器Pl的端点INV的数据保持不变。据此，端点OL及OLB的数据保持不变。也就是说，当Vsen分别为 “O”、“O”、“O” 或 “ I” 时，则 V _分别为 “O”、“O”、“ I” 或 “O”，且 V 0L分别为 “ I”、“ I ”、“O”或“ I ”。在此时，端点BLB、BL、FLB、FL、SLB及SL的数据保持不变。
[0132]参照图19，控制器150通过分别施加高电平(“I”)的控制讯号PBL及STBN到开关Μ9及Μ17的栅极以导通这两个开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、NPASS、BLC、POLB、POL、PBLB、SEL、SEL、PFLB、PFL、PSLB、PSL、SO 及 SE 到开*M1、M2、M3、M5、M6、M7、M8、M10、M11、M12、M13、M14、M15、S01 及 SEl 的栅极以关闭这些开关。
[0133]开关M16基于页缓冲器Pl的端点SEN的数据Vsen来导通或关闭。当端点SEN的数据为“I”时，则开关M16为导通。因此，页缓冲器Pl的端点INV的电压Vinv经由路径1910被施加到开关M17的第二端的系统电压Vss(例如接地)拉低。端点BL的电压νΒ?也经由路径1910被系统电压Vss拉低到“O”。端点BLB的电压V Β?Β为端点BL的电压V Β?的反相。因此，￥_为“1”。另一方面，当端点SEN的数据为“O”时，则开关Μ16为关闭。因此，页缓冲器Pl的端点INV的数据保持不变。据此，端点BL及BLB的数据保持不变。也就是说，当Vsen分别为“ O ”、“ O ”、“ O ”或“ I ”时，则V %分别为“ I ”、“ O ”、“ O ”或“ O ”，且V ■分别为“ O ”、“ I”、“ I”或“ I”。在此时，端点OLB、0L、FLB、FL、SLB及SL的数据保持不变。
[0134]参照图20，控制器150通过分别施加高电平(“I”)的控制讯号NPASS及PBL到开关M3及Μ9的栅极以导通这两个开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、BLC、POLB、POL、PBLB、SEL、SEL、PFLB、PFL、PSLB、PSL、STBN、SO 及 SE 到开关Ml、M2、M5、M6、M7、M8、M10、Mil、M12、M13、M14、M15、M17、SOI 及 SEl 的栅极以关闭这些开关。
[0135]因此，双侧闩锁器308的端点BL的数据经由路径2010传递到端点SEN。也就是说，当V分别为“1”、“0”、“0”或“O”时，则Vsen分别为“1”、“0”、“0”或“O”。在此时，端点0LB、0L、BLB, BL、FLB、FL、SLB 及 SL 的数据保持不变。
[0136]参照图21，控制器150通过分别施加高电平(“ I ”)的控制讯号POL及STBN到开关M7及M17的栅极以导通这两个开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、NPASS、BLC、POLB、PBLB、PBL、SEL、SEL、PFLB、PFL、PSLB、PSL、SO 及 SE 到开*M1、M2、M3、M5、M6、M8、M9、M10、M11、M12、M13、M14、M15、S01 及 SEl 的栅极以关闭这些开关。
[0137]开关M16基于页缓冲器Pl的端点SEN的数据VSEN来导通或关闭。当端点SEN的数据为“I”时，则开关M16为导通。因此，页缓冲器Pl的端点INV的电压Vinv经由路径被2110施加到开关M17的第二端的系统电压Vss (例如接地)拉低。端点OL的电压Va也经由路径2110被系统电压Vss拉低到“O”。端点OLB的电压Vim为端点OL的电压Va的反相。因此，为“I”。另一方面，当端点SEN的数据为“O”时，则开关Μ16为关闭。因此，页缓冲器Pl的端点INV的数据保持不变。据此，端点OL及OLB的数据保持不变。也就是说，当Vsen分别为“ I ”、“ O ”、“ O ”或“ O ”时，则V α分别为“ O ”、“ I ”、“ O ”或“ I ”，且V _分别为“ I ”、“0”、“ I”或“O”。在此时，端点BLB、BL、FLB、FL、SLB及SL的数据保持不变。
[0138]处理自己的数据
[0139]图22-图26绘示依据一实施例在步骤422中处理自己的数据的操作期间的页缓冲器Pl的电路图。页缓冲器Ρ2的处理自己的数据的操作相似于页缓冲器Pl的邻近数据处理操作。因此，就不再提供页缓冲器Ρ2的处理自己的数据的操作的个别描述。
[0140]参照图22，控制器150通过分别施加高电平(“ I”)的控制讯号NPASS及PFL到开关M3及Μ13的栅极以导通这两个开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、BLC、POLB、POL、PBLB、PBL、SEL、SEL、PFLB、PSLB、PSL、STBN、SO 及 SE 到开关M1、M2、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M17、S01 及 SEl 的栅极以关闭这些开关。
[0141]因此，第一闩锁器302的端点FL的数据经由路径2210传递到端点SEN。也就是说，当Vfl为“ I”时，则V SEN为“ 1”，而当V几为“O，，时，则V SEN为“O”。在此时，端点OLB、0L、BLB、BL、FLB、FL、SLB及SL的数据保持不变。在图22中，在步骤420中的处理邻近数据的操作之后端点0L、0LB、BL及BLB的数据各种可能的组合以VOL为“0”、“ 1”、“O”或“ 1”，Vim为 “ I”、“0”、“ I” 或 “0”，Vbl为 “ I”、“O”、“O” 或 “O” 及 V ■为 “0”、“ I”、“ I” 或 “ I” 标示。
[0142]参照图23，控制器150通过分别施加高电平(“ I”)的控制讯号POLB及STBN到开关M6及M17的栅极以导通这两个开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、NPASS、BLC、POL、PBLB、PBL、SEL、SEL、PFLB、PFL、PSLB、PSL、SO 及 SE 到开*M1、M2、M3、M5、M7、M8、M9、M10、M11、M12、M13、M14、M15、S01 及 SEl 的栅极以关闭这些开关。
[0143]开关M16基于页缓冲器Pl的端点SEN的数据Vsen来导通或关闭。当端点SEN的数据为“O”时，则开关M16为关闭。因此，端点INV的数据保持不变。据此，端点OL及OLB的数据保持不变ο也就是说，当Vsen为“O，，时，则V _分别为“ I”、“O”、“ I”或“O”，且V况分别为“0”、“ I ”、“O”或“ I ”。在此时，端点BLB、BL、FLB、FL、SLB及SL的数据保持不变。
[0144]另一方面，如图24所示，当端点SEN的数据为“I”时，则开关M16为导通。因此，端点INV的电压Vinv经由路径被2410施加到开关M17的第二端的系统电压V ss (例如接地)拉低。端点OLB的电压Vim也经由路径2410被系统电压Vss拉低到“O”。端点OL的电压V为端点OLB的电压V αΒ的反相。因此，V况为“ I”。也就是说，当V SEN为“ I”时，则V _分别为 “O”、“O”、“O” 或 “O”，且 Va分别为 “ I”、“ I”、“ I” 或 “ I”。在此时，端点 BLB、BL、FLB、FL、SLB及SL的数据保持不变。
[0145]参照图25，控制器150通过分别施加高电平(“ I”)的控制讯号PBLB及STBN到开关M8及M17的栅极以导通这两个开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、NPASS、BLC、POLB、POL、PBL、SEL、SEL、PFLB、PFL、PSLB、PSL、SO 及 SE 到开*M1、M2、M3、M5、M6、M7、M9、M10、M11、M12、M13、M14、M15、S01 及 SEl 的栅极以关闭这些开关。
[0146]开关M16基于页缓冲器Pl的端点SEN的数据Vsen来导通或关闭。当端点SEN的数据为“O”时，则开关M16为关闭。因此，端点INV的数据保持不变。据此，端点BL及BLB的数据保持不变ο也就是说，当Vsen为“O，，时，则V _分别为“O”、“ I”、“ I”或“ I”，且V BL分别为“ I ”、“0”、“O”或“O”。在此时，端点0LB、0L、FLB、FL、SLB及SL的数据保持不变。
[0147]另一方面，如图26所示，当端点SEN的数据为“I”时，则开关M16为导通。因此，端点INV的电压Vinv经由路径2610被施加到开关M17的第二端的系统电压V ss (例如接地)拉低。端点BLB的电压也经由路径2610被系统电压Vss拉低到“O”。端点BL的电压V为端点BLB的电压V _的反相。因此，V %为“ I”。也就是说，当V SEN为“ I”时，则V _分别为 “O”、“O”、“O” 或 “O”，且 V分别为 “ I”、“ I”、“ I” 或 “ I”。在此时，端点 OLB、0L、FLB、FL、SLB及SL的数据保持不变。
[0148]处理自己的数据的操作的结果是，当页缓冲器Pl的输入数据为“O”时，端点OL及BL的数据保持相同于先前在处理邻近数据的操作期间所设定的。另一方面，当页缓冲器Pl的输入数据为“I”时，不管端点OL及BL先前在处理邻近数据的操作期间的状态为何，端点OL及BL的数据变为“1”，表示如图1所示的对应页缓冲器Pl的单元A会被禁止编程。
[0149]图27绘示在数据处理操作之前及之后的页缓冲器Pl的端点OL及BL的数据的一表格2700。如同之前解释过的，在数据移动操作之后及在数据处理操作之前，页缓冲器Pl的端点OL的数据代表其右侧邻近的页缓冲器(例如P2)的输入数据，而页缓冲器Pl的端点BL的数据代表其左侧邻近的页缓冲器(例如PO)的输入数据。
[0150]在数据处理操作之后，页缓冲器Pl的端点OL的数据及端点BL的数据的组合代表对应页缓冲器Pl的单元A的编程状态。表格2700的行2710到2750代表端点OL的数据及端点BL的数据的五种可能的组合。
[0151]具体地说，参照行2710，在数据处理操作之前，Va为“1”，νΒ?为“I”。在数据处理操作之后，为“1”，表示邻近的单元，例如对应页缓冲器P2的单元C以及对应页缓冲器PO的单元B都会被禁止编程，也就是「双侧禁止」。在这种情况下，对应页缓冲器Pl的一位线BLl在一编程操作期间会被充电到一位线补偿篇压电平VH。
[0152]参照行2720，在数据处理操作之前，￥1为“1”，￥%为“0”。在数据处理操作之后，V为“1”，V I为“0”，表示对应页缓冲器P2的单元C以及对应页缓冲器PO的单元B的其中一个会被禁止编程，也就是「单侧禁止」。在这种情况下，位线BLl在一编程操作期间需要被充电到一位线补偿篇压电平\。
[0153]参照行2730，在数据处理操作之前，Va为“0”，νΒ?为“O”。在数据处理操作之后，V为“0”，V I为“0”，表示对应页缓冲器P2的单元C以及对应页缓冲器PO的单元B都不会被禁止编程，也就是「都不禁止」。在这种情况下，对应页缓冲器Pl的一位线BLl在一编程操作期间需要被放电到接地GND。
[0154]参照行2740，在数据处理操作之前，Va为“0”，V %为“I”。在数据处理操作之后，V为“1”，V I为“0”，表示对应页缓冲器P2的单元C以及对应页缓冲器PO的单元B的其中一个会被禁止编程，也就是「单侧禁止」。在这种情况下，位线BLl在一编程操作期间需要被充电到一位线补偿篇压电平\。
[0155]参照行2750，在数据处理操作之后，Va为“ I ”，V队为“ I ”，表示单元A会被禁止编程。在这种情况下，位线BLl在一编程操作期间需要被充电到电压VDD。
[0156]编程
[0157]图28及图29分别绘示依据一实施例在步骤424中编程操作期间的页缓冲器Pl的电路图。页缓冲器PO、P2及P3的编程操作相似于页缓冲器Pl的编程操作。因此，就不再提供页缓冲器PO、P2及P3的编程操作的个别描述。
[0158]参照图28，控制器150通过分别施加高电平(“I”)的控制讯号SET、NPASS及BLC到开关Ml、M3及M5的栅极以导通这些开关。控制器150通过分别施加低电平(“O”)的控制讯号 PGM、POLB、POL、PBLB、PBL、SEL、SEL、PFLB、PFL、PSLB、PSL、STBN、SO 及 SE 到开关M2、M6、M7、M8、M9、M10、Mil、M12、M13、M14、M15、M17、SOI 及 SEl 的栅极以关闭这些开关。开关M4及M16依据其栅极偏压而决定开关M4及M16的导通/关闭状态，但不影响电路操作。
[0159]在此时，控制器150施加一控制讯号GND到开关Ml的第一端。因此，存储器阵列100的一位线BLl经由一路径2810放电到接地。
[0160]参照图29，控制器150通过分别施加高电平(“ I ”)的控制讯号PGM、NPASS及BLC到开关M2、M3及M5的栅极以导通这些开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、POLB、POL、PBLB、PBL、SEL、SEL、PFLB、PFL、PSLB、PSL、STBN、SO 及 SE 到开关M1、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M17、SOI 及 SEl 的栅极以关闭这些开关。
[0161]存储器阵列100的位线BLl基于端点OLB、0L、BLB及BL的数据经由路径2910、2920、2930及2940的其中一个被充电或放电。具体地说，当Va为“ I”且V %为“ I”时，也就是当Vim为“O”且V _为“O”时，PMOS晶体管开关M18及M19都会导通。因此，位线BLl经由路径2910被充电到施加到开关M18的第一端的系统电压Vdd(第一偏压)。在这种情况下，即使施加一高电压(例如20V)到字线WL2，单元A仍然被禁止编程。
[0162]当V为“ O ”且V BL为“ O ”时，也就是当V 0LB为“ I ”且V BLB为“ I，，时，NMOS晶体管开关M20及M21都会导通。因此，位线BLl经由路径2920被放电到接地(第二偏压)。在这种情况下，如果施加一高电压(例如20V)到字线WL2，单元A会被编程。
[0163]当Vol为“O，，且VBL为“ I”时，也就是当V 0LB为“ I”且V BL为“ I”时，NMOS晶体管开关M22及M23都会导通。因此，位线BLl经由路径2930被充电到施加到开关M22的第一端的电压Vh(第三偏压)。在这种情况下，如果施加一高电压(例如20V)到字线WL2，单元A会被一偏压Vh补偿。
[0164]当Vol为“ I”且V BL为“O，，时，也就是当V 1为“ I”且V ■为“ I”时，NMOS晶体管开关M24及M25都会导通。因此，位线BLl经由路径2940被充电到施加到开关M24的第一端的电压\(第四偏压)。在这种情况下，如果施加一高电压(例如20V)到字线WL2，单元A会被一偏压\补偿。
[0165]编程验证操作
[0166]图30-图34绘示依据一实施例在步骤426中编程验证操作期间的页缓冲器Pl的电路图。页缓冲器PO、P2及P3的编程验证操作相似于页缓冲器Pl的编程验证操作。因此，就不再提供页缓冲器PO、P2及P3的编程验证操作的个别描述。
[0167]在编程操作之后及在编成验证操作之前，有三种可能的情况。在第一种情况，如Va为“ I”及VaA“O”表示的，单元A被禁止编程。在第二种情况，如V K为“O”及V _为“ I”表示的，单元A被编程，但单元A的阈值电压Vth并未达到一目标电平。在第三种情况，如
为“ O ”及V ^为“ I ”表示的，单元A已经被编程，且单元A的阈值电压V th达到一目标电平。在以下的描述中，这三种可能的情况以乂^及标示。例如，图30标示的Vm为“1”、“O” 或 “0”，Vflb为“O”、“I” 或“I”。
[0168]参照图30，控制器150通过分别施加高电平(“ I ”)的控制讯号NPASS、BLC及PFLB到开关M3、M5及M12的栅极以导通这些开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、POLB、POL、PBLB、PBL、SEL、SEL、PFL、PSLB、PSL、STBN、SO 及 SE 到开关M1、M2、M6、M7、M8、M9、M10、M11、M13、M14、M15、M17、SOI 及 SEl 的栅极以关闭这些开关。
[0169]因此，存储器阵列100的位线BLl基于端点FLB的数据经由路径3010被充电或放电。当为“I”时，表示单元A已经被编程，位线BLl被充电到施加到一表示为“I”的高电平。当为“O”时，表示单元A已经被禁止编程，位线BLl被放电到接地电平。
[0170]参照图31，控制器150通过分别施加高电平(“I”)的控制讯号BLC到开关M5的栅极以导通这个开关。控制器150通过分别施加低电平(“O”)的控制讯号SET、PGM、NPASS、POLB、POL、PBLB、PBL、SEL、SEL、PFLB、PFL、PSLB、PSL、STBN、SO 及 SE 到开关 Ml、M2、M3、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M17、SOI 及 SEl 的栅极以关闭这些开关。
[0171]在此时，控制器150施加一编程验证电压Vpv到对应单元A的字线WL2，并施加一高电压到存储器串行121中的其他单元而不考虑这些单元的编程状态而导通这些单元。编程验证电压Vpv表阈值电压V &的目标编程电平。
[0172]因此，如果单元A已经被禁止编程(如同上述的第一种情况)，则单元A会被关闭。尽管存储器串行121的其他单元被开启，位线BLl仍然保持在接地电平，也就是“O”。据此，端点SEN的电压为“O”。
[0173]如果单元A已经被编程但是其阈值电压Vth并未达到目标电平(如同上述的第二种情况)，也就是Vth< Vpv，则单元A会被关闭。尽管存储器串行121的其他单元被开启，位线BLl并未导通，因此仍然保持在表示为“I”的高电平。据此，端点SEN的电压为“I”。
[0174]如果单元A已经被编程且单元A的阈值电压Vth已经达到目标电平(如同上述的第三种情况)，也就是Vth多Vpv，则单元A会被导通。因为存储器串行121的其他单元也被开启，位线BLl被放电到接地电平。据此，端点SEN的电压经由路径3110被拉低到“O”。
[0175]参照图32，控制器150通过分别施加高电平(“I”)的控制讯号PFLB及STBN到开关M12及M17的栅极以导通这两个开关。控制器150通过分别施加低电平(“O”)的控制讯号 SET、PGM、NPASS、BLC、POLB、POL、PBLB、PBL、SEL、SEL、PFL、PSLB、PSL、SO 及 SE 到开关 M1、M2、M3、M5、M6、M7、M8、M9、M10、M11、M13、M14、M15、SOI 及 SEl 的栅极以关闭这些开关。
[0176]开关M16基于页缓冲器Pl的端点SEN的数据Vsen来导通或关闭。当端点SEN的数据为“I”时，则开关M16为开启。因此，端点INV的电压Vinv经由路径3210被施加到开关M17的第二端的系统电压Vss (例如接地)拉低到“O”。端点FLB的电压也经由路径3210被系统电压Vss拉低到“O”。端点FL的电压V Fl为端点FLB的电压V aB的反相。因此，VFJ%“r’。另一方面，当端点SEN的数据为“O”时，则开关M16为关闭。因此，页缓冲器Pl的端点INV的数据保持不变。据此，端点FL及FLB的数据保持不变。也就是说，当Vsen分别为“O”、“ I”或“O”时，则分别为“O”、“O”或“ I”，且V a分别为“ I”、“ I”或“O”。在此时，端点0LB、0L、BLB, BL、SLB及SL的数据保持不变。
[0177]参照图33，控制器150通过分别施加高电平(“I”)的控制讯号SET、NPASS及BLC到开关Ml、M3及M5的栅极以导通这些开关。控制器150通过分别施加低电平(“O”)的控制讯号 PGM、POLB、POL、PBLB、PBL、SEL、SEL、PFLB、PFL、PSLB、PSL、STBN、SO 及 SE 到开关M2、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M17、SOI 及 SEl 的栅极以关闭这些开关。
[0178]在此时，控制器150施加一控制讯号GND到开关Ml的第端。因此，存储器阵列100的位线BLl经由路径3310被放电到接地。
[0179]参照图34，控制器150通过分别施加高电平(“I”)的控制讯号PFLB到开关M12的栅极以导通这个开关。控制器150通过分别施加低电平(“O”)的控制讯号SET、PGM、NPASS、BLC、POLB、POL、PBLB、PBL、SEL、SEL、PFL、PSLB、PSL、STBN、SO 及 SE 到开关 Ml、M2、M3、M5、M6、M7、M8、M9、M10、M11、M13、M14、M15、M17、SOI 及 SEl 的栅极以关闭这些开关。
[0180]端点FLB的电压经由路径3410传递到开关M4的栅极。开关M4基于其栅极来导通或关闭。在第一种情况，单元A被禁止编程，VaB为“0”，开关M4为关闭。因此施加到开关M4的第二端的验证电压Vvfy将不能被传递到连接到开关M4的第一端的侦测器。
[0181]在第二种情况，单元A已经被编程，但并未达到一目标电平，为“0”，开关M4为关闭。因此施加到开关M4的第二端的验证电压Vvfy将不能被传递到连接到开关M4的第一端的侦测器。
[0182]在第三种情况，单元A已经被编程到一目标电平，Vflb^ “ I ”表示的，开关M4为导通。因此施加到开关M4的第二端的验证电压Vvfy将被传递到连接到开关M4的第一端的侦测器。
[0183]尽管在上述实施例中，用以连接邻近页缓冲器的奇数开关及偶数开关是NMOS晶体管，但是本发明不以此为限。或者，奇数开关及偶数开关可以是其他类型的晶体管，例如PMOS晶体管、双极性晶体管或者用以连接一页缓冲器做为数据传递的任何电路或装置。
[0184]尽管在上述实施例中，用以开关Ml到开关M17是NMOS晶体管，但是本发明不以此为限。或者，开关Ml到开关M17可以是PMOS晶体管。
[0185]尽管在上述实施例中，在邻近页缓冲器中处理数据用于编程操作，但是本发明不以此为限。或者，在邻近页缓冲器中处理数据可用于一读取操作、或者一擦除操作。
[0186]尽管在上述实施例中，输入数据“ I ”代表一选择的单元将被禁止编程而输入数据“O”代表所选择的单元将被编程，但是本发明不以此为限。或者，输入数据“ I”可代表一选择的单元将被编程而输入数据“O”代表所选择的单元将被禁止编程。
[0187]本领域具有通常知识者考虑本发明的说明书和实作容易想到本发明的其他实施例。应当理解的是说明书及这些实施例是仅用以示范而非用以限定本发明，随附权利要求范围表示本发明的真正的范围和精神。
【主权项】
1.一种页缓冲器电路，包含: 多个页缓冲器，这些页缓冲器包含一第一页缓冲器；其中该第一页缓冲器用以: 加载一第一缓冲器的输入数据及至少一邻近页缓冲器的输入数据；以及对应该第一缓冲器的输入数据及该至少一邻近页缓冲器的输入数据施加一偏压到一位线。2.根据权利要求1所述的页缓冲器电路，其中该第一页缓冲器更用以: 处理该第一缓冲器的输入数据及该至少一邻近页缓冲器的输入数据以决定一偏压电平；以及 施加具有该偏压电平的该偏压到该位线。3.根据权利要求1所述的页缓冲器电路，其中第一页缓冲器包含: 一共同端，耦接到邻近的该页缓冲器； 一第一闩锁器，用以加载该第一缓冲器的输入数据； 一第二闩锁器，用以加载该至少一邻近页缓冲器的输入数据；以及 一偏压应用单元，用以施加该偏压到该位线； 其中该第一闩锁器及该第二闩锁器各包含: 两个反流器，用以彼此互相反向并联连接； 一第一端，用以设置在该两个反流器中一个反流器的一端； 一第二端，用以设置在该两个反流器中该个反流器的另一端； 一第一开关，用以在该第一端及该页缓冲器的该共同端之间连接；以及 一第二开关，用以在该第二端及该页缓冲器的该共同端之间连接；该偏压应用单元包含: 一第一路径，用以连接以接收具有一第一偏压电平的电压； 一第二路径，用以连接以接收具有一第二偏压电平的电压； 一第三路径，用以连接以接收具有一第三偏压电平的电压；以及 一第四路径，用以连接以接收具有一第四偏压电平的电压。4.根据权利要求1所述的页缓冲器电路，其中该第一页缓冲器用以: 加载一第一侧邻近缓冲器的输入数据； 加载一第二侧邻近缓冲器的输入数据； 处理该第一缓冲器输入数据、该第一侧邻近缓冲器的输入数据及该第二侧邻近缓冲器的输入数据以决定一偏压电压电平。5.—种集成电路，包含: 一存储器阵列，包含多个存储器串行，该每一存储器串行包含多个存储器单元； 一缓冲器电路，包含多个页缓冲器，这些页缓冲器对应连接到这些存储器串行，该每一页缓冲器连接到一右侧邻近页缓冲器及一左侧邻近页缓冲器中的至少一个； 一控制电路，用以在这些页缓冲器中的至少一第一页缓冲器中执行下列操作: 输入数据到该第一页缓冲器的一数据输入操作； 移动该右侧邻近页缓冲器及该左侧邻近页缓冲器中的该至少一个的输入数据到该第一页缓冲器的一数据移动操作； 处理该第一页缓冲器的输入数据及该右侧邻近页缓冲器及该左侧邻近页缓冲器中的该至少一个的输入数据以决定一偏压电平的一数据处理操作；以及 施加具有该偏压电平的一偏压到对应该第一页缓冲器的该存储器串行的一位线的一编程操作。6.根据权利要求5所述的集成电路，其中该数据输入操作输入数据到一第一闩锁器，该第一闩锁器耦接到该第一页缓冲器的一共同端，其中该数据移动操作移动该右侧邻近页缓冲器的输入数据到一一侧闩锁器，该一侧闩锁器耦接到该第一页缓冲器的该共同端，且移动该左侧邻近页缓冲器的输入数据到一双侧闩锁器，该双侧闩锁器耦接到该第一页缓冲器的该共同端。7.根据权利要求6所述的集成电路，其中该第一闩锁器、该一侧闩锁器及该第二闩锁器各包含: 两个反流器，用以彼此互相反向并联连接； 一第一端，用以设置在该两个反流器中一个反流器的一端； 一第二端，用以设置在该两个反流器中该个反流器的另一端； 一第一开关，用以在该第一端及该页缓冲器的该共同端之间连接；以及 一第二开关，用以在该第二端及该页缓冲器的该共同端之间连接； 其中该数据处理操作包含处理该右侧邻近页缓冲器的输入数据及该左侧邻近页缓冲器的输入数据以设定该一侧闩锁器及该双侧闩锁器的数据的一邻近数据处理操作，其中该数据处理操作更包含处理该第一页缓冲器的输入数据以设定该一侧R锁器及该双侧闩锁器的数据的一自我数据处理操作； 其中该第一页缓冲器包含一偏压应用单元，该偏压应用单元包含: 一第一路径，用以连接以接收具有一第一偏压电平的电压； 一第二路径，用以连接以接收具有一第二偏压电平的电压； 一第三路径，用以连接以接收具有一第三偏压电平的电压；以及 一第四路径，用以连接以接收具有一第四偏压电平的电压。8.一种编程连接到一页缓冲器的一存储器单元的方法，包含: 输入数据到该页缓冲器； 移动一第一侧邻近页缓冲器及一第二侧邻近页缓冲器的至少一个的输入数据到该页缓冲器； 处理该页缓冲器的输入数据及该第一侧邻近页缓冲器及该第二侧邻近页缓冲器的该至少一个的输入数据以决定一偏压电平；以及 施加具有该偏压电平的一偏压到对应该存储器单元的一位线。9.根据权利要求8所述的方法，其中输入数据到该页缓冲器包含输入数据到一第一闩锁器，该第一闩锁器耦接到该页缓冲器的一共同端； 其中移动该第一侧邻近页缓冲器的输入数据包含移动该第一侧邻近页缓冲器的输入数据到一一侧闩锁器，该一侧闩锁器耦接到该页缓冲器的该共同端；以及 移动该第二侧邻近页缓冲器包含移动该第二侧邻近页缓冲器的输入数据到一双侧闩锁器，该双侧闩锁器耦接到该页缓冲器的该共同端。10.根据权利要求9所述的方法，其中施加具有该偏压电平的该偏压到该位线包含导通一编程开关，该编程开关耦接到该共同端。
【文档编号】G11C16/06GK105869673SQ201510031306
【公开日】2016年8月17日
【申请日】2015年1月22日
【发明人】陈重光, 陈汉松, 洪俊雄
【申请人】旺宏电子股份有限公司