存储器自我测试装置与方法
【专利摘要】本发明涉及存储器自我测试装置，用来测试多个存储器控制单元，包含：一测试控制单元，耦接该些存储器控制单元，用来产生多个存取要求信号及多个数据；一通道控制单元，耦接该测试控制单元与该些存储器控制单元，用来判断多个回馈信号的领先回馈信号；以及一数据控制单元，耦接该测试控制单元与该些存储器控制单元，用来储存该些数据，并依据多个读写信号将该些数据传送至该些存储器控制单元，该些回馈信号及该些读写信号是该些存储器控制单元依据该些存取要求信号产生。该测试控制单元依据该领先回馈信号产生该些数据。
【专利说明】
存储器自我测试装置与方法
技术领域
[0001]本发明是关于存储器自我测试装置与方法，尤其是关于测试存取存储器的通道及控制单元是否正常的存储器自我测试装置与方法。
【背景技术】
[0002]请参阅图1，其是已知包含存储器自我测试装置的电路系统的功能方块图。电路系统100例如是数位电视系统的部分电路，包含存储器自我测试装置110、多个客户端120、总线(bus) 130、多个通道140、多个存储器控制单元(例如存储器介面单元(memoryinterface unit, MIU)) 150以及多个存储器元件160。客户端120为电路系统100的一个功能模块，例如是通用串行总线(USB)的控制单元，操作期间会存取存储器元件160。每一个客户端120皆可透过总线130选择其中一个通道140与存储器控制单元150对存储器元件160进行存取。为了确保每一个客户端120于操作时皆能够顺利地存取存储器元件160以完成其功能，电路系统100于启动后至正常运作前，会利用存储器自我测试装置110先对每一个通道140及存储器控制单元150进行测试。测试的方法为先选定一个通道140及相对应的存储器控制单元150，然后产生特定的数据经由选定的通道140及存储器控制单元150写入存储器元件160，之后再读取该存储器元件160的数据，最后比对读取的数据是否与写入的数据相同。如果相同，代表刚才所选取的通道140及存储器控制单元150正常，反之则为异常。如此便完成一个通道140及一个存储器控制单元150的测试。如果电路系统100包含N个通道140及N个存储器控制单元150，上述的步骤必须执行N次才能完成所有测试，这种耗时的程序将造成电路系统100的启动时间过长。
[0003]请参阅图2，其是已知包含多个存储器自我测试装置的电路系统的功能方块图。图2为图1的电路系统100的改良。为了减少启动时间，电路系统200包含了多个存储器自我测试装置110，因此多个存储器自我测试装置110可同时测试多个通道140及存储器控制单元150，如此可以大幅缩短电路系统200的启动时间，但代价是电路成本大幅提高。
【发明内容】
[0004]鉴于先前技术的不足，本发明的一个目的在于提供一种存储器自我测试装置与一种存储器自我测试方法，该装置与方法利用单一的测试装置同时对多个存储器控制单元进行测试，以缩短测试时间。
[0005]本发明揭示了一种存储器自我测试装置，用来测试多个存储器控制单元，包含:一测试控制单元，耦接该些存储器控制单元，用来产生多个存取要求信号及多个数据；一通道控制单元，耦接该测试控制单元与该些存储器控制单元，用来判断多个回馈信号的一领先回馈信号，该些回馈信号是该些存储器控制单元依据该些存取要求信号产生；以及一数据控制单元，耦接该测试控制单元与该些存储器控制单元，用来储存该些数据，以及依据多个读写信号将该些数据传送至该些存储器控制单元，该些读写信号是该些存储器控制单元依据该些存取要求信号产生；其中，该测试控制单元是依据该领先回馈信号产生该些数据。
[0006]本发明另揭示了一种存储器自我测试方法，用来测试多个存储器控制单元，包含:产生多个存取要求信号至该些存储器控制单元；判断多个回馈信号的一领先回馈信号，该些回馈信号是该些存储器控制单元依据该些存取要求信号产生；依据该领先回馈信号产生多个数据，并暂存该些数据；以及依据多个读写信号将该些数据传送至该些存储器控制单元，该些读写信号是该些存储器控制单元依据该些存取要求信号产生。
[0007]本发明另揭示了一种电路系统，包含:多个存储器控制单元，用来控制多个存储器元件；一功能模块，耦接该些存储器控制单元，并透过该些存储器控制单元存取该些存储器元件；以及一存储器自我测试装置，耦接该些存储器控制单元，用来同时对该些存储器控制单元进行测试。
[0008]本发明的存储器自我测试装置与方法利用单一的测试装置同时对多个存储器控制单元进行测试，以缩短测试时间。相较于已知技术，本发明能够同时对多个存储器控制单元进行测试，而且仅需一个测试装置，能够加快存储器的测试程序，但不会大幅增加电路成本。
[0009]有关本发明的特征、实作与功效，兹配合附图作较佳实施例详细说明如下。
【附图说明】
[0010]图1为已知包含存储器自我测试装置的电路系统的功能方块图；
[0011]图2为已知包含多个存储器自我测试装置的电路系统的功能方块图；
[0012]图3为本发明包含多通道存储器自我测试装置的电路系统的功能方块图；
[0013]图4为本发明通道控制单元314的一实施例的功能方块图；
[0014]图5为本发明通道控制单元314的功能方块图的细部功能例示；
[0015]图6为对应图5的电路的范例时序图；
[0016]图7为本发明测试控制单元312的一实施例的功能方块图；
[0017]图8为本发明数据控制单元316的一实施例的功能方块图；
[0018]图9为本发明多通道存储器自我测试装置310的一实施方式的细部电路图；
[0019]图10为本发明的存储器自我测试方法的一实施例的流程图；以及图11为本发明的存储器自我测试方法的判断回馈信号的领先回馈信号的流程图。
[0020]符号说明
[0021]100、200、300 电路系统
[0022]110存储器自我测试装置
[0023]120客户端
[0024]130 总线
[0025]140 通道
[0026]150存储器控制单元
[0027]160存储器元件
[0028]310多通道存储器自我测试装置
[0029]312测试控制单元
[0030]314通道控制单元
[0031]316数据控制单元
[0032]410延迟检测单元
[0033]411 或门
[0034]412、414 非门
[0035]416、418 与门
[0036]420延迟统计单元
[0037]422、424 加法器
[0038]426^428^436^438^450^810 多工器
[0039]430延迟等化单元
[0040]432、434 减法器
[0041]440延迟判断单元
[0042]710状态控制单元
[0043]720要求信号产生单元
[0044]730数据比对单元
[0045]740写入数据/验证数据产生单元
[0046]820读取计数器
[0047]830储存媒体
[0048]840解多工器
[0049]S1010 ?S1070、SlllO ?S1150 步骤
【具体实施方式】
[0050]以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。
[0051]本发明的揭示内容包含存储器自我测试装置与方法，能够同时对多个存储器控制单元进行测试。在实施为可能的前提下，本技术领域具有通常知识者能够依本说明书的揭示内容来选择等效的元件或步骤来实现本发明，亦即本发明的实施并不限于后叙的实施例。
[0052]请参阅图3，其是本发明包含多通道存储器自我测试装置的电路系统的功能方块图。电路系统300利用多通道存储器自我测试装置310进行通道140及存储器控制单元150的测试。因为每个存储器控制单元150的操作时脉及相位不会完全相同，所以当多通道存储器自我测试装置310同时对多个存储器控制单元150发出存取要求信号，最后接收到的来自各个存储器控制单元150的回馈信号将会有时间或相位上的差异，多通道存储器自我测试装置310便可利用此特性来同时对多个通道140及存储器控制单元150进行测试。
[0053]多通道存储器自我测试装置310包含测试控制单元312、通道控制单元314以及数据控制单元316。测试开始时多通道存储器自我测试装置310处于数据写入状态。测试控制单元312首先对每个存储器控制单元150发出写入要求信号，存储器控制单元150依据写入要求信号产生回馈信号。回馈信号基于上述的原因会有先后顺序的不同，经过几轮的写入要求之后，回馈信号的延迟情况可能愈加明显。为了避免将前一轮较迟到达的回馈信号误判为回应此轮的写入要求的最早的回馈信号，多通道存储器自我测试装置310必须利用通道控制单元314从多个回馈信号中找出正确的领先回馈信号，并将该领先回馈信号传送给测试控制单元312。收到领先的回馈信号后，测试控制单元312开始产生写入数据并且将写入数据传送给数据控制单元316。之后存储器控制单元150发出写入信号，数据控制单元316依据各存储器控制单元150的写入信号记录其各别的数据写入状态，并且给予适当的写入数据。例如对应最新的写入要求的写入信号给予最新的写入数据，而对于迟到的写入信号则给予旧的写入数据。并且为了节省储存空间，数据控制单元316依据存储器控制单元150的读写状态适时地清除已过时的数据。
[0054]当数据写入完毕，多通道存储器自我测试装置310进入数据读取状态，此时类似发送写入要求信号的程序开始对多个存储器控制单元150发出读取要求信号。存储器控制单元150基于读取要求信号传送回馈信号，通道控制单元314判断出回馈信号的先后顺序后，测试控制单元312开始产生验证数据至数据控制单元316。验证数据与写入数据相同或具有特定的关系，以作为后续比对之用。之后存储器控制单元150发出读取信号及读取数据，数据控制单元316此时依据各存储器控制单元150的读取信号记录其各别的数据读取状态，并且输出适当的验证数据，而后测试控制单元312比对每一笔验证数据与读取数据。如果一个存储器控制单元150的所有数据比对皆正确，则代表该存储器控制单元150及其所在的通道140可正常运作，反之，则检测出存储器控制单元150及/或其所在的通道140异常，因而必须避免使用。
[0055]接下来就多通道存储器自我测试装置310中各个单元的详细电路作说明。请参阅图4，其是本发明通道控制单元314的一实施例的功能方块图。通道控制单元314包含延迟检测单元410、延迟统计单元420、延迟等化单元430、延迟判断单元440以及多工器450。延迟检测单元410接收所有的回馈信号ACKl?ACKn(假设有η个存储器控制单元150，η为大于I的正整数，每个回馈信号为I位元的信号)，对此η个回馈信号作运算后产生η个延迟信号Dl?Dn (同样为I位元的信号)。延迟统计单元420利用计数器对此η个延迟信号作统计，得到对应各个存储器控制单元150的统计结果DCl?DCn (为χ位元的信号，χ为正整数，代表计数器的最大计数为2χ-1，χ需依据存储器控制单元150的个数，及相互之间的延迟状况做调整)。因为多通道存储器自我测试装置310仅需要知道各个回馈信号间相对的延迟关系，所以接下来利用延迟等化单元430依据最小的统计结果调整所有统计结果，也就是将所有统计结果减去最小的统计结果，使最小的统计结果变为0，而其他的统计结果则成为相对于最小统计结果的延迟次数。延迟等化单元430更依据调整后的统计结果来更新延迟统计单元420内的统计结果，例如说回传调整后的统计结果(DC’ X，I < χ < η)来直接作为更新延迟统计单元420内的统计结果，或者透过控制信号控制延迟统计单元420内的所有统计结果减掉特定值，如此一来可以持续调整延迟统计单元420的计数器的计数值，因此可以采用较少位元的计数器以节省成本。等化后的统计结果DC’ I?DC’ η(同样为χ位元的信号)由延迟判断单元440依据其中的最小值产生领先指示信号F(为y位元的信号，y为满足2y ^ η的正整数，在一个较佳的实施例中，为节省成本，y为满足上式的最小正整数)，用以指示此η个回馈信号的领先回馈信号的编号。最后多工器450依据此领先指示信号F从η个回馈信号中选择一个输出作为领先的回馈信号AD (为I位元的信号)。
[0056]请参图5及图6，图5是本发明通道控制单元314的功能方块图的细部功能例示，图6是对应图5的电路的范例时序图。为了使说明简洁，图5及图6以电路系统300仅包含两个存储器控制单元150为例。通道控制单元314依据时脉elk动作，图中显示第O个至第9个时脉周期。延迟检测单元410包含或门(OR Gate)411、非门(NOT Gate)412及414、以及与门(AND Gate) 416及418。回馈信号ACKl及回馈信号ACK2经过或门411后产生回馈信号的联集ACKl U ACK2，之后回馈信号的联集ACKl U ACK2再分别与回馈信号ACKl的反相以及回馈信号ACK2的反相交集，分别产生延迟信号Dl及D2。延迟统计单元420依据延迟信号Dl及D2的状态改变回馈信号ACKl及回馈信号ACK2所各自对应的计数值(也就是统计结果DCl及DC2)。例如在这个实施例中，Dl = D2 = O时统计结果DCl及DC2维持不变(如第O?4个时脉周期所示)，Dl = I且D2 = O时统计结果DCl加I但DC2不变(如第5个时脉周期所示)，Dl = O且D2 = I时统计结果DCl不变但DC2加I (如第6个时脉周期所示)。延迟统计单元420如此持续依据延迟信号Dl及D2改变统计结果DCl及DC2。延迟等化单元430中的决策单元431依据统计结果DCl及DC2来决定是否对其做调整。在此实施例中，统计结果DCl及DC2分别经过减法器432及434减去I后再与原本的值分别输入多工器436及438，当DCl乒O且DC2乒O时(如第6个时脉周期所示)，决策单元431控制多工器436及438输出减去I后的统计结果，因此统计结果DCl在第7个时脉周期的值，为等化后的统计结果DC’ I在第6个时脉周期的值(此时为O)加上I后的值(仍为I)，统计结果DC2在第7个时脉周期的值则维持等化后的统计结果DC’2在第6个时脉周期的值，目的在于使较小的统计结果为0，但仍维持统计结果DCl及DC2之间的差值，以达到等化的效果。完成后延迟等化单元430输出等化后的统计结果DC’I及DC’2。如图所示，延迟统计单元420接收等化后的统计结果DC’ I (DC’2)，利用加法器422(424)及多工器426 (428)，并依据延迟信号Dl (D2)决定是否调整等化后的统计结果DC’I (DC’2)以做为新的统计结果DCl及DC2。延迟判断单元440依据等化后的统计结果DC’ I及DC’ 2产生领先指示信号F。在一个较佳的实施例中，首先领先指示信号F先设定为预设值(O或1，0对应回馈信号ACK1，I对应回馈信号ACK2)，接下来延迟判断单元440判断领先指示信号F是否为O。如果是，则判断等化后的统计结果DC’ I是否为O ;否则，则判断等化后的统计结果DC’2是否为O。也就是说延迟判断单元440依据最小的等化后的统计结果(经等化后应为O)输出相对应的领先指示信号F，此领先指示信号F指示多工器450选择对应该最小的等化后的统计结果的回馈信号(此例中为回馈信号ACK2)作为领先的回馈信号AD。
[0057]值得注意的是，若不考量延迟统计单元420所使用的计数器的成本，本发明可以将延迟等化单元430省略，此时延迟判断单元440依据最小的统计结果(未经等化，所以不一定为O)输出相对应的领先指示信号F。
[0058]请参阅图7，其是本发明测试控制单元312的一实施例的功能方块图。测试控制单元312包含状态控制单元710、要求信号产生单元720、数据比对单元730以及写入数据/验证数据产生单元740。状态控制单元710主要负责控制目前的测试状态，也就是将数据写入存储器元件160 (写入状态)或是自存储器元件160读取数据(读取状态)。测试开始时，状态控制单元710的写入/读取状态S为写入状态(I位元的信号，例如以高电平表示写入状态)，要求信号产生单元720便依据写入/读取状态S发出存取要求信号Cmd (此时为写入要求)。之后写入数据/验证数据产生单元740依据领先的回馈信号AD及写入/读取状态S输出暂存信号FW及写入数据Data(Dn位元的信号，Dn为大于I的正整数)给数据控制单元316。数据控制单元316依据暂存信号FW将写入数据Data写入其储存媒体，待之后存储器控制单元150确实要将数据写入存储器元件160时读取。要求信号产生单元720及写入数据/验证数据产生单元740重复以上步骤，直到写入的数据达到预设笔数，更详细地说，当状态控制单元710接收到领先的回馈信号AD的笔数达到预设笔数，且数据控制单元316确认所有写入数据皆已被所有存储器控制单元150读取完毕，则状态控制单元710将写入/读取状态S信号改为读取状态(例如以低电平表示读取状态)，要求信号产生单元720及写入数据/验证数据产生单元740才分别停止发出写入要求及停止产生写入数据。
[0059]在读取状态中，状态控制单元710控制要求信号产生单元720产生存取要求信号Cmd (此时为读取要求)，而写入数据/验证数据产生单元740依据领先的回馈信号AD及写入/读取状态S输出写入信号FW及验证数据Data给数据控制单元316，数据控制单元316依据暂存信号FW将验证数据Data写入其储存媒体。之后各存储器控制单元150传送读取信号及读取数据DIN。数据比对单元730接收读取数据DIN，并且从数据控制单元316接收验证数据Data以进行比对，数据比对单元730是同时将η笔读取数据DIN与η笔验证数据Data作比对。由于各存储器控制单元150间的信号延迟，因此数据控制单元316比须有特定的机制确保数据比对单元730以相对应的读取数据DIN与验证数据Data作比对。同样的，要求信号产生单元720、写入数据/验证数据产生单元740及数据比对单元730重复以上步骤，直到读取的数据达到预设笔数并且等待数据控制单元316确认所有验证数据皆已被数据比对单元730读取完毕，读取状态才算完成。
[0060]接下来介绍数据控制单元316的细部电路及操作方式。请参阅图8，其是本发明数据控制单元316的一实施例的功能方块图。数据控制单元316包含多个多工器810、多个读取计数器820、储存媒体830以及多个解多工器840。测试控制单元312的状态控制单元710所发出的写入/读取状态S控制多工器810选择写入信号W或是读取信号R，以及控制解多工器840将储存媒体的数据输出为写入数据(输出至存储器控制单元150)或是验证数据(输出至测试控制单元312的数据比对单元730)。当多通道存储器自我测试装置310处于数据写入状态，写入数据/验证数据产生单元740所产生的写入数据Data依据暂存信号FW储存至储存媒体830，之后数据控制单元316依据各个写入信号W从储存媒体830中选取适当的写入数据Data输出。更详细地说，写入信号W进入数据控制单元316后一方面直接传送至储存媒体830以指示进行读取操作，一方面经过读取计数器820以计数每个存储器控制模块150的数据写入状态。例如测试开始时每个读取计数器820的值皆为0，此时对应每个写入信号W，数据控制单元316皆从储存媒体830的地址O (仅用以例示，非对本发明的限制)输出数据。经过一段时间之后，因为信号延迟，各读取计数器820的数值不尽相同，从储存媒体读出的数据也随之改变。数据读出后，解多工器840因应目前的写入/读取状态S输出为写入数据Data。相似地，当多通道存储器自我测试装置310处于数据读取状态时，储存媒体830依据暂存信号FW储存验证数据Data，经多工器810选择的读取信号R配合读取计数器820的数值可以从储存媒体830读出相对应的验证数据Data。数据读出后，解多工器840因应目前的写入/读取状态S输出为验证数据Data。请注意，储存媒体830的大小是依据存储器控制单元150的数目以及其信号的延迟状况做设计，存储器控制单元150的数目愈少以及信号之间相对的延迟状况愈轻微，则所需的储存媒体830愈小，反之则需要愈大的储存媒体830以避免数据错误。在一个较佳的实施例中，储存媒体830为I对多的先进先出暂存器(first in first out, FIFO)、静态随机存取存储器(static randomaccess memory, SRAM)或是暂存器(register)的其中之一。
[0061]请参阅图9，其是本发明多通道存储器自我测试装置310的一实施方式的细部电路图。由图中可以清楚看出测试控制单元312、通道控制单元314以及数据控制单元316的连接情形，并且清楚界定哪些信号是多通道存储器自我测试装置310的输入/输出信号，哪些信号属于内部的沟通信号。
[0062]请参阅图10，其是本发明的存储器自我测试方法的一实施例的流程图。除前述的存储器自我测试装置外，本发明亦相对应地揭示了一种存储器自我测试方法，能同时测试多个存储器控制单元与对应的通道。本方法由前揭存储器自我测试装置310或其等效装置执行。如图10所示，本发明存储器自我测试方法的一实施例包含下列步骤:
[0063]步骤S1010:产生测试状态指示信号。对存储器控制单元的测试包含写入测试以及读取测试。本步骤的测试状态指示信号在写入测试时为写入状态，在读取测试时为读取状态；
[0064]步骤S1020:依据测试状态指示信号产生多个存取要求信号至该些存储器控制单元。如果是写入状态，则产生写入要求信号至该些存储器控制单元；如果是读取状态，则产生读取要求信号至该些存储器控制单元；
[0065]步骤S1030:接收来自该些存储器控制单元回应该些存取要求信号的多个回馈信号及多个读写信号。若存储器控制单元收到写入要求信号，则回应回馈信号及写入信号，若存储器控制单元收到读取要求信号，则回应回馈信号及读取信号。本步骤接收该些回馈信号、写入信号及读取信号；
[0066]步骤S1040:判断该些回馈信号的一领先回馈信号。因为每个存储器控制单元的操作时脉及相位不会完全相同，所以产生的回馈信号会有时间上的领先与落后，此步骤判断回馈信号的先后顺序而产生领先回馈信号；
[0067]步骤S1050:依据该领先回馈信号产生多个数据，并暂存该些数据。因为每个存储器控制单元回应回馈信号的时间不同，所以同时间写入至各个存储器控制单元的写入数据，或是同时间从各个存储器控制单元接收的读取数据不一定相同，所以必须依据该领先回馈信号来产生适当的写入数据或验证数据。如果是写入测试，此步骤产生待经由存储器控制单元写入存储器元件的写入数据并且暂存；如果是读取测试，此步骤产生验证数据并且暂存。验证数据将用来与从各个存储器控制单元接收的读取数据作比对；
[0068]步骤S1060:依据该些读写信号输出相对应的数据。在写入测试中，依据每个存储器控制单元的写入信号输出上一步骤所暂存的写入数据至相对应的存储器控制单元；在读取测试中，依据每个存储器控制单元的读取信号输出上一步骤所暂存的验证数据。因为有些存储器控制单元的写入/读取信号较快，有些较慢，所以此步骤还包含统计每个存储器控制单元的写入/读取信号，依据统计值输出对应的写入数据或验证数据；以及
[0069]步骤S1070:比对读取数据与验证数据。步骤S1050所产生的写入数据与验证数据相关，因此如果最后存储器控制单元所回应的读取数据与验证数据相同或符合特定的关系，表示该存储器控制单元通过写入测试及读取测试，该存储器控制单元及其所对应的通道正常；否则，则判断该存储器控制单元及/或其所对应的通道不正常。
[0070]请参阅图11，其是本发明的存储器自我测试方法的判断回馈信号的领先回馈信号的流程图。上述的步骤S1040可以细分为以下的步骤:
[0071]步骤SlllO:依据该些回馈信号产生多个延迟信号。延迟信号代表回馈信号之间领先与落后的关系；
[0072]步骤S1120:依据该些延迟信号产生多个统计结果。统计结果代表各个存储器控制单元的落后次数。统计结果的数值愈小，代表该存储器控制单元的落后次数愈低，反之则代表该存储器控制单元的落后次数愈高；
[0073]步骤S1130:调整该些统计结果，以减少统计结果所需的位元数。上个步骤的统计结果一般而言由数位的计数器所产生，统计结果的数值愈大，计数器所需的位元数愈多，成本也就愈高。为了降低计数器的成本，而且本发明只需要找出相对的领先/落后回馈信号，所以此步骤找出该些统计结果中的最小数值，并将所有统计结果减去该最小数值，来减少各统计结果的数值。然而若无成本的考量，本步骤亦可省略；
[0074]步骤S1140:依据该些统计结果产生一领先指示信号。最小的统计结果对应最快的回馈信号，因此可以依据最小的统计结果来产生领先指示信号，该领先指示信号指示最早回应的回馈信号；以及
[0075]步骤S1150:依据该领先指示信号从该些回馈信号选择一领先的回馈信号。最后依据该领先指示信号可以得到领先回馈信号，也就是可以从该些回馈信号中找出最领先的回馈信号。
[0076]综上所述，本发明的存储器自我测试方法可以同时对多个存储器控制单元及其通道进行测试。本技术领域具有通常知识者可藉由图3至图9的装置发明的揭示内容来了解图10及图11的方法发明的实施细节与变化，另外，本技术领域人士可依本发明的揭示内容及自身的需求选择性地实施任一实施例的部分或全部技术特征，或者选择性地实施多个实施例的部分或全部技术特征的组合，藉此增加本发明实施时的弹性。
[0077]虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利要求书范围界定为准。
【主权项】
1.一种存储器自我测试装置，用来测试多个存储器控制单元，包含: 一测试控制单元，耦接该些存储器控制单元，用来产生多个存取要求信号及多个数据； 一通道控制单元，耦接该测试控制单元与该些存储器控制单元，用来判断多个回馈信号的一领先回馈信号，该些回馈信号是该些存储器控制单元依据该些存取要求信号产生；以及 一数据控制单元，耦接该测试控制单元与该些存储器控制单元，用来储存该些数据，以及依据多个读写信号将该些数据传送至该些存储器控制单元，该些读写信号是该些存储器控制单元依据该些存取要求信号产生； 其中，该测试控制单元是依据该领先回馈信号产生该些数据。2.如权利要求1所述的存储器自我测试装置，其特征在于，该测试控制单元包含: 一状态控制单元，用来产生一测试状态指示信号； 一要求信号产生单元，耦接该状态控制单元，用来依据该测试状态指示信号产生该些存取要求信号；以及 一数据产生单元，耦接该状态控制单元，用来依据该测试状态指示信号产生该些数据。3.如权利要求2所述的存储器自我测试装置，其特征在于，当该存储器自我测试装置进行一写入测试，该些数据为写入数据，该些读写信号为写入信号，并且该数据控制单元是依据该些写入信号输出该些写入数据至该些存储器控制单元。4.如权利要求2所述的存储器自我测试装置，其特征在于，该测试控制单元还包含: 一数据比对单元，耦接该状态控制单元、该数据产生单元与该些存储器控制单元，用来比对该些数据及多个读取数据，该些读取数据是该些存储器控制单元依据该些存取要求信号产生。5.如权利要求4所述的存储器自我测试装置，其特征在于，当该存储器自我测试装置进行一读取测试，该些数据为验证数据，该些读写信号为读取信号，并且该数据控制单元依据该些读取信号输出该些验证数据至该数据比对单元。6.如权利要求1所述的存储器自我测试装置，其特征在于，该通道控制单元包含: 一延迟检测单元，耦接该些存储器控制单元，用来依据该些回馈信号产生多个延迟信号; 一延迟统计单元，耦接该延迟检测单元，用来依据该些延迟信号产生多个统计结果； 一延迟判断单元，耦接该延迟统计单元，用来依据该些统计结果产生一领先指示信号；以及 一选择单元，耦接该延迟判断单元与该些存储器控制单元，用来依据该领先指示信号从该些回馈信号中选择该领先回馈信号。7.如权利要求6所述的存储器自我测试装置，其特征在于，该通道控制单元还包含: 一延迟等化单元，耦接于该延迟统计单元，用来调整该些统计结果，以减少统计结果所需的位元数。8.如权利要求1所述的存储器自我测试装置，其特征在于，该数据控制单元包含: 一储存媒体，用来储存该些数据；以及 多个计数器，耦接该储存媒体，用来依据该些读写信号产生多个计数值，该计数值与写入或读取该储存媒体的存储器地址相关。9.一种存储器自我测试方法，用来测试多个存储器控制单元，包含: 产生多个存取要求信号至该些存储器控制单元； 判断多个回馈信号的一领先回馈信号，该些回馈信号是该些存储器控制单元依据该些存取要求信号产生； 依据该领先回馈信号产生多个数据，并暂存该些数据；以及 依据多个读写信号将该些数据传送至该些存储器控制单元，该些读写信号是该些存储器控制单元依据该些存取要求信号产生。10.如权利要求9所述的存储器自我测试方法，其特征在于，该产生该些存取要求信号的步骤包含: 产生一测试状态指示信号；以及 依据该测试状态指示信号产生该些存取要求信号。11.如权利要求9所述的存储器自我测试方法，其特征在于，当该方法进行一写入测试，该些数据为写入数据，该些读写信号为写入信号，并且该依据该些读写信号传送该些数据的步骤是依据该些写入信号传送该些写入数据至该些存储器控制单元。12.如权利要求9所述的存储器自我测试方法，其特征在于，该些数据包含多个验证数据，该方法还包含: 比对该些验证数据及多个读取数据，该些读取数据是该些存储器控制单元依据该些存取要求信号产生。13.如权利要求9所述的存储器自我测试方法，其特征在于，该判断该些回馈信号的该领先回馈信号的步骤包含: 依据该些回馈信号产生多个延迟信号； 依据该些延迟信号产生多个统计结果； 依据该些统计结果产生一领先指示信号；以及 依据该领先指示信号从该些回馈信号中选择该领先回馈信号。14.如权利要求13所述的存储器自我测试方法，其特征在于，该判断该些回馈信号的该领先回馈信号的步骤还包含: 调整该些统计结果，以减少统计结果所需的位元数。15.—种电路系统，包含: 多个存储器控制单元，用来控制多个存储器元件； 一功能模块，耦接该些存储器控制单元，并透过该些存储器控制单元存取该些存储器元件；以及 一存储器自我测试装置，耦接该些存储器控制单元，用来同时对该些存储器控制单元进行测试。16.如权利要求15所述的电路系统，其特征在于，该存储器自我测试装置包含: 一测试控制单元，耦接该些存储器控制单元，用来产生多个存取要求信号及多个数据； 一通道控制单元，耦接该测试控制单元与该些存储器控制单元，用来判断多个回馈信号的一领先回馈信号，该些回馈信号是该些存储器控制单元依据该些存取要求信号产生；以及 一数据控制单元，耦接该测试控制单元与该些存储器控制单元，用来储存多个数据，以及依据多个读写信号将该些数据传送至该些存储器控制单元，该些读写信号是该些存储器控制单元依据该些存取要求信号产生； 其中，该测试控制单元是依据该领先回馈信号产生该些数据。17.如权利要求16所述的电路系统，其特征在于，该测试控制单元包含: 一状态控制单元，用来产生一测试状态指示信号； 一要求信号产生单元，耦接该状态控制单元，用来依据该测试状态指示信号产生该些存取要求信号；以及 一数据产生单元，耦接该状态控制单元，用来依据该测试状态指示信号产生该些数据。18.如权利要求17所述的电路系统，其特征在于，该测试控制单元还包含: 一数据比对单元，耦接该状态控制单元、该数据产生单元与该些存储器控制单元，用来比对该些数据及多个读取数据，该些读取数据是该些存储器控制单元依据该些存取要求信号产生。19.如权利要求16所述的电路系统，其特征在于，该通道控制单元包含: 一延迟检测单元，耦接该些存储器控制单元，用来依据该些回馈信号产生多个延迟信号; 一延迟统计单元，耦接该延迟检测单元，用来依据该些延迟信号产生多个统计结果； 一延迟判断单元，耦接该延迟统计单元，用来依据该些统计结果产生一领先指示信号；以及 一选择单元，耦接该延迟判断单元与该些存储器控制单元，用来依据该领先指示信号从该些回馈信号中选择该领先回馈信号。20.如权利要求16所述的电路系统，其特征在于，该数据控制单元包含: 一储存媒体，用来储存该些数据；以及 多个计数器，耦接该储存媒体，用来依据该些读写信号产生多个计数值，该计数值与写入或读取该储存媒体的存储器地址相关。
【文档编号】G11C29/48GK105989896SQ201510087089
【公开日】2016年10月5日
【申请日】2015年2月25日
【发明人】陈忠敬, 林政南, 罗翊豪
【申请人】晨星半导体股份有限公司