高可靠低读电压一次性编程存储器的制造方法
【专利摘要】高可靠低读电压一次性编程存储器，涉及集成电路技术，本发明包括第一MOS管、第二MOS管、反熔丝元件；第一MOS管的栅端接第二连接线WS，其第一连接端通过反熔丝元件连接第一连接线WP，第二连接端接第三连接线BL；第二MOS管的第一连接端接第四连接线BR，第二连接端接第三连接线BL；还包括一个限压器件，其具有一个控制端和两个连接端，其控制端连接一条控制信号线WB，其一个连接端连接反熔丝器件和第一MOS管的连接点，另一个连接端连接第二MOS管的栅端。本发明解决了现有技术的高压冲击所引起的关键路径的器件损坏、退化而难题，避免了可能导致的漏电隐患(高压对第二MOS管栅端的冲击)，提高了器件的可靠性。
【专利说明】
高可靠低读电压一次性编程存储器
技术领域
[0001] 本发明涉及集成电路技术，特别是不挥发存储(NVM)器件和存储单元电路，可应用 于高频和超高频RFID (Radio Frequency Identification，射频识别）的高可靠、低读取电 压、低功耗的一次性可编程(One Time Programmab 1 e，简称0ΤΡ)存储器单元和存储器阵列。
【背景技术】
[0002] 中国专利201080067067.7公开了一种低电压低功耗存储器，其存储单元和存储单 元构成的存储器阵列如图1、2所示。
[0003] 图2所示现有技术构成的存储器阵列中，对单元A编程和读取的电压表如表一：
[0004]
[0005] 表一
[0006] SW:Selected Word line,所选字线，行选择；
[0007] SB:Selected Bit line,所选位线，列选择；
[0008] UW:Unselected Word line,未被选择的字线；
[0009] UB:Unselected Bit line,未被选择的位线。
[0010] 设第m行、t列的单元B已经编程，接着编程第m行、第s列的单元A。当单元B已经编 程，在编程单元A时，由于WPm处于高压Vpp，结点gmt有一个较高的电压(约Vpp-Vt，其中Vt是 单元B中，导通状态的反融丝器件两端电压差）。此高压对M0S管匪t会产生一定的破坏，有可 能导致漏电。如果NMt被破坏，则灵敏放大器读出数据会受到影响。
[0011]以上的分析，说明现有技术的明显不足：
[0012] 如果单元B是已编程单元，反熔丝器件成导通状态。在编程单元A时，单元B的第二 M0S管的各点工作状态为，栅端接近5.5V电压(例如5.2V)，源端和漏端为2.5V电压，如此就 有接近3V的差值作用在第二M0S管的栅氧上，这对于标准工作电压为1.8V或者更低的M0S管 来说，器件的损坏和退化速度将大大提高。特别是第二M0S管是电压放大的关键器件。因此， 需要有一种方式来限制第二M0S管栅端电压。
【发明内容】
[0013] 本发明所要解决的技术问题是，提供一种解决现有技术的高压冲击问题的存储 器。
[0014] 本发明解决所述技术问题采用的技术方案是，高可靠低读电压一次性编程存储 器，包括第一M0S管（1)、第二M0S管(2)、反熔丝元件(4);
[0015] 第一 M0S管的栅端接第二连接线WS，其第一连接端通过反熔丝元件连接第一连接 线WP，第二连接端接第三连接线BL;
[0016] 第二M0S管的第一连接端接第四连接线BR，第二连接端接第三连接线BL;
[0017] 还包括一个限压器件(3 )，其具有一个控制端和两个连接端，其控制端连接一条控 制信号线WB，其一个连接端连接反熔丝器件和第一M0S管的连接点，另一个连接端连接第二 M0S管的栅端。
[0018] 所述限压器件为第三M0S管(3)。
[0019] 第一 M0S管的第一连接端为漏端，第二连接端为源端；
[0020] 第二M0S管的第一连接端为漏端，第二连接端为源端；
[0021 ]第三M0S管的第一连接端为漏端，第二连接端为源端。
[0022 ] 所述第一 M0S管、第二M0S管、第三M0S管皆为NM0S管，或者皆为PM0S管。
[0023] 所述第一 M0S管、第二M0S管、第三M0S管皆为对称型M0S管。
[0024] 本发明解决了现有技术的高压冲击所引起的关键路径的器件损坏、退化而难题， 避免了可能导致的漏电隐患(高压对第二M0S管栅端的冲击），提高了器件的可靠性。
【附图说明】
[0025] 图1是现有技术的存储器单元结构示意图。
[0026] 图2是现有技术的存储器阵列示意图。
[0027] 图3是本发明的实施例1的存储器单元结构示意图。
[0028] 图4是本发明的实施例1的存储器阵列示意图
[0029] 图5是本发明的实施例2的存储器阵列示意图。
【具体实施方式】
[0030] 实施例1:参见图3。
[0031]高可靠低读电压一次性编程存储器，包括第一 M0S管1、第二M0S管2、反熔丝元件4; [0032]第一 M0S管1的栅端接第二连接线WS，其第一连接端通过反熔丝元件4连接第一连 接线WP，第二连接端接第三连接线BL;
[0033]第二M0S管2的第一连接端接第四连接线BR，第二连接端接第三连接线BL;
[0034] 还包括一个限压器件，其具有一个控制端和两个连接端，其控制端连接一条控制 信号线，其一个连接端连接反熔丝器件4和第一M0S管1的连接点，另一个连接端连接第二 M0S管2的栅端。
[0035] 所述限压器件为第三M0S管3。
[0036] 第一 M0S管1的第一连接端为漏端，第二连接端为源端；
[0037] 第二M0S管2的第一连接端为漏端，第二连接端为源端；
[0038] 第三M0S管3的第一连接端为漏端，第二连接端为源端。
[0039] 所述第一 M0S管1、第二M0S管2、第三M0S管3皆为NM0S管，或者皆为PM0S管。
[0040]本实施方式采用对称型的M0S管，源极和漏极可以互换，本文中的连接端是指源极 或者漏极，控制端为栅极。
[0041] 本发明的第三M0S管处于常开状态，在编程时需要在栅端提供一个合适的电压就 能限制第二M0S管栅端电压，
[0042] 图4所示的存储器阵列结构，由图3所示本发明实施例1的存储器单元构成。
[0043] 图4中，单元A编程和读取的电压表，如表二所列：
[0044]
[0045] 表二
[0046] 如表二，当单元B是已编程的单元，在编程单元A时，单元B中的第三M0S管用来保护 单元B的第二M0S管。进一步的解释是:如果单元B是已编程单元，反熔丝器件成导通状态，在 编程单元A时，单元B中第二M0S管的各点工作状态为，栅端2V电压，源端和漏端为2.5V电压， 相对于现有技术(如【背景技术】部分所例举的5.2V)，大大降低了第二M0S管栅氧上的电压应 力，使其在编程时不受高压影响。
[0047] 实施例2:参见图5。
[0048]本实施例与实施例1的区别在于，本实施例系以PM0S管实现。具体的存储器阵列结 构如图5，当其中单元A编程和读取时，电压表如表三。
【主权项】
1. 高可靠低读电压一次性编程存储器，包括第一MOS管（1)、第二MOS管（2)、反熔丝元件 (4)； 第一 M0S管（1)的栅端接第二连接线(WS)，其第一连接端通过反熔丝元件(4)连接第一 连接线(WP)，第二连接端接第三连接线(BL); 第二M0S管(2)的第一连接端接第四连接线(BR)，第二连接端接第三连接线(BL); 其特征在于，还包括一个限压器件，其具有一个控制端和两个连接端，其控制端连接一 条控制信号线，其一个连接端连接反熔丝器件(4)和第一 M0S管（1)的连接点，另一个连接端 连接第二M0S管(2)的栅端。2. 如权利要求1所述的高可靠低读电压一次性编程存储器，其特征在于，所述限压器件 为第三M0S管(3)。3. 如权利要求2所述的高可靠低读电压一次性编程存储器，其特征在于， 第一 M0S管（1)的第一连接端为漏端，第二连接端为源端； 第二M0S管(2)的第一连接端为漏端，第二连接端为源端； 第三M0S管(3)的第一连接端为漏端，第二连接端为源端。4. 如权利要求2所述的高可靠低读电压一次性编程存储器，其特征在于，所述第一 M0S 管（1)、第二M0S管(2)、第三M0S管(3)皆为NM0S管，或者皆为PM0S管。5. 如权利要求2所述的高可靠低读电压一次性编程存储器，其特征在于，所述第一 M0S 管（1)、第二M0S管(2)、第三M0S管(3)皆为对称型M0S管。
【文档编号】G11C17/16GK106024064SQ201610316964
【公开日】2016年10月12日
【申请日】2016年5月13日
【发明人】廖旭阳, 毛军华, 彭泽忠
【申请人】四川凯路威电子有限公司