一种sram的检测方法及系统的制作方法
【专利摘要】本发明公开了一种SRAM的检测方法及系统，所述方法根据接收的检测指令生成检测数据，将所述检测数据写入待检测SRAM中，然后读取SRAM中存储的存储数据，之后判断所述存储数据与所述检测数据的关系，得到表示待检测SRAM处于何种状态的检测结果，相对于现有技术，提高了检测效率，并减少了由于人为误判造成的SRAM消耗，进一步的提高了排查板卡故障的工作效率。
【专利说明】
一种SRAM的检测方法及系统
技术领域
[0001 ] 本发明涉及硬件检测技术领域，更具体的说涉及一种SRAM(Static RandomAccess Memory，静态随机存取存储器)的检测方法及系统。
【背景技术】
[0002]硬件板卡的生产和调试中，若板卡出现故障，需要对板卡中的各个部件进行逐个检测和排查。
[0003]SRAM(Static Random Access Memory，静态随机存取存储器)作为硬件板卡中重要的部件之一，在排查板卡故障时，也需要对SRAM进行检测。
[0004]现有的对SRAM进行检测的方法中，大多都是使用替代法，即，使用完好的SRAM替代故障板卡上的SRAM，如果板卡的故障消失，则判定为SRAM出现故障，若故障仍旧存在，则继续排查板卡上的其它部件。
[0005]可以看出，现有技术中对SRAM的检测方法需要更换SRAM，工作量大，花费时间长，还可能由于人为的误判对SRAM产生不必要的消耗。
【发明内容】
[0006]有鉴于此，本发明提供了一种SRAM的检测方法及系统，用于提高SRAM的检测效率，进而提高排查板卡故障的工作效率。
[0007 ]本发明提供的一种SRAM的检测方法，包括:
[0008]接收检测指令；
[0009]根据所述检测指令生成检测数据;所述检测数据的数据量与待检测SRAM的存储容量相匹配；
[0010]将所述检测数据写入所述待检测SRAM中；
[0011 ]读取所述待检测SRAM中存储的存储数据；
[0012]判断所述存储数据与所述检测数据的关系，得到检测结果;所述检测结果用于表示所述待检测SRAM处于正常状态或异常状态。
[0013]优选的，根据所述检测指令生成检测数据，具体包括:
[0014]根据所述检测指令读取所述待检测SRAM的地址线的位数和数据线的位数，得到所述待检测SRAM的存储单元的数量以及每个所述存储单元的容量；
[0015]根据预设的算法生成所述检测数据，并将所述检测数据写入所述待检测SRAM的每个所述存储单元中；所述检测数据中包括多个伪随机数据，所述伪随机数据的数量与所述存储单元的数量相同，且每个所述伪随机数据的数据量均与所述存储单元的容量相匹配。
[0016]优选的，将所述检测数据写入所述待检测SRAM中，包括:
[0017]发送第一信号到所述待检测SRAM，所述第一信号用于使所述待检测SRAM写使能信号有效；
[0018]按照所述待检测SRAM中的所述存储单元的地址顺序，将每个所述伪随机数据依次写入到每个所述存储单元中。
[0019]优选的，所述读取所述待检测SRAM中存储的存储数据，包括:
[0020]发送第二信号到所述待检测SRAM，所述第二信号用于使所述待检测SRAM读使能信号有效；
[0021 ]按照所述待检测SRAM中的所述存储单元的地址顺序，--读取每个所述存储单元中存储的所述存储数据。
[0022]优选的，所述判断所述存储数据与所述检测数据的关系，得到检测结果，包括:
[0023]将读取的所述存储数据与所述检测数据进行比较；
[0024]若所述存储数据与所述检测数据相同，则得到表示所述待检测SRAM处于正常状态的第一结果；
[0025]否则，根据预设的规则计算得到表示所述待检测SRAM处于故障状态的第二结果。
[0026]本发明另一方面公开了一种SRAM的检测系统，包括:
[0027]状态机模块，用于接收检测指令；
[0028]数据生成模块，用于根据所述检测指令生成检测数据;所述检测数据的数据量与待检测SRAM的存储容量相匹配；
[0029]第一控制模块，用于将所述检测数据写入所述待检测SRAM中；
[0030]第二控制模块，用于读取所述待检测SRAM中存储的存储数据；
[0031]检测模块，用于判断所述存储数据与所述检测数据的关系，得到检测结果;所述检测结果用于表示所述待检测SRAM处于正常状态或异常状态。
[0032]优选的，所述数据生成模块具体包括:
[0033]计算单元，用于根据所述检测指令读取所述待检测SRAM的地址线的位数和数据线的位数，得到所述待检测SRAM的存储单元的数量以及每个所述存储单元的容量；
[0034]数据生成单元，用于根据预设的算法生成所述检测数据，并将所述检测数据写入所述待检测SRAM的每个所述存储单元中；所述检测数据中包括多个伪随机数据，所述伪随机数据的数量与所述存储单元的数量相同，且每个所述伪随机数据的数据量均与所述存储单元的容量相匹配。
[0035]优选的，所述第一控制模块包括:
[0036]第一信号单元，用于发送第一信号到所述待检测SRAM，所述第一信号用于使所述待检测SRAM写使能信号有效；
[0037]写入单元，用于按照所述待检测SRAM中的所述存储单元的地址顺序，将每个所述伪随机数据依次写入到每个所述存储单元中。
[0038]优选的，所述第二控制模块包括:
[0039]第二信号单元，用于发送第二信号到所述待检测SRAM，所述第二信号用于使所述待检测SRAM读使能信号有效；
[0040]读取单元，用于按照所述待检测SRAM中的所述存储单元的地址顺序，--读取每个所述存储单元中存储的所述存储数据。
[0041 ]优选的，所述检测模块包括:
[0042]比较单元，用于将读取的所述存储数据与所述检测数据进行比较；
[0043]若所述存储数据与所述检测数据相同，则得到表示所述待检测SRAM处于正常状态的第一结果；
[0044]否则，根据预设的规则计算得到表示所述待检测SRAM处于故障状态的第二结果。
[0045]经由上述的技术方案可知，本发明公开了一种SRAM的检测方法及系统，所述方法根据接收的所述检测指令生成检测数据，将所述检测数据写入待检测SRAM中，然后读取SRAM中存储的存储数据，之后判断所述存储数据与所述检测数据的关系，得到表示待检测SRAM处于何种状态的检测结果，相对于现有技术，提高了对待检测SRAM的检测效率，并减少了由于人为误判造成的SRAM消耗，进一步的提高了排查板卡故障的工作效率。
【附图说明】
[0046]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0047]图1为本发明实施例公开的一种SRAM的检测方法的流程图；
[0048]图2为本发明实施例公开的一种SRAM的检测方法的另一种流程图；
[0049]图3为本发明实施例公开的一种SRAM的检测系统的结构示意图；
[0050]图4是本发明提供的一种SRAM的检测系统的实际应用的结构示意图。
【具体实施方式】
[0051]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0052]在硬件板卡的通讯系统中，FPGA(Field-Programmable Gata Array)现场可编程门阵列和SRAM共同组成业务处理的基本构架。其中，FPGA负责对业务逻辑进行处理，SRAM存储器提供管理或业务数据的临时存储和缓冲。M⑶通过SPI总线对FPGA进行控制，FPGA与SRAM之间通过标准的并行总线读写数据。本发明就是基于FPGA实现的对SRAM检测。
[0053]本发明的核心思路是，使用M⑶对FPGA进行控制，通过FPGA将检测数据一次性写满SRAM存储器的存储空间后，一次性读取出所有数据，对读取的数据和写入的数据进行比较，得到SRAM的运行状态。
[0054]图1为本发明实施例公开的一种SRAM的检测方法的流程图。
[0055]参见图1所示，本发明提供了一种SRAM的检测方法，包括:
[0056]SlOl、接收检测指令；
[0057]本发明实施例中，首先接收检测指令，检测指令可以是用户通过MCU发出的检测指令，FPGA接收检测指令。检测指令是用来判断SRAM处于何种状态的检测指令。
[0058]S102、根据所述检测指令生成检测数据;所述检测数据的数据量与待检测SRAM的存储容量相匹配；
[0059]在接收到检测指令后，使用预设的算法生成检测数据，当然也可以直接调用预存的检测数据。检测数据的数据量与待检测SRAM的存储容量相对应。本发明中的检测数据优选的使用伪随机数据。
[0060]可以理解的是，在生成检测数据后，还会将检测数据进行保存，保存在缓存中或保存在FPGA的存储空间中。
[0061 ] S103、将所述检测数据写入所述待检测SRAM中；
[0062]在生成检测数据后，将检测数据一次性写入到待检测SRAM的每个存储单元中。例如存满130171个存储单元的数据量是128k，也就是一次性向待检测SRAM中写入128k数据。
[0063]S104、读取所述待检测SRAM中存储的存储数据；
[0064]当待检测SRAM中的存储容量被写满后，一次性读取全部数据，例如一次性读取存储的128k数据。
[0065]S105、判断所述存储数据与所述检测数据的关系，得到检测结果;所述检测结果用于表示所述待检测SRAM处于正常状态或异常状态。
[0066]最后将读取的存储数据与检测数据进行比较，得到待检测SRAM处于正常状态或异常状态的检测结果。比较的具体方式是将存储数据与检测数据进行对比，判断两个数据是否完全相同，如果完全相同，则判定待检测SRAM处于正常状态，否则判定待检测SRAM处于异常状态。
[0067]可以理解的是，生成检测结果后，还将检测结果发送给M⑶，MCU将检测结果发送到显示模块，对检测结果进行显示，以便于用户可以直观的得到待检测SRAM处于何种状态。
[0068]经由上述的技术方案可知，本发明公开了一种SRAM的检测方法，所述方法包括接收检测指令，根据接收的所述检测指令生成检测数据，将所述检测数据写入待检测SRAM中，然后读取SRAM中存储的存储数据，之后判断所述存储数据与所述检测数据的关系，得到表示待检测SRAM处于何种状态的检测结果，相对于现有技术，提高了对待检测SRAM检测时的效率，并减少了由于人为误判造成的SRAM消耗，进一步的提高了排查板卡故障的工作效率。
[0069]图2为本发明实施例公开的一种SRAM的检测方法的另一种流程图。
[0070]参见图2所示，本发明提供了一种SRAM的检测方法，包括:
[0071]S201、接收检测指令；
[0072]S202、根据所述检测指令读取待检测SRAM的地址线的位数和数据线的位数，得到所述待检测SRAM的存储单元的数量以及每个存储单元的容量；
[0073]根据预设的算法生成检测数据，并将所述检测数据写入所述待检测SRAM的每个所述存储单元中；所述检测数据中包括多个伪随机数据，所述伪随机数据的数量与所述存储单元的数量相同，且每个所述伪随机数据的数据量均与所述存储单元的容量相匹配。
[0074]本发明实施例中，如果待检测SRAM的存储容量是未知的，需要先计算出待检测SRAM的存储容量，以便于根据存储容量，生成与之相匹配的检测数据。
[0075]计算待检测SRAM存储容量的方法是根据待检测SRAM的地址线的位数和数据线的位数计算得到待检测SRAM存储单元的数量，实际使用中，例如，待检测SRAM中的地址线的位数为17，数据线的位数为8，经过计算得到有130171个存储单元，各个存储单元的容量都相同。
[0076]然后根据预设的算法生成一系列八位伪随机数据，这些伪随机数据的数量与多个存储单元的数量匹配，以便于将SRAM的所有存储单元全部写满数据并便于比对。需要说明的是，生成的上述一系列伪随机数据每一个都各不相同。
[0077]S203、将所述检测数据写入所述待检测SRAM中；
[0078]具体的，发送第一信号到所述待检测SRAM，所述第一信号用于使所述待检测SRAM写使能信号有效；
[0079]按照所述待检测SRAM中的所述存储单元的地址顺序，将每个所述伪随机数据依次写入到每个所述存储单元中。
[0080]S204、读取所述待检测SRAM中存储的存储数据；
[0081]具体的，发送第二信号到所述待检测SRAM，所述第二信号用于使所述待检测SRAM读使能信号有效；
[0082]按照所述待检测SRAM中的所述存储单元的地址顺序，--读取每个所述存储单元中存储的所述存储数据；
[0083]本发明实施例中，写入检测数据和读取存储数据设置为不可以同时进行，因此，在写入检测数据时，读取存储数据不可用，相应的，读取存储数据时，写入检测数据不可用。
[0084]在写入检测数据时，首先发送激活待检测SRAM的第一信号，并使其使能信号WE有效，在待检测SRAM的使能信号OE有效后，将生成的每个伪随机数据按照地址顺序依次写入到每个存储单元中，例如从存储单元I写到存储单元130171。
[0085]在读取存储数据时，发送激活待检测SRAM的第二信号，并使其读使能信号OE有效，并按照存储单元的地址顺序依次读取每个存储单元中存储的伪随机数据，这样，每个八位伪随机数据与每个存储单元都是一一对应的关系，每个存储单元中存储的伪随机数据各不相同。
[0086]S205、判断所述存储数据与所述检测数据的关系，得到检测结果;所述检测结果用于表示所述待检测SRAM处于正常状态或异常状态。
[0087]其中，所述判断所述存储数据与所述检测数据的关系，得到检测结果，包括:
[0088]将读取的所述存储数据与所述检测数据进行比较；
[0089]若所述存储数据与所述检测数据相同，则得到表示所述待检测SRAM处于正常状态的第一结果；
[0090]否则，根据预设的规则计算得到表示所述待检测SRAM处于故障状态的第二结果。
[0091]本发明实施例中，将读取的存储数据与检测数据进行比较，当存储数据与检测数据相同时，表示待检测SRAM处于正常状态，得到第一结果。否则，可以得到具体的哪些存储数据与检测数据不同，然后根据预设的规则对不同的数据进行计算，得到待检测SRAM具体处于何种故障状态的第二结果。实际使用中，第二结果中具有包括有待SRAM器件损坏、待SRAM器件的某一数据线引脚虚焊或者与Vcc引脚短路、待SRAM器件的某一数据线引脚与GND引脚短路、待SRAM的某一地址总线引脚与VCC或GND引脚短路等故障信息。
[0092]这样，在对比检测数据和存储数据时，如果有不同的数据，就可以清楚的得知哪一个存储单元出现了问题。进而得到待检测SRAM处于何种故障。因此，本发明实施例中，不但可以自动检测出待检测SRAM处于何种状态，还可以进一步的得到待检测SRAM处于何种故障。
[0093]图3为本发明实施例公开的一种SRAM的检测系统的结构示意图。
[0094]参见图3所示，本发明提供了一种SRAM的检测系统，包括:
[0095]状态机模块301，用于接收检测指令；
[0096]数据生成模块302，用于根据所述检测指令生成检测数据；
[0097]第一控制模块303，用于将所述检测数据写入所述待检测SRAM中；所述检测数据的数据量与待检测SRAM的存储容量相匹配；
[0098]第二控制模块304，用于读取所述待检测SRAM中存储的存储数据；
[0099]检测模块305，用于判断所述存储数据与所述检测数据的关系，得到检测结果;所述检测结果用于表示所述待检测SRAM处于正常状态或异常状态。
[0100]优选的，所述数据生成模块具体包括:
[0101 ]计算单元，用于根据所述检测指令读取所述待检测SRAM的地址线的位数和数据线的位数，得到所述待检测SRAM的存储单元的数量以及每个所述存储单元的容量；
[0102]数据生成单元，用于根据预设的算法生成所述检测数据，并将所述检测数据写入所述待检测SRAM的每个所述存储单元中；所述检测数据中包括多个伪随机数据，所述伪随机数据的数量与所述存储单元的数量相同，且每个所述伪随机数据的数据量均与所述存储单元的容量相匹配。
[0103]优选的，所述第一控制模块包括:
[0104]第一信号单元，用于发送第一信号到所述待检测SRAM，所述第一信号用于使所述待检测SRAM写使能信号有效；
[0105]写入单元，用于按照所述待检测SRAM中的所述存储单元的地址顺序，将每个所述伪随机数据依次写入到每个所述存储单元中。
[0106]优选的，所述第二控制模块包括:
[0107]第二信号单元，用于发送第二信号到所述待检测SRAM，所述第二信号用于使所述待检测SRAM读使能信号有效；
[0108]读取单元，用于按照所述待检测SRAM中的所述存储单元的地址顺序，一一读取每个所述存储单元中存储的所述存储数据。
[0109]优选的，所述检测模块包括:
[0110]比较单元，用于将读取的所述存储数据与所述检测数据进行比较；
[0111]若所述存储数据与所述检测数据相同，则得到表示所述待检测SRAM处于正常状态的第一结果；
[0112]否则，根据预设的规则计算得到表示所述待检测SRAM处于故障状态的第二结果。
[0113]经由上述的技术方案可知，本发明公开了一种SRAM的检测系统，所述系统根据接收的所述检测指令生成检测数据，将所述检测数据写入待检测SRAM中，然后读取SRAM中存储的存储数据，之后判断所述存储数据与所述检测数据的关系，得到表示待检测SRAM处于何种状态的检测结果，相对于现有技术，提高了检测SRAM的检测效率，并减少了由于人为误判造成的SRAM消耗，进一步的提高了排查板卡故障的工作效率。
[0114]需要说明的是，本实施例的一种SRAM的检测系统可以采用上述方法实施例中的一种SRAM的检测方法，用于实现上述方法实施例中的全部技术方案，其各个模块的功能可以根据上述方法实施例中的方法具体实现，其具体实现过程可参照上述实施例中的相关描述，此处不再赘述。
[0115]在实际使用中，如附图4所示。系统由状态机模块、数据生成模块(图中表示为数据生成电路模块I和数据生成电路模块2)、检测模块(图中表示为检测电路模块)、第一控制模块和第二控制模块(图中简化为控制电路模块)和MClLInterface模块即接口模块构成。
[0116]系统所用时钟为50MHZ的。状态机模块负责为各个模块提供所需的信号传输和合理分配各模块之间的时序关系，保证SRAM检测的顺利进行;数据生成电路模块I和数据生成电路模块2负责为系统提供检测所用的数据，它是通过移位寄存器网络构成序列发生器，从而产生八位二进制伪随机码的。其中，移位寄存器网络是一种基于FPGA技术实现的设计思想，通过VHDL可编程逻辑语言实现，其功能是产生二进制伪随机序列数。
[0117]控制电路模块控制SRAM的读写操作，负责为SRAM读写提供正确的时序，它主要包括读地址产生器、写地址产生器、读写时钟信号产生器及读写控制等几部分;检测电路模块负责对SRAM写入数据和读出数据的比对，并对比对的结果进行分析，从而做出属于何种故障的正确判断，是整个系统的核心部分;M⑶-1nterface模块负责和FPGA外的处理器通信，提供基于地址访问的寄存器读写能力，控制FPGA的操作和状态获取，内嵌于FPGA中。
[0118]在实际使用中，利用FPGA实现移位寄存器网络产生一系列八位二进制伪随机序列；
[0119]通过FPGA把CE引脚置为低电平从而使SRAM存储器被激活，并使其写使能信号WE有效，执行写操作；
[0120]然后FPGA将特定的地址值输入地址译码器，地址译码器是SRAM中的寄存器模块，按顺序一一写到SRAM的存储单元0、存储单元I……存储单元131071里；
[0121]将SRAM的CE引脚置为低电平从而被激活，并使其读使能信号OE有效，执行读操作，
存储单元O、存储单元1......存储单元131071里的八位二进制伪随机序列按顺序--被传送到DATA总线上，读出数据。
[0122]检测电路模块对SRAM的写入数据和读出数据作比对，并对比对的结果进行分析，从而做出属于何种故障的正确判断，并将结果反馈给MCU-1nterface模块；
[0123]M⑶-1nterface模块将检测结果上报到M⑶，完成SRAM检测。
[0124]为了描述的方便，描述以上系统时以功能分为各种模块分别描述。当然，在实施本申请时可以把各模块的功能在同一个或多个软件和/或硬件中实现。
[0125]本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的装置及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
[0126]专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
[0127]结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(R0M)、电可编程R0M、电可擦除可编程R0M、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
[0128]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种SRAM的检测方法，其特征在于，包括: 接收检测指令； 根据所述检测指令生成检测数据;所述检测数据的数据量与待检测SRAM的存储容量相匹配； 将所述检测数据写入所述待检测SRAM中； 读取所述待检测SRAM中存储的存储数据； 判断所述存储数据与所述检测数据的关系，得到检测结果;所述检测结果用于表示所述待检测SRAM处于正常状态或异常状态。2.根据权利要求1所述的检测方法，其特征在于，根据所述检测指令生成检测数据，具体包括: 根据所述检测指令读取所述待检测SRAM的地址线的位数和数据线的位数，得到所述待检测SRAM的存储单元的数量以及每个所述存储单元的容量； 根据预设的算法生成所述检测数据，并将所述检测数据写入所述待检测SRAM的每个所述存储单元中；所述检测数据中包括多个伪随机数据，所述伪随机数据的数量与所述存储单元的数量相同，且每个所述伪随机数据的数据量均与所述存储单元的容量相匹配。3.根据权利要求2所述的检测方法，其特征在于，将所述检测数据写入所述待检测SRAM中，包括: 发送第一信号到所述待检测SRAM，所述第一信号用于使所述待检测SRAM写使能信号有效； 按照所述待检测SRAM中的所述存储单元的地址顺序，将每个所述伪随机数据依次写入到每个所述存储单元中。4.根据权利要求2所述的检测方法，其特征在于，所述读取所述待检测SRAM中存储的存储数据，包括: 发送第二信号到所述待检测SRAM，所述第二信号用于使所述待检测SRAM读使能信号有效； 按照所述待检测SRAM中的所述存储单元的地址顺序，--读取每个所述存储单元中存储的所述存储数据。5.根据权利要求1所述的检测方法，其特征在于，所述判断所述存储数据与所述检测数据的关系，得到检测结果，包括: 将读取的所述存储数据与所述检测数据进行比较； 若所述存储数据与所述检测数据相同，则得到表示所述待检测SRAM处于正常状态的第一结果； 否则，根据预设的规则计算得到表示所述待检测SRAM处于故障状态的第二结果。6.一种SRAM的检测系统，其特征在于，包括: 状态机模块，用于接收检测指令； 数据生成模块，用于根据所述检测指令生成检测数据;所述检测数据的数据量与待检测SRAM的存储容量相匹配； 第一控制模块，用于将所述检测数据写入所述待检测SRAM中； 第二控制模块，用于读取所述待检测SRAM中存储的存储数据； 检测模块，用于判断所述存储数据与所述检测数据的关系，得到检测结果;所述检测结果用于表示所述待检测SRAM处于正常状态或异常状态。7.根据权利要求6所述的检测系统，其特征在于，所述数据生成模块具体包括: 计算单元，用于根据所述检测指令读取所述待检测SRAM的地址线的位数和数据线的位数，得到所述待检测SRAM的存储单元的数量以及每个所述存储单元的容量； 数据生成单元，用于根据预设的算法生成所述检测数据，并将所述检测数据写入所述待检测SRAM的每个所述存储单元中；所述检测数据中包括多个伪随机数据，所述伪随机数据的数量与所述存储单元的数量相同，且每个所述伪随机数据的数据量均与所述存储单元的容量相匹配。8.根据权利要求7所述的检测系统，其特征在于，所述第一控制模块包括: 第一信号单元，用于发送第一信号到所述待检测SRAM，所述第一信号用于使所述待检测SRAM写使能信号有效； 写入单元，用于按照所述待检测SRAM中的所述存储单元的地址顺序，将每个所述伪随机数据依次写入到每个所述存储单元中。9.根据权利要求7所述的检测系统，其特征在于，所述第二控制模块包括: 第二信号单元，用于发送第二信号到所述待检测SRAM，所述第二信号用于使所述待检测SRAM读使能信号有效； 读取单元，用于按照所述待检测SRAM中的所述存储单元的地址顺序，一一读取每个所述存储单元中存储的所述存储数据。10.根据权利要求6所述的检测系统，其特征在于，所述检测模块包括: 比较单元，用于将读取的所述存储数据与所述检测数据进行比较； 若所述存储数据与所述检测数据相同，则得到表示所述待检测SRAM处于正常状态的第一结果； 否则，根据预设的规则计算得到表示所述待检测SRAM处于故障状态的第二结果。
【文档编号】G11C29/08GK106024066SQ201610298683
【公开日】2016年10月12日
【申请日】2016年5月6日
【发明人】贺晓龙
【申请人】北京润科通用技术有限公司