存储器件和包括存储器件的存储系统的制作方法
【专利摘要】一种存储器件可以包括：地址锁存器电路，其锁存从存储器件的外部接收到的地址；修复信号发生电路，其产生软修复信号；选择信息发生电路，其利用由地址锁存器电路锁存的锁存地址中的第一比特来产生第一选择信息；第一寄存器电路至第N寄存器电路，其在软修复信号被激活时通过被第一选择信息选中来储存锁存地址中的第二比特作为修复数据；以及第一存储区块至第N存储区块，其使用储存在相应第一寄存器电路至第N寄存器电路中的修复数据来执行修复操作。
【专利说明】存储器件和包括存储器件的存储系统
[0001]相关申请的交叉引用
[0002]本申请要求2014年10月21日提交的申请号为10_2014_0142474的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本发明的示例性实施例涉及存储器件和包括存储器件的存储系统，且更具体地，涉及与修复相关的技术。
【背景技术】
[0004]图1是用于解释在现有的存储器件(例如，DRAM)中的修复操作的图。
[0005]存储器件可以包括多个存储体(memory bank)，在图1中示出存储体中的一个。参见图1，存储器件包括:存储器阵列110，其包括多个存储器单元；行电路120，其用于激活通过行地址R_ADD选中的字线；以及列电路130，其用于访问(读取或写入)通过列地址C_ADD选中的位线的数据。
[0006]行熔丝电路140储存与存储器阵列110中的缺陷存储器单元相对应的行地址作为修复行地址REPAIR_R_ADD。行比较单元150将储存在行熔丝电路140中的修复行地址REPAIR_R_ADD与从存储器件的外部输入的行地址R_ADD进行比较。当修复行地址REPAIR_R_ADD与行地址R_ADD —致时，行比较单元150控制行电路120将冗余字线激活，而不将行地址R_ADD指定的字线激活。S卩，用冗余行(冗余字线)来替代与储存在行熔丝电路140中的修复行地址REPAIR_R_ADD相对应的行(字线)。
[0007]在图1中，信号RACT表示如下的信号，其响应于用于将存储器阵列110中的字线激活的激活命令而被激活，以及响应于用于将字线去激活的预充电命令而被去激活。信号IRD表示读取命令，信号IWR表示写入命令。
[0008]在现有的熔丝电路140中，通常使用激光熔丝。激光熔丝根据激光熔丝是否被切断来储存‘高’或‘低’数据。激光熔丝的编程在半导体的晶片状态中是可能的，但是在半导体晶片被安装在封装体中之后不可以对激光熔丝编程。此外，由于激光熔丝的节距长度减小的限制，不可能设计低于某一尺寸的激光熔丝。
[0009]为了缓解这些问题，存储器件可以包括诸如在美国专利登记号6940751、6777757、6667902、7173851和7269047中公开的e熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、MRAM (磁阻随机存取存储器)、STT-MRAM (自旋转移力矩磁阻随机存取存储器)、ReRAM (阻变随机存取存储器)、或者PC RAM(相变随机存取存储器)的非易失性存储器，并且可以在非易失性存储器中储存修复数据(修复地址)。
[0010]图2是图示用在存储器件中以储存修复数据的非易失性存储器电路的图。
[0011]参见图2，存储器件包括:多个存储体BKO至BK3 ;寄存器210_0至210_3，其被提供至相应的存储体BKO至BK3以储存数据；以及非易失性存储器电路201。
[0012]非易失性存储器电路201代替了图1中所示的行熔丝电路140。与全部的存储体BKO至BK3相对应的修复数据(即，修复地址)被储存在非易失性存储器电路201中。非易失性存储器电路201可以包括诸如e熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、MRAM (磁阻随机存取存储器)、STT-MRAM (自旋转移力矩磁阻随机存取存储器)、ReRAM (阻变随机存取存储器)、或者PC RAM(相变随机存取存储器)的非易失性存储器中的任意一种。
[0013]寄存器210_0至210_3被提供至相应的存储体BKO至BK3，并且储存相应的存储体BKO至BK3的修复数据。寄存器210_0储存存储体BKO的修复数据，寄存器210_2储存存储体BK2的修复数据。寄存器210_0至210_3包括锁存器电路，并且可以仅当有电力供应时储存修复数据。从非易失性存储器电路201中接收要储存在寄存器210_0至210_3中的修复数据。
[0014]将储存在非易失性存储器电路201中的修复数据传送至寄存器210_0至210_3、以及使用储存在寄存器210_0至210_3中的修复数据而不直接使用储存在非易失性存储器电路201中的修复数据的原因如下。由于非易失性存储器电路201具有阵列形式，所以其花费预定的时间来调用储存在其中的数据。即，不可能立即调用储存在非易失性存储器电路201中的数据，并且不可能通过直接使用所述数据来执行修复操作。因此，要执行将储存在非易失性存储器电路201中的修复数据传送至且储存在寄存器210_0至210_3中的启动操作，然后使用储存在寄存器210_0至210_3中的数据来执行修复操作。
[0015]当用非易失性存储器电路201和寄存器210_0至210_3来替代包括激光熔丝的行熔丝电路140时，可以修复在晶片状态之后发现的额外缺陷。已经研究了通过访问非易失性存储器电路201来修复在制造存储器件之后(例如，存储器件被作为产品售出)发现的缺陷的技术。
【发明内容】
[0016]本发明的各种实施例针对用于永久地或者暂时地修复存储器件的各种技术。
[0017]在一个实施例中，一种存储器件可以包括:地址锁存器电路，其适于锁存从存储器件的外部接收到的地址；修复信号发生电路，其适于产生软修复信号；选择信息发生电路，其适于利用由地址锁存器电路锁存的锁存地址中的第一比特来产生第一选择信息；第一寄存器电路至第N寄存器电路，其适于在软修复信号被激活时，通过被第一选择信息选中来储存锁存地址中的第二比特作为修复数据；以及第一存储区块至第N存储区块，其适于使用储存在相应的第一寄存器电路至第N寄存器电路中的修复数据来执行修复操作，其中，N是大于I的整数。
[0018]修复信号发生电路还可以产生硬修复信号，并且存储器件还可以包括:非易失性存储器电路，其包括第一区至第N区，用于当硬修复信号被激活时，通过被锁存地址的第一比特选中来编程锁存地址中的第二比特；启动控制电路，其适于在启动操作中控制从非易失性存储器电路中顺序地读取数据，并且产生第二选择信息；选择信息选择单元，其适于在软修复信号被激活时将第一选择信息传送至第一寄存器电路至第N寄存器电路，以及在启动操作中将第二选择信息传送至第一寄存器电路至第N寄存器电路；以及数据选择单元，其适于在软修复信号被激活时，将锁存地址中的第二比特传送至第一寄存器电路至第N寄存器电路，以及在启动操作中将从非易失性存储器电路中读取的数据传送至第一寄存器电路至第N寄存器电路。
[0019]在一个实施例中，一种用于操作存储器件的方法，所述存储器件包括第一存储区块至第N存储区块以及储存相应第一存储区块至第N存储区块的修复数据的第一寄存器电路至第N寄存器电路，所述方法可以包括:进入软修复模式；与激活命令一起接收表示存储区块中的缺陷存储器单元的地址，并且暂时地储存地址；响应于写入命令，通过检查一个或更多个数据焊盘的状态来确定是否执行软修复操作；以及当在确定步骤中确定出执行软修复操作时，将暂时储存的地址中的第二比特储存在第一寄存器电路至第N寄存器电路中的利用暂时储存的地址中的第一比特而选中的电路中作为修复数据，以及其中，N是大于I的整数。
[0020]所述方法还可以包括:从软修复模式中退出。
[0021]在一个实施例中，一种用于操作存储系统的方法，所述存储系统包括存储器件和存储器控制器，存储器件包括第一存储区块至第N存储区块和用于储存相应第一存储区块至第N存储区块的修复数据的第一寄存器电路至第N寄存器电路，存储器控制器控制存储器件，所述方法可以包括:通过存储器控制器来控制存储器件进入软修复模式；将表示存储区块的缺陷存储器单元的地址与激活命令一起从存储器控制器施加至存储器件；将地址暂时地储存在存储器件中；将来自存储器控制器的写入命令施加至存储器件；响应于写入命令的施加，通过由存储器件来检查一个或更多个数据焊盘的逻辑状态，确定是否执行软修复操作；以及当在确定步骤中确定出执行软修复操作时，将暂时储存的地址中的第二比特储存在第一寄存器电路至第N寄存器电路中的利用暂时储存的地址中的第一比特而选中的电路中作为修复数据，以及其中，N是大于I的整数。
[0022]所述方法还可以包括:通过存储器控制器来控制存储器件从软修复模式中退出；以及在存储器件从软修复模式中退出之后，通过存储器控制器来控制存储器件执行读取和写入操作。
[0023]根据本发明的实施例，可以采用各种方案来永久地或者暂时地修复存储器件。
【附图说明】
[0024]图1是用于解释在现有的存储器件(例如，DRAM)中的修复操作的图。
[0025]图2是图示用在存储器件中以储存修复数据的非易失性存储器电路的图。
[0026]图3是根据本发明的一个实施例的存储器件300的配置图。
[0027]图4是图示图3中所示的存储器件300的软修复操作过程的图。
[0028]图5是图示图3中所示的存储器件300的硬修复操作过程的图。
【具体实施方式】
[0029]下面将参照附图更详细地描述本发明的各种实施例。然而，本发明可以用不同的方式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，相同的附图标记在本发明的不同附图和实施例中表示相似的部分。
[0030]附图不一定按比例绘制，在某些情况下，可能夸大比例以清楚地示出实施例的特征。当第一层被称作为在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或在衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。
[0031]在下文中，将描述硬修复和软修复。硬修复表示即使电力未供应至存储器件也保持修复效果的永久性修复。软修复表示如果电力未供应至存储器件则修复效果丢失的暂时性修复。例如，当执行了硬修复操作以用冗余存储器单元Y替代了特定的存储器单元X时，不需要再次执行用于存储器单元X的硬修复操作，而当执行了软修复操作以用冗余存储器单元Y替代了存储器单元X时，每当电力被引入存储器件时，应当再次执行用于存储器单元X的修复操作。
[0032]图3是根据本发明的一个实施例的存储器件300的配置图。出于方便起见，图3还图示了存储器控制器3，其将命令CMD以及地址ADD和BA提供至存储器件300，并且与存储器件300交换数据DATA。
[0033]参见图3，存储器件300可以包括:命令接收单元301、地址接收单元302和303、命令译码器电路310、地址锁存器电路320、模式译码器电路330、修复信号发生电路340、选择信息发生电路350、非易失性存储器电路360、启动控制电路370、选择信息选择单元381、数据选择单元382、第一存储区块BKO至第四存储区块BK3、以及第一寄存器电路390_BK0至第四寄存器电路390_BK3。存储器件300包括用于接收来自存储器控制器3的数据并且将写入数据提供至存储区块BKO至BK3的配置，以及用于将从存储区块BKO至BK3中读取的数据传送至存储器控制器3作为读取数据的配置，但是由于所述配置与本发明不直接相关，所以在图3中未示出所述配置。
[0034]命令接收单元301可以接收从存储器件300的外部(例如，外部源或者外部器件)输入的命令CMD。命令CMD可以包括多个信号，其中，命令CMD中包括的信号可以是芯片选择信号(CS)、激活信号(ACT:激活)、行地址选通信号(RAS:行地址选通)、列地址选通信号(CAS:列地址选通)、以及写入使能信号(WE:写入使能)。
[0035]地址接收单元302和303可以接收从存储器件300的外部输入的地址BA和ADD。地址BA和ADD可以包括存储体地址BA和正常地址ADD。存储体地址BA可以是用于选择存储区块BKO至BK3之中的要被访问的存储区块的地址，正常地址ADD可以是用于选择存储体地址BA所选中的存储区块中要被访问的存储器单元的地址。因此，存储体地址BA可以被看作上地址，而正常地址ADD可以被看作下地址。存储体地址BA和正常地址ADD每个可以包括多比特信号。
[0036]命令译码器电路310可以将经由命令接收单元301接收到的命令CMD译码，并且产生内部命令1六(:1\1?06、11?、1體、頂1?和11^^内部命令可以包括:内部激活命令IACT、内部预充电命令IPCG、内部读取命令IRD、内部写入命令IWR、内部设定命令IMRS、内部刷新命令IREF等。
[0037]当命令译码器电路310激活设定命令頂RS时，模式译码器电路330可以将地址BA和ADD的全部比特或部分比特译码，并且产生模式信号HARD_PPR_M0DE和S0FT_PPR_M0DE。硬修复模式信号HARD_PPR_M0DE可以在存储器件300进入硬修复模式时被激活，并且可以在存储器件300退出硬修复模式时被去激活。软修复模式信号S0FT_PPR_M0DE可以在存储器件300进入软修复模式时被激活，并且可以在存储器件300退出软修复模式时被去激活。模式译码器电路330可以产生除了硬修复模式信号HARD_PPR_M0DE和软修复模式信号SOFT_PPR_MODE之外与各种操作模式和各种类型的设定相关的信号，但是由于这与本发明不直接相关，所以将省略其描述以减少赘述。由于硬修复模式和软修复模式是用于即使在存储器件被制造之后也能将存储器件的修复使能的模式，所以硬修复模式和软修复模式可以被称作为后封装修复模式。模式译码器电路330可以是模式寄存器设定电路。
[0038]地址锁存器电路320可以锁存经由地址接收单元302和303接收到的地址BA和ADD0地址锁存器电路320可以在内部激活命令IACT被激活时锁存地址BA和ADD。因此，与激活命令一起从存储器控制器3施加至存储器件300的地址可以被锁存在地址锁存器电路320中。
[0039]修复信号发生电路340可以产生硬修复信号HPPR_EN和软修复信号SPPR_EN。当存储器件300被选中在进入软修复模式的状态中执行软修复操作时，修复信号发生电路340可以将软修复信号SPPR_EN激活。此外，当存储器件300在进入硬修复模式的状态中被选中执行硬修复操作时，修复信号发生电路340可以将硬修复信号HPPR_EN激活。从内部写入命令IWR的激活时间点起经过与写入潜伏时间(WL)相对应的时间之后，可以通过检查被输入有数据DATA的一个或更多个数据焊盘的状态来确定存储器件300是否被选中执行修复操作。这将参照图4和图5来更详细地描述。
[0040]非易失性存储器电路360可以包括第一区REG10N_0至第四区REG10N_3。第一区REG10N_0至第四区REG10N_3可以采用一对一的方式与第一存储区块BKO至第四存储区块BK3相对应，并且还可以采用一对一的方式与第一寄存器电路390_BK0至第四寄存器电路390_BK3相对应。第一区REG10N_0至第四区REG10N_3可以储存第一存储区块BKO至第四存储区块BK3的相应存储区块的硬修复数据。例如，第一区REG10N_0可以储存第一存储区块BKO的硬修复数据，第三区REG10N_2可以储存第三存储区块BK2的硬修复数据。当硬修复信号HPPR_EN被激活时，非易失性存储器电路360可以将锁存在地址锁存器电路320中的锁存的正常地址ADD_LAT编程(储存)到第一区REG10N_0至第四区REG10N_3之中的通过锁存在地址锁存器电路320中的锁存的存储体地址BA_LAT而选中的区域中。例如，当锁存的存储体地址BA_LAT选中第三区REG10N_2时，锁存的正常地址ADD_LAT可以被储存在第三区REG10N_2中作为用于第三存储区块BK2的硬修复数据。作为非易失性存储器电路360，可以使用所有类型的非易失性存储器，诸如e熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、MRAM (磁阻随机存取存储器)、STT-MRAM (自旋转移力矩磁阻随机存取存储器)、ReRAM(阻变随机存取存储器)、或者PC RAM (相变随机存取存储器)，但是最常使用e熔丝阵列电路作为非易失性存储器电路360。e熔丝阵列电路包括被布置成阵列的多个e熔丝，并且使用e熔丝作为存储器单元，但是由于e熔丝不可能在被编程一次之后再次编程，所以e熔丝被称作为一次性编程存储器单元。
[0041]启动控制电路370可以在启动信号BOOT-UP被激活的启动操作中控制从非易失性存储器电路360中顺序地读取数据，并且产生第二选择信息SEL2。启动控制电路370可以在启动操作中将读取信号ARE_RD激活多次，并且每当读取信号ARE_RD被激活时改变施加至非易失性存储器电路360的地址ARE_ADD (例如，多比特信号)，由此使得储存在非易失性存储器电路360中的全部数据都被读取。此外，启动控制电路370可以产生用于选择寄存器电路的第二选择信息SEL2(例如，多比特信号)，使得从非易失性存储器电路360的区REG10N_0至REG10N_3中读取的数据可以被储存在相应的寄存器电路390_BK0至390_BK3中。例如，启动控制电路370可以产生第二选择信息SEL2，使得从第一区REG1NJ)中读取的数据可以被储存在第一寄存器电路390_BK0中，以及从第三区REG1N_2中读取的数据可以被储存在第三寄存器电路390_BK2中。S卩，在启动操作中，启动控制电路370可以产生读取信号IRD、地址ARE_ADD和第二选择信息SEL2，使得可以从非易失性存储器电路360的区REG10N_0至REG1N_3中读取数据，并且读取的数据可以被储存在相应的寄存器电路390_BKO至390_BK3中。通常，启动操作在存储器件300的初始化操作时段中执行。
[0042]当软修复信号SPPR_EN被激活时，选择信息发生电路350可以通过使用锁存在地址锁存器电路320中的锁存的存储体地址BA_LAT来产生第一选择信息SELl。例如，当锁存的存储体地址BA_LAT与第一存储区块BKO相对应时，选择信息发生电路350可以产生第一选择信息SEL1，使得第一寄存器电路390_BK0被选中。
[0043]选择信息选择单元381可以针对启动操作、即启动信号BOOT-UP被激活的启动操作将第二选择信息SEL2提供至寄存器电路390_BK0至390_BK3，并且可以在软修复信号SPPR_EN被激活时将第一选择信号SELl提供至寄存器电路390_BK0至390_BK3。数据选择单元382可以针对启动操作、即启动信号BOOT-UP被激活的启动操作将从非易失性存储器电路360中读取的数据ARE_DATA提供给寄存器电路390_BK0至390_BK3，并且可以在软修复信号SPPR_EN被激活时将锁存的正常地址ADD_LAT提供给寄存器电路390_BK0至390_BK3。
[0044]第一寄存器电路390_BK0至第四寄存器电路390_BK3可以通过从选择信息选择单元381中接收到的选择信息来被选中，并且从数据选择单元382中接收到的数据可以被储存在从第一寄存器电路390_BK0至第四寄存器电路390_BK3选中的寄存器电路中。
[0045]第一存储区块BKO至第四存储区块BK3中的每个可以包括多个存储器单元。可以使用储存在第一寄存器电路390_BK0至第四寄存器电路390_BK3中的修复数据来修复第一存储区块BKO至第四存储区块BK3。例如，与第二存储区块BKl中要修复的缺陷单元有关的信息可以被储存在第二寄存器电路390_BK1中，以及可以通过使用所述信息来用冗余存储器单元替代第二存储区块BKl中的缺陷单元。存储区块BKO至BK3中的每个可以是存储体。存储区块BKO至BK3可以执行由存储器控制器3指示的诸如激活、预充电、读取、写入或刷新的操作。图3图示出存储区块BKO至BK3的数目为4，并且非易失性存储器电路360中的区REG10NJ)至REG10N_3的数目为4，以及寄存器电路390_BK0至390_BK3的数目为
4。然而，这仅出于说明性的目的，明显的是，元件的数目可以是等于或大于I的任意整数。
[0046]图4是图示存储器件300的软修复操作过程的图。
[0047]参见图4，在时间点‘401’，存储器件300可以在存储器控制器3的控制下进入软修复模式。这可以通过将来自存储器控制器3的设定命令MRS经由命令CMD施加至存储器件300、并且结合用于进入软修复模式的S_ENT而施加地址BA和ADD来实施。模式译码器电路330可以将软修复模式信号S0FT_PPR_M0DE激活。
[0048]在时间点‘402’，激活命令ACT可以经由命令CMD从存储器控制器3施加至存储器件300，并且表示存储器件300中的缺陷单元的修复地址RA可以经由地址BA和ADD来施加。经由地址BA和ADD输入的修复地址RA可以在地址锁存器电路320中被锁存作为锁存的存储体地址BA_LAT和锁存的正常地址ADD_LAT。修复地址RA可以包括与存储区块中的缺陷存储器单元有关的信息。
[0049]在时间点‘403’，写入命令WR经由命令CMD从存储器控制器3施加至存储器件300。然后，修复信号发生电路340可以在从时间点‘403’起经过与写入潜伏时间(WL)相对应的时间之后的时间点‘404’检查被输入有数据DATA的数据焊盘的一部分(例如，存储器件300的八个数据焊盘DQ〈0:7>中的四个数据焊盘DQ〈0:3>)的逻辑状态是否为‘低’，并且检查存储器件300是否被选中执行修复操作。当存储器件300被选中执行修复操作时(四个数据焊盘DQ〈0:3>的逻辑状态为‘低’)，软修复信号SPPR_EN可以被激活。然而，当全部的数据焊盘DQ〈0:3>的逻辑状态在时间点‘404’都不为‘低’时，软修复信号SPPR_EN可以不被激活，并且可以不执行修复操作。
[0050]当软修复信号SPPR_EN被激活时，锁存在地址锁存器电路320中的锁存的正常地址ADD_LAT可以被储存在第一寄存器电路390_BK0至第四寄存器电路390_BK3之中的通过锁存在地址锁存器电路320中的锁存的存储体地址BA_LAT而选中的寄存器电路中。因而，可以修复存储器件300中的缺陷存储器单元。例如，当锁存的存储体地址BA_LAT与第三存储区块BK2相对应时，锁存的正常地址ADD_LAT被储存在第三寄存器电路390_BK2中，以及可以用冗余存储器单元来替代与锁存的正常地址ADD_LAT相对应的第三存储区块BK2中的存储器单元。
[0051]在时间点‘405’，可以施加用于允许存储器件300处于预充电状态的预充电命令PCG0
[0052]在时间点‘406’，存储器件300可以在存储器控制器3的控制下从软修复模式中退出。这可以通过将来自存储器控制器3的设定命令MRS经由命令CMD施加至存储器件300、并且结合用于从软修复模式退出的S_EXIT而施加地址BA和ADD来实施。模式译码器电路330可以将软修复模式信号S0FT_PPR_M0DE去激活。
[0053]在存储器件300从软修复模式中退出之后，可以在存储器控制器3的控制下执行存储器件300的正常操作，例如激活、预充电、读取、写入和刷新操作。
[0054]由于从存储器控制器3施加至存储器件300的修复地址RA经由软修复操作仅储存在寄存器电路390_BK0至390_BK3中，所以当电力未供应至存储器件300时不保持修复效果。即，每当执行存储器件300的加电操作时，应再次执行软修复操作。
[0055]图5是图示存储器件300的硬修复操作过程的图。
[0056]参见图5，在时间点‘501’，存储器件300可以在存储器控制器3的控制下进入硬修复模式。这可以通过将来自存储器控制器3的设定命令MRS经由命令CMD施加至存储器件300、并且结合用于进入硬修复模式的H_ENT而施加地址BA和ADD来实施。模式译码器电路330可以将硬修复模式信号HARD_PPR_M0DE激活。
[0057]在时间点‘502’，激活命令ACT可以经由命令CMD从存储器控制器3施加至存储器件300，并且可以经由地址BA和ADD来施加表示存储器件300中的缺陷单元的修复地址RA。经由地址BA和ADD输入的修复地址RA可以在地址锁存器电路320中被锁存作为锁存的存储体地址BA_LAT和锁存的正常地址ADD_LAT。修复地址RA可以包括与存储区块中的缺陷存储器单元有关的信息。
[0058]在时间点‘503’，写入命令WR经由命令CMD从存储器控制器3施加至存储器件300。然后，修复信号发生电路340可以在从时间点‘503’起经过与写入潜伏时间(WL)相对应的时间之后的时间点‘504’，检查被输入有数据DATA的数据焊盘的一部分(例如，存储器件300的八个数据焊盘DQ〈0:7>中的四个数据焊盘DQ〈0:3>)的逻辑状态是否为‘低’，并且检查存储器件300是否被选中执行修复操作。当存储器件300被选中执行修复操作时(四个数据焊盘DQ〈0:3>的逻辑状态为‘低’)，硬修复信号HPPR_EN可以被激活。然而，当所有的数据焊盘DQ〈0:3>的逻辑状态在时间点‘504’都不为‘低’时，硬修复信号HPPR_EN可以不被激活，并且可以不执行修复操作。
[0059]当硬修复信号HPPR_EN被激活时，锁存在地址锁存器电路320中的锁存的正常地址ADD_LAT可以被编程(储存)到第一区REG10NJ)至第四区REG10N_3之中的通过锁存在地址锁存器电路320中的锁存的存储体地址BA_LAT而选中的区中。因而，修复地址RA可以被永久性地储存在非易失性存储器电路360中，并且每当执行存储器件300的加电操作时简单地执行启动操作，使得可以修复存储器件300。
[0060]在时间点‘505’，可以施加用于允许存储器件300处于预充电状态的预充电命令PCG0
[0061]在时间点‘506’，存储器件300可以在存储器控制器3的控制下从硬修复模式中退出。这可以通过将来自存储器控制器3的设定命令MRS经由命令CMD施加至存储器件300、并且结合用于从硬件修复模式退出的H_EXIT而施加地址BA和ADD来实施。模式译码器电路330可以将硬修复模式信号HARD_PPR_M0DE去激活。
[0062]由于从存储器控制器3施加至存储器件300的修复地址RA通过硬修复操作而被永久性编程在非易失性存储器电路360中，所以简单地执行启动操作使得存储器件300可以被永久性地修复。
[0063]如上所述，软修复操作具有的优点在于，在执行修复操作之后，立即产生修复操作的效果，并且当修复操作未被正确地执行时，可以恢复修复操作，但是具有的缺点在于，当电力未供应至存储器件时，不保持修复的效果。硬修复操作具有的优点在于，修复操作的效果是永久的，但是具有的缺点在于，不可以恢复修复操作，并且每当执行存储器件的加电操作时应当执行启动操作。
[0064]正确地执行上述暂时性和永久性的修复操作，使得可以有效地修复存储器件。
[0065]尽管已经出于说明性的目的描述了各种实施例，但是对本领域技术人员而言清楚的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
[0066]通过以上实施例可以看出，本申请提供了以下的技术方案。
[0067]技术方案1.一种存储器件，包括:
[0068]地址锁存器电路，适于锁存从所述存储器件的外部接收到的地址；
[0069]修复信号发生电路，适于产生软修复信号；
[0070]选择信息发生电路，适于利用由所述地址锁存器电路锁存的锁存地址中的第一比特来产生第一选择信息；
[0071]第一寄存器电路至第N寄存器电路，适于在所述软修复信号被激活时，通过被所述第一选择信息选中来储存所述锁存地址中的第二比特作为修复数据；以及
[0072]第一存储区块至第N存储区块，适于使用储存在相应的第一寄存器电路至第N寄存器电路中的修复数据来执行修复操作，
[0073]其中，N是大于I的整数。
[0074]技术方案2.如技术方案I所述的存储器件，其中，所述修复信号发生电路还产生硬修复信号，并且所述存储器件还包括:
[0075]非易失性存储器电路，包括第一区至第N区，用于在所述硬修复信号被激活时，通过被所述锁存地址中的第一比特选中来编程所述锁存地址中的第二比特；
[0076]启动控制电路，适于在启动操作中控制从所述非易失性存储器电路中顺序地读取数据，并且产生第二选择信息；
[0077]选择信息选择单元，适于在所述软修复信号被激活时将所述第一选择信息传送至所述第一寄存器电路至所述第N寄存器电路，以及在所述启动操作中将所述第二选择信息传送至所述第一寄存器电路至所述第N寄存器电路；以及
[0078]数据选择单元，适于在所述软修复信号被激活时将所述锁存地址中的第二比特传送至所述第一寄存器电路至所述第N寄存器电路，以及在所述启动操作中将从所述非易失性存储器电路中读取的数据传送至所述第一寄存器电路至所述第N寄存器电路。
[0079]技术方案3.如技术方案2所述的存储器件，其中，所述地址锁存器电路在激活命令被施加时锁存所述地址。
[0080]技术方案4.如技术方案2所述的存储器件，其中，所述地址包括存储体地址和正常地址，并且所述锁存地址中的第一比特与所述存储体地址相对应，以及所述锁存地址中的第二比特与所述正常地址相对应。
[0081]技术方案5.如技术方案2所述的存储器件，其中，所述修复信号发生电路在所述存储器件进入软修复模式的状态中当所述存储器件被选中执行软修复操作时将所述软修复信号激活，以及在所述存储器件进入硬修复模式的状态中在所述存储器件被选中执行硬修复操作时将所述硬修复信号激活。
[0082]技术方案6.如技术方案2所述的存储器件，其中，所述启动操作在所述存储器件的初始化操作时段中执行。
[0083]技术方案7.如技术方案2所述的存储器件，其中，所述非易失性存储器电路包括一次性编程存储器单元，其中在数据被写入一次之后，数据是不可改变的。
[0084]技术方案8.—种用于操作存储器件的方法，所述存储器件包括第一存储区块至第N存储区块以及储存相应第一存储区块至第N存储区块的修复数据的第一寄存器电路至第N寄存器电路，所述方法包括:
[0085]进入软修复模式；
[0086]与激活命令一起接收表示所述存储区块的缺陷存储器单元的地址，并且暂时地储存所述地址；
[0087]响应于写入命令，通过检查一个或更多个数据焊盘的状态来确定是否执行软修复操作；以及
[0088]当在确定步骤中确定出执行所述软修复操作时，将暂时储存的地址中的第二比特储存在所述第一寄存器电路至所述第N寄存器电路中的利用所述暂时储存的地址中的第一比特而选中的电路中作为修复数据，以及其中，N是大于I的整数。
[0089]技术方案9.如技术方案8所述的方法，还包括:
[0090]从所述软修复模式中退出。
[0091]技术方案10.如技术方案8所述的方法，其中，所述确定步骤包括:
[0092]检查所述写入命令的接收；以及
[0093]从检查所述写入命令的接收时起经过与写入潜伏时间相对应的时间之后，检查一个或更多个数据焊盘的逻辑电平。
[0094]技术方案11.如技术方案8所述的方法，其中，所述地址包括存储体地址和正常地址，并且所述存储体地址与所述暂时储存的地址中的第一比特相对应，以及所述正常地址与所述暂时储存的地址中的第二比特相对应。
[0095]技术方案12.如技术方案8所述的方法，还包括，在所述存储器件的启动操作中:
[0096]顺序地读取来自所述存储器件的非易失性存储器电路中的数据；以及
[0097]将读取的数据顺序地储存在相应的第一寄存器电路至第N寄存器电路中作为所述第一存储区块至所述第N存储区块的修复数据。
[0098]技术方案13.—种用于操作存储系统的方法，所述存储系统包括存储器件和存储器控制器，所述存储器件包括第一存储区块至第N存储区块和用于储存相应第一存储区块至第N存储区块的修复数据的第一寄存器电路至第N寄存器电路，所述存储器控制器控制所述存储器件，所述方法包括:
[0099]通过所述存储器控制器来控制所述存储器件进入软修复模式；
[0100]将表示所述存储区块的缺陷存储器单元的地址与激活命令一起从所述存储器控制器施加至所述存储器件；
[0101]将所述地址暂时地储存在所述存储器件中；
[0102]将来自所述存储器控制器的写入命令施加至所述存储器件；
[0103]响应于所述写入命令的施加，通过由所述存储器件来检查一个或更多个数据焊盘的逻辑状态，确定是否执行软修复操作；以及
[0104]当在确定步骤中确定出执行所述软修复操作时，将暂时储存的地址中的第二比特储存在所述第一寄存器电路至所述第N寄存器电路中的利用所述暂时储存的地址中的第一比特而选中的电路中作为修复数据，以及其中，N是大于I的整数。
[0105]技术方案14.如技术方案13所述的方法，还包括:
[0106]通过所述存储器控制器来控制所述存储器件从所述软修复模式中退出；以及
[0107]在所述存储器件从所述软修复模式中退出之后，通过所述存储器控制器来控制所述存储器件执行读取和写入操作。
[0108]技术方案15.如技术方案13所述的方法，其中，所述地址包括存储体地址和正常地址，并且所述存储体地址与所述暂时储存的地址中的第一比特相对应，以及所述正常地址与所述暂时储存的地址中的第二比特相对应。
【主权项】
1.一种存储器件，包括: 地址锁存器电路，适于锁存从所述存储器件的外部接收到的地址； 修复信号发生电路，适于产生软修复信号； 选择信息发生电路，适于利用由所述地址锁存器电路锁存的锁存地址中的第一比特来产生第一选择信息； 第一寄存器电路至第N寄存器电路，适于在所述软修复信号被激活时，通过被所述第一选择信息选中来储存所述锁存地址中的第二比特作为修复数据；以及 第一存储区块至第N存储区块，适于使用储存在相应的第一寄存器电路至第N寄存器电路中的修复数据来执行修复操作， 其中，N是大于I的整数。2.如权利要求1所述的存储器件，其中，所述修复信号发生电路还产生硬修复信号，并且所述存储器件还包括: 非易失性存储器电路，包括第一区至第N区，用于在所述硬修复信号被激活时，通过被所述锁存地址中的第一比特选中来编程所述锁存地址中的第二比特； 启动控制电路，适于在启动操作中控制从所述非易失性存储器电路中顺序地读取数据，并且产生第二选择信息； 选择信息选择单元，适于在所述软修复信号被激活时将所述第一选择信息传送至所述第一寄存器电路至所述第N寄存器电路，以及在所述启动操作中将所述第二选择信息传送至所述第一寄存器电路至所述第N寄存器电路；以及 数据选择单元，适于在所述软修复信号被激活时将所述锁存地址中的第二比特传送至所述第一寄存器电路至所述第N寄存器电路，以及在所述启动操作中将从所述非易失性存储器电路中读取的数据传送至所述第一寄存器电路至所述第N寄存器电路。3.如权利要求2所述的存储器件，其中，所述地址锁存器电路在激活命令被施加时锁存所述地址。4.如权利要求2所述的存储器件，其中，所述地址包括存储体地址和正常地址，并且所述锁存地址中的第一比特与所述存储体地址相对应，以及所述锁存地址中的第二比特与所述正常地址相对应。5.如权利要求2所述的存储器件，其中，所述修复信号发生电路在所述存储器件进入软修复模式的状态中当所述存储器件被选中执行软修复操作时将所述软修复信号激活，以及在所述存储器件进入硬修复模式的状态中在所述存储器件被选中执行硬修复操作时将所述硬修复信号激活。6.如权利要求2所述的存储器件，其中，所述启动操作在所述存储器件的初始化操作时段中执行。7.如权利要求2所述的存储器件，其中，所述非易失性存储器电路包括一次性编程存储器单元，其中在数据被写入一次之后，数据是不可改变的。8.一种用于操作存储器件的方法，所述存储器件包括第一存储区块至第N存储区块以及储存相应第一存储区块至第N存储区块的修复数据的第一寄存器电路至第N寄存器电路，所述方法包括: 进入软修复模式； 与激活命令一起接收表示所述存储区块的缺陷存储器单元的地址，并且暂时地储存所述地址； 响应于写入命令，通过检查一个或更多个数据焊盘的状态来确定是否执行软修复操作；以及 当在确定步骤中确定出执行所述软修复操作时，将暂时储存的地址中的第二比特储存在所述第一寄存器电路至所述第N寄存器电路中的利用所述暂时储存的地址中的第一比特而选中的电路中作为修复数据，以及其中，N是大于I的整数。9.如权利要求8所述的方法，还包括: 从所述软修复模式中退出。10.一种用于操作存储系统的方法，所述存储系统包括存储器件和存储器控制器，所述存储器件包括第一存储区块至第N存储区块和用于储存相应第一存储区块至第N存储区块的修复数据的第一寄存器电路至第N寄存器电路，所述存储器控制器控制所述存储器件，所述方法包括: 通过所述存储器控制器来控制所述存储器件进入软修复模式； 将表示所述存储区块的缺陷存储器单元的地址与激活命令一起从所述存储器控制器施加至所述存储器件； 将所述地址暂时地储存在所述存储器件中； 将来自所述存储器控制器的写入命令施加至所述存储器件； 响应于所述写入命令的施加，通过由所述存储器件来检查一个或更多个数据焊盘的逻辑状态，确定是否执行软修复操作；以及 当在确定步骤中确定出执行所述软修复操作时，将暂时储存的地址中的第二比特储存在所述第一寄存器电路至所述第N寄存器电路中的利用所述暂时储存的地址中的第一比特而选中的电路中作为修复数据，以及其中，N是大于I的整数。
【文档编号】G11C29/44GK106033684SQ201510121525
【公开日】2016年10月19日
【申请日】2015年3月19日
【发明人】梁钟烈, 刘正宅, 朴嘉蓝
【申请人】爱思开海力士有限公司