一种两端口静态随机存储器单元的制作方法
【专利摘要】本发明涉及一种两端口静态随机存储器单元，包括交叉耦合的反相器一、反相器二、NMOS晶体管N6、NMOS晶体管N7以及读端口，写字线WWL连接NMOS晶体管N6和NMOS晶体管N7的栅端，NMOS晶体管N7的漏端、反相器一的输入端以及反相器二的输出端连接于存储节点反BITB，反相器一的输出端、NMOS晶体管N6的漏端和反相器二的输入端均连接于存储节点BIT，NMOS晶体管N7的源端接写位线反WBLB，NMOS晶体管N6的源端接写位线WBL；读端口包括至少一个NMOS晶体管。解决了现有的两断口静态随机存储器版图面积大的技术问题，本发明通过减少晶体管的数量，缩小版图面积。
【专利说明】
一种两端口静态随机存储器单元
技术领域
[0001]本发明涉及静态随机存储器设计领域，特别涉及一种两端口静态随机存储器单
J L ο
【背景技术】
[0002]静态随机存储器作为集成电路中的重要的存储元件，由于其高性能，高可靠性，低功耗等优点被广泛的应用于高性能计算器系统(CPU)，片上系统(SOC)，手持设备等计算领域。根据国际半导体技术蓝图1TRS的估计，到2018年，嵌入式的静态随机存储器面积占到整个计算机系统(CPU)，片上系统(SOC)面积的90%以上。两端口静态随机存储器作为静态随机存储器的一种，其支持一个端口的读操作和一个端口的写操作同时进行。两端口静态随机存储器单元是两端口静态随机存储器中最重要的组成部分，占整个两端口静态随机存储器面积的70%以上。两端口静态随机存储器单元是在传统的单端口6管静态随机存储单元的基础上，增加了专门的读端口来实现的，其实现方式包括单端读或双端读。双端读的优点在于可以使用灵敏放大器对两根读位线的小信号电压差进行放大，且不需要参考位线。相比于单端读，具有速度快，功耗小，外围电路简单的优点。
[0003]如图1，图1为现有技术的10管双端读的两端口静态随机存储器单元原理图，包括交叉耦合的反相器101、反相器102，匪05晶体管勵-肥。
[0004]存储节点BIT连接反相器102的输入和反相器101的输出，还连接匪OS晶体管NO的漏端和NMOS晶体管N2的栅端。存储节点反BITB连接反相器101的输入和反相器102的输出，还连接NMOS晶体管NI的漏端和NMOS晶体管N4的栅端。写字线WWL连接NMOS晶体管NO、NI的栅端。写位线反WBLB连接NMOS晶体管NI的源端。写位线WBL连接NMOS晶体管NO的源端。读字线RWL连接NMOS晶体管N3、N5的栅端。读位线反RBLB连接NMOS晶体管N5的漏端。读位线RBL连接WOS晶体管N3的漏端。接地GND连接NMOS晶体管N3、N5的源端。SO连接匪OS晶体管N2的漏端和NMOS晶体管N3的源端。SI连接NMOS晶体管N4的漏端和NMOS晶体管N5的源端。
[0005]其工作原理如下:
[0006]在保持模式时，读位线RBL和读位线反RBLB被预充电到电源电压VDD。读字线RWL为低，N3和N5关断。根据存储在存储节点BIT的和存储节点反BITB的值，N2和N4导通或关闭。当存储节点BIT为“O”，存储节点反BITB为“I”时，N2关断，N4导通。当存储节点BIT为“I”，存储节点反BI TB为“O”时，N4关断，N2导通。
[0007]在读操作时，读位线RBL和读位线反RBLB浮空。对于被选中的存储单元，读字线RWL拉高。N3和N5打开。根据存储在存储节点BIT的和存储节点反BITB的值，通过N2或N4对读位线RBL或读位线反RBLB放电。当存储节点BIT为“O”，存储节点反BITB为T时，N2关断，N4导通。通过串连N4和N5对读位线反RBLB放电。由于N2关断，读位线RBL保持在电源电压VDDoi存储节点BIT为“I”，存储节点反BITB为“O”时，N4关断，N2导通。通过串连N2和N3对读位线RBL放电。由于N4关断，读位线反RBLB保持在电源电压VDD。当读位线RBL和RBLB上的电压差Δ RBL达到灵敏放大器的失调电压时，灵敏放大器将读位线RBL和RBLB的小信号电压差放大成全摆幅。如图2所示，图2为现有技术的10管双端读的两端口静态随机存储器单元版图。从上至下包括金属层，层内通孔层，多晶硅层，有源区层，N注入层，和P注入层。各层使用不同的填充图形来标记。
[0008]BITB多晶硅11和其下方的N4有源区10形成NMOS晶体管财。财有源区通过GND层内通孔左12和GND金属左13连起来。GND金属左13通过金属层间通孔层连接GND布线层。上下相邻的两个存储单元的N4有源区10、GND层内通孔左12和GND金属左13是共用的。
[0009]RWL多晶硅左15和其下方的N5有源区14形成匪OS晶体管N5A5有源区14通过RBLB层内通孔16和RBLB金属17连起来。上下相邻的两个存储单元的N5有源区14、RBLB层内通孔16和RBLB金属17是共用的。RBLB金属通过金属层间通孔层连接RBLB布线层。RWL多晶硅左15通过RWL层内通孔左18连接RWL金属左19。左右相邻的两个存储单元的RWL多晶硅左15、RWL层内通孔左18和RWL金属左19是共用的。
[0010]BIT多晶硅2和其下方的N2有源区I形成匪OS晶体管N2A2有源区I通过GND层内通孔右3和GND金属右4连起来。GND金属右4通过金属层间的通孔层连接GND布线层。上下相邻的两个存储单元的N4有源区1、GND层内通孔右3和GND金属右4是共用的。
[0011]RWL多晶硅右6和其下方的N3有源区5形成NMOS晶体管N3J3有源区通过RBL层内通孔7和RBL金属8连起来。上下相邻的两个存储单元的N3有源区5、RBL层内通孔7和RBL金属8是共用的。RBL金属8通过金属层间通孔层连接RBL布线层。RWL多晶硅右6通过RWL层内通孔右连接RWL金属右9。左右相邻的两个存储单元的RWL多晶硅右、RWL层内通孔右20和RWL金属右9是共用的。
[0012]现有的10管双端读的双端口静态随机存储器虽然具有速度快，功耗小，外围电路简单的优点;但是版图面积大。
【发明内容】
[0013]为了解决现有的两断口静态随机存储器版图面积大的技术问题，本发明提供一种两端口静态随机存储器单元，本发明通过减少晶体管的数量，缩小版图面积。
[0014]本发明的技术解决方案:
[0015]一种两端口静态随机存储器单元，包括交叉耦合的反相器一 301、反相器二 302、NMOS晶体管N6、NM0S晶体管N7以及读端口，写字线WffL连接匪OS晶体管N6和NMOS晶体管N7的栅端，NMOS晶体管N7的漏端、反相器一 301的输入端以及反相器二 302的输出端连接于存储节点反BITB，反相器一 301的输出端、匪OS晶体管N6的漏端和反相器二 302的输入端均连接于存储节点811'，匪03晶体管阶的源端接写位线反胃81^，匪03晶体管邮的源端接写位线冊1^其特殊之处在于:所述读端口包括至少一个NMOS晶体管。
[0016]上述读端口包括匪OS晶体管N8和NMOS晶体管N9，所述NMOS晶体管N8的栅端与存储节点BIT连接，NMOS晶体管N8的漏端与读位线RBL连接，所述NMOS晶体管N9的栅端与存储节点反BITB连接，匪OS晶体管N9的漏端与读位线反RBLB连接，读字线反RWLB连接NMOS晶体管N8和NMOS晶体管N9的源端。
[0017]上述读端口包括NMOS晶体管NlO，所述NMOS晶体管NlO，所述NMOS晶体管NlO的栅端与存储节点反BI TB连接，匪OS晶体管NI O的漏端与读位线反RBLB连接，读字线反RWLB连接NMOS晶体管NlO的源端。
[0018]本发明所具有的优点:
[0019]1、相比与传统的10管双端读两端口静态随机存储器单元，本发明的8管两端口静态的存储单元减少了两个晶体管，在相同的工艺条件以及相同的设计规则检查(DRC)条件下，本发明的存储单元版图高度不变，宽度减小了约10%，因而存储单元的版图面积减小了约 10% ο
[0020]2、相比与传统的10管双端读两端口静态随机存储器单元，本发明的7管的两端口静态的存储单元减少了三个晶体管，在相同的工艺条件以及相同的设计规则检查(DRC)条件下，本发明的存储单元版图高度不变，宽度减小了约26%，因而存储单元的版图面积减小了约 26 %。
【附图说明】
[0021]图1为现有技术的10管双端读的两端口静态随机存储器单元原理图。
[0022]图2为现有技术的10管双端读的两端口静态随机存储器单元版图。
[0023]图3为本发明的8管双端读的两端口静态随机存储器单元原理图。
[0024]图4为本发明的8管双端读的两端口静态随机存储器单元版图。
[0025]图5为本发明的7管两端口静态随机存储器单元原理图。
[0026]图6为本发明的7管两端口静态随机存储器版图。
[0027]其中附图标记为:
[0028]1-N2有源区，2-BIT多晶硅，3-GND层内通孔右，4-GND金属右，5-N3有源区，6-RWL多晶硅右，7-RBL层内通孔，8-RBL金属，9-RWL金属右，10-N4有源区，I1-BITB多晶硅，12-GND层内通孔左，13-GND金属左，14-N5有源区，15-RWL多晶硅左，16-RBLB层内通孔，17-RBLB金属，18-RWL层内通孔左，19-RWL金属左，20-RWL层内通孔右，21-RWLB层内通孔右，22-RWLB层内通孔左，23-RWLB金属右，24-RWLB金属左，25-RBL通孔，26-RBL金属，27-N8有源区，28-N9有源区，31-NlO有源区，32-RBLB层内通孔，33-RBLB金属，34-BITB多晶硅，35-RWLB金属，36-RWLB层内通孔。
【具体实施方式】
[0029]下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
[0030]如3所示为本发明的8管双端读的两端口静态随机存储器单元原理图，包括交叉耦合的反相器一 301、反相器二 302，匪03晶体管邮-_。
[0031]存储节点BIT连接反相器二302的输入和反相器一301的输出，还连接NMOS晶体管N6的漏端和匪OS晶体管N8的栅端。存储节点反BITB连接反相器一 301的输入和反相器二 302的输出，还连接匪OS晶体管N7的漏端和匪OS晶体管N9的栅端。写字线WWL连接匪OS晶体管N6、N7的栅端。写位线反WBLB连接匪OS晶体管N7的源端。写位线WBL连接匪OS晶体管N6的源端。读字线反RWLB连接NMOS晶体管N8、N9的源端。读位线反RBLB连接NMOS晶体管N9的漏端。读位线RBL连接NMOS晶体管N8的漏端。
[0032]其工作原理如下:
[0033]在保持模式时，读位线RBL和读位线反RBLB被预充电到电源电压VDD。根据存储在存储节点BIT的和存储节点反BITB的值，N8和N9导通或关闭。当存储节点BIT为“O”，存储节点反BI TB为“I”时，N8关断，N9导通。读字线反RWLB被N9预充电到VDD_Vtn3，其中Vtn3为NMOS晶体管N9的阈值电压。当存储节点BIT为T，存储节点反BITB为“O”时，N9关断，N8导通。读字线反RWLB被N8预充电到VDD-Vtn2，其中Vtn2为NMOS晶体管N8的阈值电压。
[0034]在读操作时，读位线RBL和读位线反RBLB浮空。对于被选中的存储单元，读字线反RWLB被读字线译码器拉低。根据存储在存储节点BIT的和存储节点反BITB的值，通过N8或N9对读位线RBL或读位线反RBLB放电。当存储节点BIT为“O”，存储节点反BITB为“I”时，N8关断，N9导通。通过N9对读位线反RBLB放电。由于N8关断，读位线RBL保持在电源电压VDD。当存储节点BIT为“I”，存储节点反BITB为“O”时，N9关断，N8导通。通过N8对读位线RBL放电。由于N9关断，读位线反RBLB保持在电源电压VDD。当读位线RBL和RBLB上的电压差△ RBL达到灵敏放大器的失调电压时，灵敏放大器将读位线RBL和RBLB的小信号电压差放大成全摆幅。
[0035]如图4所示，图4为本发明的8管双端读的两端口静态随机存储器单元版图。从上至下包括金属层，通孔层，多晶硅层，有源区层，N注入层，和P注入层。各层使用不同的填充图形来标记。
[0036]BITB多晶硅11和其下方的N9有源区28形成NMOS晶体管N9。.有源区28通过RBLB层内通孔16和RBLB金属17连起来。RBLB金属17通过层间通孔连接RBLB布线层。上下相邻的两个存储单元的N9有源区28、RBLB层内通孔16和RBLB金属17是共用的。N9有源区28还通过RWLB层内通孔左22连接RWLB金属左24 AWLB金属左24通过层间通孔和金属连接RWLB布线层。
[0037]BIT多晶硅2和其下方的N8有源区27形成NMOS晶体管N8。.有源区27通过RBL层内通孔25和RBL金属26连起来。RBL金属26通过层间通孔连接RBL布线层。上下相邻的两个存储单元的N8有源区、RBLB层内通孔和RBLB金属是共用的。N8有源区还通过RWLB层内通孔右21连接RWLB金属右23 AWLB金属右23通过层间通孔和金属连接RWLB布线层。
[0038]如图5所示，7管两端口静态随机存储器单元的原理图包括交叉耦合的反相器一301、反相器二302、NM0S晶体管N6、NM0S晶体管N7以及读端口，写字线WffL连接NMOS晶体管N6和NMOS晶体管N7的栅端，匪OS晶体管N7的漏端、反相器一 301的输入端以及反相器二 302的输出端连接于存储节点反BITB，反相器一 301的输出端、匪OS晶体管N6的漏端和反相器二302的输入端均连接于存储节点BIT，NM0S晶体管N7的源端接写位线反WBLB，W0S晶体管N6的源端接写位线WBL;读端口包括NMOS晶体管NlO，W0S晶体管NlO的栅端与存储节点反BITB连接，NMOS晶体管NlO的漏端与读位线反RBLB连接，读字线反RWLB连接匪OS晶体管NlO的源端。
[0039]如图6所示，7管两端口静态随机存储器单元版图，BIT多晶硅34和其下方的NlO有源区31形成NMOS晶体管NlOt3NlO有源区通过RBLB层内通孔32和RBLB金属33连起来。RBLB金属33通过层间通孔连接RBLB布线层。上下相邻的两个存储单元的NlO有源区31、RBLB层内通孔32和RBLB金属33是共用的。NlO有源区31还通过RWLB层内通孔36连接RWLB金属35 AWLB金属35通过层间通孔和金属连接RWLB布线层。
【主权项】
1.一种两端口静态随机存储器单元，包括交叉耦合的反相器一 (301)、反相器二 (302)、NMOS晶体管N6、NMOS晶体管N7以及读端口，写字线WffL连接匪OS晶体管N6和NMOS晶体管N7的栅端，NMOS晶体管N7的漏端、反相器一(301)的输入端以及反相器二(302)的输出端连接于存储节点反BITB，反相器一 (301)的输出端、匪OS晶体管N6的漏端和反相器二(302)的输入端均连接于存储节点811'，匪03晶体管阶的源端接写位线反胃81^4103晶体管邮的源端接写位线WBL ；其特征在于:所述读端口包括至少一个NMOS晶体管。2.根据权利要求1所述的两端口静态随机存储器单元，其特征在于:所述读端口包括NMOS晶体管N8和NMOS晶体管N9，所述NMOS晶体管N8的栅端与存储节点BIT连接，匪OS晶体管N8的漏端与读位线RBL连接，所述NMOS晶体管N9的栅端与存储节点反BITB连接，NMOS晶体管N9的漏端与读位线反RBLB连接，读字线反RWLB连接NMOS晶体管N8和NMOS晶体管N9的源端。3.根据权利要求1所述的两端口静态随机存储器单元，其特征在于:所述读端口包括WOS晶体管NlO，所述NMOS晶体管NlO，所述匪OS晶体管NlO的栅端与存储节点反BITB连接，NMOS晶体管NlO的漏端与读位线反RBLB连接，读字线反RWLB连接NMOS晶体管NlO的源端。
【文档编号】G11C11/413GK106067317SQ201610590310
【公开日】2016年11月2日
【申请日】2016年7月25日
【发明人】熊保玉, 武宝峰
【申请人】西安紫光国芯半导体有限公司