适于存储器编程暂停-恢复的控制器的制造方法
【专利摘要】本发明公开一种存储器系统，该存储器系统可包括：存储器，其包括多个管芯；以及控制器，其适用于在多个管芯中的一个的编程期间接收主机读取请求，基于暂停阈值确定多个管芯中的可暂停管芯以及暂停确定的可暂停管芯并执行接收的请求。
【专利说明】适于存储器编程暂停-恢复的控制器
[0001]相关申请的交叉引用
[0002]本申请要求于2015年4月21日提交的申请号为62/150，700的美国临时申请的权益，其全部内容在此通过引用并入本文。
技术领域
[0003]本公开的示例性实施例涉及一种存储器系统及其操作方法。
【背景技术】
[0004]计算机环境范式已经转变为可随时随地使用的普适计算系统。由于该事实，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已快速增长。这些便携式电子装置通常使用具有存储器装置即数据储存装置的存储器系统。数据储存装置用作便携式电子装置的主存储器装置或辅助存储器装置。
[0005]因为它们不具有活动部件，使用存储器装置的数据储存装置提供良好的稳定性、耐用性、高的信息存取速度及低功耗。具有这种优点的数据储存装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
【发明内容】
[0006]本发明的方面包括存储器系统。存储器系统可包括:存储器，其包括多个管芯；以及控制器，其适于在多个管芯中的一个的编程期间接收主机读取请求、基于暂停阈值确定多个管芯中的可暂停管芯以及暂停确定的可暂停管芯并执行接收的请求。
[0007]本发明的进一步的方面包括方法。方法可包括:利用控制器在存储器的多个管芯中的一个的编程期间接收主机读取请求;基于暂停阈值确定多个管芯中的可暂停管芯；以及暂停确定的可暂停管芯并执行接收的请求。
[0008]本发明的附加方面包括具有控制器的存储器装置，其中控制器被配置为在多个管芯中的一个管芯的编程期间接收主机读取请求、基于暂停阈值确定多个管芯中的可暂停管芯以及暂停确定的可暂停管芯并执行接收的请求。
【附图说明】
[0009]图1是示意性示出根据本发明的实施例的存储器系统的框图。
[0010]图2是示出根据本发明的实施例的存储器系统的框图。
[0011]图3是示出根据本发明的实施例的存储器装置的存储块的电路图。
[0012]图4是示出根据本发明的方面的暂停-恢复编程的时间流的简图。
[0013]图5是示出根据本发明的方面的重复暂停-恢复编程的时间流的简图。
[0014]图6是示出根据本发明的方面的管芯的状态转换的流程图。
[0015]图7是根据本发明的方面的存储器系统的简图。
[0016]图8是根据本发明的方面的暂停-恢复编程的步骤的流程图。
【具体实施方式】
[0017]下面将参照附图更详细地描述各种实施例。然而，本发明可以不同的形式呈现且不应被解释为限于在本文中提出的实施例。而是，这些实施例被提供使得本公开将是彻底且完整的，并将本发明的范围充分传达给本领域技术人员。在整个公开中，相似的参考数字指的是本发明的各种附图和实施例中的相似部件。
[0018]本发明可以多种方式实施，包括作为方法;设备;系统;物质的构成;呈现在计算机可读储存介质上的计算机编程产品；和/或处理器，诸如适于执行储存在联接至处理器的存储器上和/或由联接至处理器的存储器提供的指令的处理器。在该说明书中，本发明采用的这些实施例或任何其它形式可被称为技术。一般而言，公开的方法的步骤的顺序可在本发明的范围内变化。除非另有声明，否则诸如被描述为适于执行任务的处理器或存储器的组件可被实施为临时适于在给定时间执行任务的一般组件或被制造为执行任务的特殊组件。如在本文中所使用的，数据“处理器”是指适于处理诸如计算机编程指令的数据的一个或多个装置、电路和/或处理核心。
[0019]下面将连同示出本发明的原理的附图一起提供本发明的一个或多个实施例的详细说明。结合这些实施例描述本发明，但本发明不限于任一实施例。本发明的范围仅由权利要求限定且本发明包含许多替换方案、变型和等同方案。为了提供对本发明的深入理解，在下面的说明中阐述了许多特定细节。这些实施例被提供用于示例的目的且本发明可根据权利要求而不是这些特定细节中的一些或全部来实施。为了清楚的目的，没有详细描述在技术领域中已知的与本发明相关的技术材料，使得本发明没有不必要的模糊。
[0020]图1是示意性示出根据本发明的实施例的存储器系统10的框图。
[0021]参照图1，存储器系统10可包括存储器控制器100和半导体存储器装置200。
[0022]存储器控制器100可控制半导体存储器装置200的全部操作。
[0023]半导体存储器装置200可在存储器控制器100的控制下执行一个或多个擦除操作、编程操作和读取操作。半导体存储器装置200通过输入/输出线接收命令CMD、地址ADDR和数据DATA。半导体存储器装置200可通过电力线接收电力PWR并通过控制线接收控制信号CTRL。控制信号可包括命令锁存启用(CLE)信号、地址锁存启用(ALE)信号、芯片启用(CE)信号、写入启用(WE)信号、读取启用(RE)信号等。
[0024]存储器控制器100和半导体存储器装置200可集成在单个半导体装置中。例如，存储器控制器100和半导体存储器装置200可集成在诸如固态驱动器(SSD)的单个半导体装置中。固态驱动器可包括用于将数据储存在其中的储存装置。当半导体存储器系统10用在SSD中时，联接至存储器系统10的主机(未示出)的操作速度可显著提高。
[0025]存储器控制器100和半导体存储器装置200可集成在诸如存储卡的单个半导体装置中。例如，存储器控制器100和半导体存储器装置200可集成在单个半导体装置中以配置诸如个人计算机存储卡国际协会(PCMCIA) PC卡、标准闪存(CF)卡、智能媒体(SM)卡、记忆棒、多媒体卡(丽C)、减小尺寸的多媒体(RS-MMC)、微型版的丽C (微型丽C)、安全数字(SD)卡、小型安全数字(小型SD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)以及通用闪速储存器(UFS)的存储卡。
[0026]再如，存储器系统10可被提供作为包括诸如计算机、超便携移动PC(UMPC)、工作站、上网本电脑、个人数字助理(PDA)、便携式计算机、网络平板PC、无线电话、移动电话、智能电话、电子书阅读器、便携式多媒体播放器(PMP)、便携式游戏装置、导航装置、黑匣子、数码相机、数字多媒体广播(DMB)播放器、3维电视、智能电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、数据中心的储存装置、能够在无线环境中接收并传输信息的装置、家庭网络的电子装置中的一种、计算机网络的电子装置中的一种、远程信息处理网络的电子装置中的一种、无线射频识别(RFID)装置或计算系统的电子装置的各种元件中的一种。
[0027]图2是示出根据本发明的实施例的存储器系统的详细框图。例如，图2的存储器系统可描述图1中示出的存储器系统10。
[0028]参照图2，存储器系统10可包括存储器控制器100和半导体存储器装置200。存储器系统10可响应于来自主机装置的请求而操作，且更特别地储存待被由主机装置访问的数据。
[0029]主机装置可利用各种电子装置中的任意一种来实施。在一些实施例中，主机装置可包括诸如台式计算机、工作站、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器和数字视频播放器的电子装置。在一些实施例，主机装置可包括诸如移动电话、智能电话、电子书、MP3播放器、便携式多媒体播放器(PMP)和便携式游戏机的便携式电子装置。
[0030]存储器装置200可储存待被由主机装置访问的数据。
[0031]存储器装置200可利用诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器装置或诸如只读存储器(R0M)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)和电阻式RAM(RRAM)的非易失存储器装置来实施。
[0032]控制器100可控制数据储存在存储器装置200中。例如，控制器100可响应于来自主机装置的请求控制存储器装置200。控制器100可将从存储器装置200读取的数据提供至主机装置，并将从主机装置提供的数据储存在存储器装置200中。
[0033]控制器100可包括通过总线160联接的储存单元110、控制单元120、错误纠正码(ECC)单元130、主机接口 140和存储器接口 150。
[0034]储存单元110可用作存储器系统10和控制器100的工作存储器并储存用于驱动存储器系统10和控制器100的数据。当控制器100控制存储器装置200的操作时，储存单元110可储存被控制器100和存储器装置200用于诸如读取操作、写入操作、编程操作和擦除操作的数据。
[0035]储存单元110可利用易失性存储器来实施。储存单元110可利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。如上所述，储存单元110可将主机装置使用的数据储存在存储器装置200中以用于读取操作和写入操作。为了储存数据，储存单元110可包括编程存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等。
[0036]控制单元120可响应于来自主机装置的写入请求或读取请求而控制存储器系统10的一般操作和用于存储器装置200的写入操作或读取操作。控制单元120可驱动固件以控制存储器系统10的一般操作，其中固件被称为闪存转换层(FTL)。例如，FTL可执行诸如逻辑_物理(L2P)映射、损耗均衡、碎片收集和坏块处理的操作。L2P映射被称为逻辑块寻址(LBA)。
[0037]ECC单元130可检测并纠正在读取操作期间从存储器装置200读取的数据中的错误。当错误位的数量大于或等于可纠正错误位的阈值数量时，ECC单元130可不纠正错误位，而是可输出表示纠正错误位失败的错误纠正失败信号。
[0038]在一些实施例中，ECC单元130可基于诸如低密度奇偶检查(LDPC)码、博斯-查德胡里-霍昆格姆(BCH)码、涡轮(turbo)码、涡轮乘积码(TPC)、里德-所罗门(RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、分组编码调制(BCM)等的编码调制来执行错误纠正操作。ECC单元130可包括用于错误纠正操作的所有电路、系统或装置。
[0039]主机接口 140可通过诸如通用串行总线(USB)、多媒体卡(MMC)、外围组件互连高速(PC1-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和集成驱动电路(IDE)的各种接口协议中的一个或多个与主机装置通信。
[0040]存储器接口 150可提供控制器100和存储器装置200之间的接口以允许控制器100响应于来自主机装置的请求而控制存储器装置200。存储器接口 150可在CPU 120的控制器下生成用于存储器装置200的控制器信号并处理数据。当存储器装置200是诸如NAND闪速存储器的闪速存储器时，存储器接口 150可在CPU 120的控制器下生成用于存储器装置200的控制器信号并处理数据。
[0041 ] 存储器装置200可包括存储单元阵列210、控制电路220、电压生成电路230、行解码器240、页面缓冲器250、列解码器260和输入/输出电路270。存储单元阵列210可包括多个存储块211并可将数据储存在其中。电压生成电路230、行解码器240、页面缓冲器250、列解码器260和输入/输出电路270形成用于存储器单元阵列210的外围电路。外围电路可执行存储器单元阵列210的编程操作、读取操作或擦除操作。控制电路220可控制外围电路。
[0042]电压生成电路230可生成具有各种电平的操作电压。例如，在擦除操作中，电压生成电路230可生成具有各种电平的操作电压，诸如擦除电压和过电压。
[0043]行解码器240可连接至电压生成电路230和多个存储块211。行解码器240可响应于由控制电路220生成的行地址RADD选择多个存储块211中的至少一个存储块，并将从电压生成电路230供应的操作电压传输至在多个存储块211中选择的存储块。
[0044]页面缓冲器250通过位线BL(未示出)连接至存储器单元阵列210。页面缓冲器250可响应于由控制电路220生成的页面缓冲器控制信号利用正电压对位线BL预充电、在编程操作中将数据传输至选择的存储块/在读取操作中从选择的存储块接收数据或临时储存传输的数据。
[0045]列解码器260可将数据传输至页面缓冲器250/从页面缓冲器250接收数据或将数据传输至输入/输出电路270/从输入/输出电路270接收数据。
[0046]输入/输出电路270可通过输入/输出电路270将从外部装置(例如，存储器控制器100)传输的命令和地址传输至控制电路220、将数据从外部装置传输至列解码器260或将数据从列解码器260输出至外部装置。
[0047]控制电路220可响应于命令和地址控制外围电路。
[0048]图3是示出根据本发明的实施例的半导体存储器装置的存储块的电路图。例如，图3的存储块可以是图2中示出的存储器单元阵列210的存储块211。
[0049]参照图3，存储块211可包括分别联接至位线BLO至BLm-1的多个单元字符串221。每列的单元字符串可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元或存储器单元晶体管可串行地联接在选择晶体管DST和SST。存储单元MCO至MCn-1中的每个可由每个单元中都储存多位数据信息的多层单元(MLC)形成。单元字符串221可分别电联接至对应的位线BLO至BLm-1。
[0050]在一些实施例中，存储块211可包括NAND型闪速存储单元。然而，储存块211不限于NAND闪速存储器，而是可包括NOR型闪速存储器、结合两个或多个类型的存储单元的混合闪速存储器和控制器被嵌入在存储芯片内部的1-NAND闪速存储器。
[0051]当存储(NAND)装置正在伺服编程请求时，发给管芯的随后的读取请求不得不等待直到该编程完成。典型地，管芯编程时间相对较长，这延长了读取延迟且可降低整个系统性能(例如，吞吐量和伺服质量(QoS)延迟)。
[0052]编程暂停-恢复特征可用于改善这些问题。编程暂停-恢复为了伺服对相同管芯的等待请求暂停正在进行的编程，然后事后恢复暂停的编程。编程暂停-恢复特征使得能够早早地发出读取请求，从而显著降低读取延迟。
[0053]图4示出在管芯编程暂停一次的示例中的编程暂停-恢复的时间流。数据转移发生在框400期间。一旦数据转移400完成，管芯编程(例如，管芯编程402)开始。管芯编程402被等待读取请求暂停，且存在由暂停导致的编程暂停延迟时间(框404)。在框406中，等待读取请求被伺服，且当读取请求完成时，编程在框408中恢复直到其完成。
[0054]图5示出在管芯编程被暂停多次的示例中的编程暂停-恢复的时间流。数据转移500可开始，然后管芯编程502开始。当第一管芯暂停命令被接收时，管芯编程502将停止。暂停命令引起编程暂停延迟周期504，然后等待读取请求506被伺服。然后未完成的编程恢复508直到另一暂停请求被接收。暂停请求引起另一个暂停延迟周期510，然后等待读取请求被伺服512。用于数据恢复的时间周期514可被利用，但第三个暂停请求可在数据恢复周期514期间被接收，这引起另一个延迟周期516。最后组的等待请求518被伺服，然后编程恢复直到结束520。
[0055]在此公开了用于利用编程暂停-恢复特征提高主机读取延迟和系统性能的系统、方法和装置。
[0056]在控制器中，管芯暂停伺服器可用于每个NAND管芯以记录和控制管芯的暂停-恢复状态。每个管芯维持可变的剩余编程时间以指示恢复后完成暂停的编程的剩余时间。最大的暂停计数被引入以限制在编程暂停期间待被伺服的读取的最大数量。为了适应最大暂停计数，在暂停期间已经伺服的读取请求的数量即伺服的读取请求的数量也被记录。
[0057]图6是描绘根据本发明的方面的管芯的状态转换的简图。最初，状态是闲置600。编程的数据转移完成后，状态变化为暂停准备好602以指示管芯处于编程中且可被暂停。如果在编程期间不存在等待读取请求，则在管芯完成编程后，状态变化回闲置600。否则，等待读取请求使管芯暂停，且状态变化为暂停604。在暂停延迟后，状态变化为打开用于读取606以指示管芯能够伺服等待读取请求，且管芯状态从繁忙变化为非繁忙。在伺服主机读取请求的最大暂停计数(或较少)数量后，暂停编程被恢复608以继续。在剩余编程时间后，恢复的编程完成且状态变化回闲置600。由于重复的暂停-恢复，管芯可在恢复后被再次暂停。例如，如果伺服的读取请求的数量小于最大暂停计数，则新的等待读取请求可使管芯暂停并将状态从恢复608变化为暂停604。
[0058]接下来参照图7，示出用于存储器的管芯的结构。对管芯的主机读取请求、GC读取请求、主机写入请求、GC写入请求和其它管理请求通过管芯水平和通道水平的仲裁器在队列中管理和安排。图7描绘NAND装置具有两个通道且每个通道具有两个管芯的示例。在每个管芯中，不同级别的请求可被维持在不同队列中或多个请求被维持在一个队列中。主机读取请求可在被称为主机读取队列的队列中分开，因为只有主机读取请求被允许在管芯暂停期间被伺服。管芯仲裁器从队列中的一个中选择命令，然后通道仲裁器在连接至通道的所有管芯中选择一个管芯的请求。
[0059]接下来参照图8，示出在编程暂停-恢复过程中的步骤的流程图80。
[0060]在步骤800中，接收命令请求。一般而言，只有来自非繁忙管芯的请求可在通道仲裁器中被发出。当编程暂停-恢复被涉及时，等待读取请求可当管芯处于暂停准备好或恢复状态但仍然繁忙时被发出。因此，繁忙但可暂停的管芯也应该被认为是仲裁候选。系统可基于暂停阈值确定管芯是否(哪个)可暂停。例如，当状态处于暂停准备好时，暂停阈值可当剩余编程时间大于编程暂停延迟(例如，暂停超出)时被满足。当状态处于恢复时，暂停阈值可当伺服的读取请求的数量小于最大暂停计数且剩余编程时间大于(编程暂停延迟+数据恢复时间)(例如，重复暂停-恢复超出)时被满足。
[0061 ]在步骤804中，产生暂停请求和恢复请求并将暂停请求和恢复请求插入队列中。为了有效减少主机读取延迟，在一个实施例中，只有主机读取请求被允许在管芯暂停期间被伺服。本领域技术人员将理解其它命令请求可适于在此公开的暂停。当调度编程仲裁等待主机读取请求且管芯可暂停时，暂停请求和恢复请求将被生成并被插入对应的管芯的主机读取队列中。在示例中，暂停请求被插入队列的前端，且恢复请求被插入由当前主机请求队列长度指示的位置中。
[0062]在暂停期间待被伺服的读取请求的数量可被确定为限额=最大暂停计数-伺服的读取请求的数量。如果队列长度大于或等于限额+1，待被插入到队列中的恢复请求的位置可被计算为位置=限额+1，否则位置将是队列的尾部。
[0063]在步骤806中，执行命令。由于在管芯暂停后只有来自管芯的主机读取队列的请求被伺服，所以暂停请求一被插入队列中管芯仲裁器就锁定主机读取队列(这意味着管芯仲裁器仅从该队列中选择请求)。当稍后恢复请求被成功发出时，管芯仲裁器解锁队列。通道仲裁器可授予最高优先权以暂停请求和恢复请求。如果多个管芯具有暂停/恢复请求，通道仲裁器可在这些管芯中遵循循环仲裁方案。
[0064]在步骤808中，解暂停管芯并计算剩余编程时间。当状态进入暂停准备好状态时，剩余编程时间被初始化为管芯编程时间，且起始编程时间被记录为最后记录的时间标记以进一步使用。当状态进入恢复状态时，当前时间标记被记录为最后记录的时间标记。当状态进入暂停状态时，如果状态从暂停准备好转变为暂停，则剩余编程时间通过剩余编程时间=剩余编程时间_(当前时间标记-最后记录的时间标记)来计算。如果状态从恢复转变为暂停，则当(当前时间标记-最后记录的时间标记)小于或等于数据恢复时间时剩余编程时间通过剩余编程时间=剩余编程时间来计算。否则，当(当前时间标记-最后记录的时间标记)但与数据恢复时间时，剩余编程时间通过剩余编程时间_(当前时间标记-最后记录的时间标记)来计算。
[0065]还可执行管芯状态轮询。控制器控制管芯状态变化以为了确定用于下一个待被发出的请求的可利用资源。由于高的轮询费用，控制器当需要时轮询管芯状态。在正常的管芯编程中，由于管芯编程在管芯编程时间后将被完成，所以控制器设置管芯编程时间后的暂停时间并在暂停时间轮询管芯状态。然而，如果当在管芯编程时间后暂停时间发生时编程被暂停中断，则控制器不应轮询管芯状态，而当恢复请求被成功发出时新的暂停时间应该在剩余编程时间后发送。
[0066]当意味着管芯在剩余编程时间期间被再次暂停的重复的暂停-恢复发生时，控制器不应在被先前恢复请求设置的剩余编程时间暂停时间后轮询管芯状态。因此，最后的恢复请求被记录。当暂停时间发生时，控制器在其开始轮询管芯状态之前检查状态是否被恢复及暂停时间是否由最后的恢复请求引起。
[0067]利用随机读取和随机写入组合主机通信量的不同OP和不同百分比进行实验，比较具有编程暂停-恢复的持续混合工作负载性能与在没有用于配备有3D TLC单稳态编程的NAND装置的编程暂停-恢复的情况下的性能。使用不同最大暂停计数值1、5和10。
[0068]尽管为了清楚说明的目的已经相当详细地描述了前述实施例，但本发明不限于提供的细节。存在许多实施本发明的可选方法。公开的实施例是说明性的且不是限制性的。
【主权项】
1.一种存储器系统，包括: 存储器，其包括多个管芯；以及 控制器，其适于: 在所述多个管芯中的一个管芯的编程期间接收主机读取请求； 基于暂停阈值确定所述多个管芯中的可暂停管芯；以及 暂停所确定的可暂停管芯并执行所接收的请求。2.根据权利要求1所述的存储器系统，其中所述控制器进一步适于: 生成暂停请求和恢复请求；以及 将所生成的暂停请求和恢复请求插入队列中。3.根据权利要求2所述的存储器系统，其中所述控制器进一步适于将暂停请求插入所述队列的前端。4.根据权利要求1所述的存储器系统，其中当剩余编程时间大于编程暂停延迟时间时，所述暂停阈值被确定为满足。5.根据权利要求1所述的存储器系统，其中当伺服的读取请求的数量小于最大暂停计数时，所述暂停阈值被确定为满足。6.根据权利要求1所述的存储器系统，其中所述控制器进一步适于计算剩余编程时间。7.根据权利要求6所述的存储器系统，其中所述剩余编程时间基于所述可暂停管芯的状态被计算。8.一种方法，包括: 利用控制器在存储器的多个管芯中的一个管芯的编程期间接收主机读取请求； 基于暂停阈值确定所述多个管芯中的可暂停管芯；以及 暂停所确定的可暂停管芯并执行所接收的请求。9.根据权利要求8所述的方法，进一步包括: 生成暂停请求和恢复请求；以及 将所生成的暂停请求和恢复请求插入队列中。10.根据权利要求9所述的方法，进一步包括将暂停请求插入所述队列的前端。11.根据权利要求8所述的方法，其中当剩余编程时间大于编程暂停延迟时间时，所述暂停阈值被确定为满足。12.根据权利要求8所述的方法，其中当伺服的读取请求的数量小于最大暂停计数时，所述暂停阈值被确定为满足。13.根据权利要求8所述的方法，进一步包括计算剩余编程时间。14.根据权利要求13所述的方法，其中所述剩余编程时间基于所述可暂停管芯的状态被计算。15.—种存储器装置，包括: 控制器，其被配置为: 在多个管芯中的一个管芯的编程期间接收主机读取请求； 基于暂停阈值确定所述多个管芯中的可暂停管芯；以及 暂停所确定的可暂停管芯并执行所接收的请求。16.根据权利要求15所述的存储器装置，其中当剩余编程时间大于编程暂停延迟时间时，所述暂停阈值被确定为满足。17.根据权利要求15所述的存储器装置，其中当伺服的读取请求的数量小于最大暂停计数时，所述暂停阈值被确定为满足。18.根据权利要求15所述的存储器装置，其中所述控制器被进一步配置以计算剩余编程时间。19.根据权利要求18所述的存储器装置，其中所述剩余编程时间基于所述可暂停管芯的状态被计算。
【文档编号】G11C16/10GK106067321SQ201610252450
【公开日】2016年11月2日
【申请日】2016年4月21日 公开号201610252450.9, CN 106067321 A, CN 106067321A, CN 201610252450, CN-A-106067321, CN106067321 A, CN106067321A, CN201610252450, CN201610252450.9
【发明人】臧伟, 何春鹤
【申请人】爱思开海力士有限公司