具有两种类型的存储单元的集成电路芯片的制作方法

具有两种类型的存储单元的集成电路芯片的制作方法
【专利摘要】集成电路芯片包括第一类型的存储单元和第二类型的存储单元。第一类型的存储单元包括第一参考线接合焊盘和第一字线接合焊盘。第一类型的存储单元的第一参考线接合焊盘和第一类型的存储单元的第一字线接合焊盘沿着第一方向对准。第二类型的存储单元包括沿着第一方向延伸的第一参考线区段和第一字线接合焊盘。所述第二类型的存储单元的第一字线接合焊盘和所述第二类型的存储单元的第一参考线区段沿着不同于第一方向的第二方向间隔开。
【专利说明】具有两种类型的存储单元的集成电路芯片
[0001]相关申请的交叉参考
[0002]本申请涉及于2011年12月6日提交的、名称为“METHODS AND APPARATUS FORFINFET SRAM ARRAYS IN INTEGRATED CIRCUITS”第 13/312,810号美国专利申请、以及现在的第8，693，235号美国专利申请。上述申请的全部内容结合于此作为参考。
技术领域
[0003]本发明一般地涉及半导体技术领域，更具体地，涉及集成电路芯片及其制造方法。
【背景技术】
[0004]半导体集成电路(IC)工业已经制造各种各样的数字装置，以解决多种不同区域中的问题。一些这样的数字装置电耦合至静态随机存取存储器(SRAM)器件，以用于存储数字数据。在IC芯片的一些应用于中，基于不同设计标准来实施多个SRAM器件。例如，将多个SRAM器件中的至少一个SRAM器件设计为比多个SRAM器件中所有的其他SRAM器件都具有更快的数据存取;并且多个SRAM器件中的至少一个SRAM器件被设计为比多个SRAM器件中所有的其他器件占用每存储单位更小的面积。

【发明内容】

[0005]为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种集成电路芯片，包括:第一类型的存储单元，包括:存储电路，具有第一数据节点、第二数据节点、电源电压节点、和参考电压节点；第一转移栅极器件，具有第一端子、第二端子、和控制端子，所述第一类型的存储单元中的第一转移栅极器件的第一端子与所述第一类型的存储单元的第一数据节点电耦合;第一参考线接合焊盘，与所述第一类型的存储单元的参考电压节点电耦合;和第一字线接合焊盘，与所述第一类型的存储单元的第一转移栅极器件的控制端子电耦合，所述第一类型的存储单元的第一参考线接合焊盘和所述第一类型的存储单元的第一字线接合焊盘沿着第一方向对准；以及第二类型的存储单元，包括:存储电路，具有第一数据节点、第二数据节点、电源电压节点、和参考电压节点；第一转移栅极器件，具有第一端子、第二端子、和控制端子，所述第二类型的存储单元的第一转移栅极器件的第一端子与所述第二类型的存储单元的第一数据节点电耦合;第一参考线区段，沿着所述第一方向延伸并且与所述第二类型的存储单元的参考电压节点电耦合；以及第一字线接合焊盘，与所述第二类型的存储单元的第一转移栅极器件的控制端子电耦合，所述第二类型的存储单元的第一字线接合焊盘和所述第二类型的存储单元的第一参考线区段沿着不同于所述第一方向的第二方向间隔开。
[0006]根据本发明的另一方面，提供了一种集成电路芯片，包括:第一存储器件，包括:第一类型的存储单元行，所述第一类型的存储单元行中的每个存储单元都包括:第一参考线接合焊盘;第二参考线接合焊盘;第一字线接合焊盘，所述第一类型的存储单元行中的存储单元的第一参考线接合焊盘和所述第一类型的存储单元行中的存储单元的第一字线接合焊盘沿着第一方向对准；以及第二字线接合焊盘，所述第一类型的存储单元行中的存储单元的第二参考线接合焊盘和所述第一类型的存储单元行中的存储单元的第二字线接合焊盘沿着所述第一方向对准;第一参考线，沿着不同于所述第一方向的第二方向延伸，并与所述第一类型的存储单元行中的存储单元的第一参考线接合焊盘电偶合;第二参考线，沿着所述第二方向延伸，并与所述第一类型的存储单元行中的存储单元的第二参考线接合焊盘电耦合;和第一字线，沿着所述第二方向延伸，并与所述第一类型的存储单元行中的存储单元的第一字线接合焊盘和所述第一类型的存储单元行中的存储单元的第二字线接合焊盘电耦合；以及第二存储器件，包括:第二类型的存储单元行，所述第二类型的存储单元行中的每个存储单元都包括:第一参考线区段;第二参考线区段;第一字线接合焊盘，所述第二类型的存储单元行中的存储单元的第一参考线区段和所述第二类型的存储单元行中的存储单元的第一字线接合焊盘沿着所述第二方向间隔开;第二字线接合焊盘，第二类型的存储单元行中的存储单元的第二参考线区段和所述第二类型的存储单元行中的存储单元的第二字线接合焊盘沿着所述第二方向间隔开;第一参考线，沿着所述第二方向延伸，并且与所述第二类型的存储单元行中的存储单元的第一参考线区段和所述第二类型的存储单元行中的存储单元的第二参考线区段电耦合；以及第一字线，沿着所述第二方向延伸，并且与所述第二类型的存储单元行中的存储单元的第一字线接合焊盘和所述第二类型的存储单元行中的存储单元的第二字线接合焊盘电耦合。
[0007]根据本发明的又一方面，提供了一种制造集成电路芯片的方法，所述方法包括:形成具有多个第一类型的存储单元的第一存储器件，包括:基于第一导线布局图案、第一组切割布局图案、和第二组切割布局图案，形成所述多个第一类型的存储单元的多个第一参考线接合焊盘和多个第一字线接合焊盘，所述第一导线布局图案沿着第一方向延伸;第一组切割局部图案中的每一个和第二组切割布局图案中的每一个均沿着不同于所述第一方向的第二方向延伸，沿着所述第一方向以交替方式配置所述第一组切割布局图案和所述第二组切割布局图案，以及形成具有多个第二类型的存储单元的第二存储器件，包括:基于第二导线布局图案和第三组切割布局图案，形成所述多个第二类型的存储单元的多个第一字线接合焊盘，所述第二导线布局图案沿着所述第一方向延伸，并且所述第三组切割布局图案中的每一个都沿着所述第二方向延伸。
【附图说明】
[0008]当结合附图进行阅读时，根据以下详细的描述来更好地理解本发明的各个方面。注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。
[0009]图1是根据一些实施例的具有两个静态随机存取存储器(SRAM)器件的集成电路(IC)芯片的框图。
[0010]图2是根据一些实施例的存储单元的示意性电路图。
[0011]图3是根据一些实施例的第一类型的存储单元的俯视图，其中，省略了关于芯片的第一金属层处以及上方的部件的所有描述。
[0012]图4是根据一些实施例的第二类型的存储单元的俯视图，其中，省略关于芯片的第一金属层处以及上方的部件的所有描述。
[0013]图5是根据一些实施例的图3中的第一类型的存储单元的俯视图，其中，强调位于芯片的第一金属层和第二金属层处的部件。
[0014]图6是根据一些实施例的图4中的第二类型的存储单元的俯视图，其中，强调位于芯片的第一金属层和第二金属层处的部件。
[0015]图7是根据一些实施例的图3中的第一类型的存储单元的俯视图，其中，强调位于芯片的第三金属层和第四金属层处的部件。
[0016]图8根据一些实施例的芯片的一部分的截面图。
[0017]图9是根据一些实施例的第一存储器件的一部分的俯视图，其中，强调位于芯片的第一金属层处的部件。
[0018]图10是根据一些实施例的用于形成图9中的第一金属层的导电部件的布局设计的一部分的布局图。
[0019]图1lA至图1lE是根据一些实施例的处于根据第一制造工艺形成芯片的第一金属层的各个阶段的图9中的第一存储器件的一部分的俯视图。
[0020]图12A至图12E是根据一些实施例的处于根据第二制造工艺形成芯片的第一金属层的各个阶段的图9中的第一存储器件的一部分的俯视图。
[0021]图13是根据一些实施例的第二存储器件的一部分的俯视图，其中，强调位于芯片的第一金属层处的部件。
[0022]图14是根据一些实施例的用于形成图13中的第一金属层的导电部件的布局设计的一部分的布局图。
[0023]图15是根据一些实施例的根据图1lA至图1lE中的第一制造工艺形成IC芯片的方法的流程图。
[0024]图16是根据一些实施例的根据图12A至12E中的第二制造工艺形成IC芯片的方法的流程图。
【具体实施方式】
[0025]以下公开内容提供了许多不同的用于实施本发明的不同特征的实施例或实例。以下描述部件或配置的具体实例以简化本发明。当然，这些仅仅是实例而不用于限制。例如，在以下的描述中，在第二部件上方或之上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件之间形成附件部件使得第一部件和第二部分没有直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字母。这些重复是为了简化和清楚，其本身并不表示所讨论的各个实施例和/或结构之间的关系。
[0026]此外，为了易于描述，可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式进行定向(旋转90度或处于其他定向)，本文所使用的空间相对描述符可因此进行类似的解释。
[0027]根据一些实施例，集成电路芯片包括第一类型的存储单元和第二类型的存储单元。第一类型的存储单元包括第一参考线接合焊盘和第一字线接合焊盘。第一类型的存储单元的第一参考线接合焊盘和第一类型的存储单元的第一字线接合焊盘沿着第一方向对准。第二类型的存储单元包括沿着第一方向和第一字线接合焊盘延伸的第一参考线区段(segment，也被称为线段)。第二类型的存储单元的第一字线接合焊盘和第二类型的存储单元的第一参考线区段沿着与第一方向不同的第二方向间隔开。
[0028]图1是根据一些实施例的具有两个存储器件110和140的IC芯片100的框图。在图1中没有示出IC芯片100的其他器件和部件。存储器件110和140是由SRAM存储单元所形成的SRAM器件。为了清楚，在图1中没有示出存储器件110和140的一些具体细节。
[0029]存储器件110包括存储单元阵列112、多个写辅助电路114和电耦合存储单元阵列112和多个写辅助电路114的多条导线116。存储单元阵列112包括多个第一类型的存储单元，被布置为沿着方向X的多行和沿着方向Y的多列。存储单元阵列112中的多列第一类型的存储单元的每列都具有多条导线116中的至少一条导线，导线沿着方向Y延伸并且电耦合列和写辅助电路114中对应的写辅助电路。
[0030]在一些实施例中，多条导线116是存储器件110的位线，并且多个写辅助电路114中的每个写辅助电路被布置为将存储器件110的对应的位线的电压电平设置为小于接地参考电平。在一些实施例中，多条导线116是存储器件110的位线，并且多个写辅助电路114中的每个写辅助电路是存储器件110的电源线，并且多个写辅助电路114中的每个写辅助电路被配置为将存储器件110的对应的电源线的电压电平设置为小于电源电平。
[0031]存储器件140包括存储单元阵列142。存储单元阵列142包括多个第二类型存储单元，布置为沿着方向X的多行和沿着方向Y的多列。存储器件140没有与存储器件110的写辅助电路114的对应电路。
[0032]在一些实施例中，用于实施存储器件110的第一类型的存储单元占用的面积小于用于实施存储器件140的第二类型的存储单元的面积。在一些实施例中，用于实施存储器件140的第二类型的存储单元的转移栅极器件的驱动能力大于用于实施存储器件110的第一类型的存储单元的转移栅极器件的驱动能力。在一些实施例中，在单个芯片中，第一类型的存储单元被称为较小存储单元，并且第二类型的存储单元被称为较快存储单元。
[0033]结合图2、图3、图5和图7描述了关于第一类型的存储单元的进一步的具体细节。结合图2、图4和图6描述了关于第二类型的存储单元的进一步的具体细节。
[0034]图2是根据一些实施例的存储单元200的示意性电路图。在一些实施例中，存储单元200对应于图1中的第一类型的存储单元或第二类型的存储单元。
[0035]存储单元200包括具有数据节点ND和NDB的存储电路210、两个转移栅极器件PGl和PG2、电源电压节点NVDD、参考电压节点NVSS、第一位线BL、第二位线BLB、和字线WL。存储电路210电耦合在电源电压节点NVDD和参考电压节点NVSS。转移栅极器件PGl与数据节点ND、位线BL和字线WL电耦合。转移栅极器件PG2与数据节点NDB、位线BLB和字线WL电耦合。
[0036]存储电路210包括两个P型金属氧化物半导体(PMOS)晶体管Pl和P2和两个N型金属氧化物半导体0103)晶体管【和吧。晶体管？1、？2、附、和吧形成具有两个交叉耦合反相器的交叉锁存器。晶体管Pl和NI形成第一反相器，而晶体管P2和N2形成第二反相器。晶体管Pl和NI的漏极耦合在一起，并且形成数据节点ND。晶体管P2和N2的漏极耦合在一起，并且形成数据节点NDB。晶体管Pl和NI的栅极耦合在一起，并且耦合至晶体管P2和N2的漏极。晶体管P2和N2的栅极耦合在一起，并且耦合至晶体管Pl和NI的漏极。晶体管Pl和P2的源极与电源电压节点耦合。在一些实施例中，电源电压节点NVDD被配置为接收电源电压VDD。晶体管NI和N2的源极与参考电压节点耦合。在一些实施例中，参考电压节点NVSS被配置为接收接地参考电压VSS。
[0037]转移栅极器件PGl和PG2为N型晶体管。转移栅极器件PGl的漏极在节点NBL处与位线BL电耦合。转移栅极器件PGl的源极与数据节点ND电耦合。转移栅极器件PG2的漏极在节点NBLB处与位线BLB电耦合。转移栅极器件PG2的源极与数据节点NDB电耦合。转移栅极器件PGl的栅极和转移栅极器件PG2的栅极与字线WL电耦合。转移栅极器件PGl和PG2的栅极是其控制端子(或者被称为控制端)，该控制端子被配置为接收用于导通或截止转移栅极器件PGl和PG2的控制信号。
[0038]在一些实施例中，在诸如存储单元阵列112或存储单元阵列142的存储阵列中，该存储阵列包括均具有与存储单元200相同的示意性描述的电路的多个存储单元，位线BL和BLB耦合至存储单元的位于存储阵列的列中的转移栅极器件PGl和PG2的每个漏极，并且字线WL耦合至存储单元的位于存储阵列的行中的转移栅极器件PGl和PG2的每个栅极。
[0039]存储单元200是作为实例所示的单端口SRAM单元。在一些实施例中，本申请可应用于具有一个或多个写端口和/或一个或多个读端口的多端口 SRAM单元。
[0040]图3是根据一些实施例的第一类型的存储单元300的俯视图，其中，省略了关于芯片的第一金属层处以及上方的部件的所有描述。而且，省略了关于连接图3中所示的各种部件和第一金属层的通孔塞的描述。结合图8进一步描述了芯片的第一金属层。在一些实施例中，第一类型的存储单元300是图1中的第一类型的存储单元的实施方式，该第一类型的存储单元具有示意性描述的电路作为如图2所示的存储单元200。为了使图3清楚，在图3中没有示出一些第一类型的存储单元300的部件。
[0041 ] 存储单元300包括具有P阱区域302和304以及N阱区域306的衬底(未示出)。存储单元300包括沿着方向Y延伸的多个有源结构312、314、316、和318;沿着方向X延伸的多个栅极结构322、324、326、和328;多个有源接触结构332、334、336、338、342、344、346、和348;以及多个栅极接触结构352、354、356、和358。
[0042]有源结构312和314位于用于形成NMOS晶体管的P阱区域302和304。有源结构316和318位于用于形成PMOS晶体管的N阱区域306中。有源结构312、314、316、和318是形成在衬底上的半导体鳍。作为实例，提供用于图3中所示的每个晶体管的鳍的数量。在一些实施例中，任何数量的鳍在各个实施例的范围内。在一些实施例中，与衬底集成地形成有源结构312、314、316、和318。
[0043]栅极结构326与有源结构316重叠并且用作晶体管Pl的栅极。有源接触结构346和342与有源结构316重叠并且对应于晶体管Pl的源极和漏极。栅极结构328与有源结构318重叠并且用作晶体管P2的栅极。有源接触结构348和344与有源结构318重叠，并且对应于晶体管P2的源极和漏极。栅极接触结构356连接栅极结构328和有源接触结构342。栅极接触结构358连接栅极结构326和有源接触结构344。栅极结构326还与有源结构312重叠并且用作晶体管NI的栅极。有源接触结构334和342与有源结构312重叠并且对应于晶体管NI的源极和漏极。栅极结构328与有源结构314重叠并且用作晶体管N2的栅极。有源接触结构338和336与有源结构314重叠并且对应于晶体管N2的源极和漏极。
[0044]因此，有源接触结构346和348对应于节点NVDD;以及有源接触结构334和338对应于节点NVSS。
[0045]栅极结构322与有源结构312重叠并且用作转移栅极器件PGl的栅极。有源接触结构332和342与有源结构312重叠并且对应于转移栅极器件PGl的源极和漏极。栅极接触结构352与栅极结构322接触并且用作栅极结构322的接触焊盘。栅极结构324与有源结构314重叠并且用作转移栅极器件PG2的栅极。有源接触结构336和344与有源结构314重叠并且对应于转移栅极器件PG2的源极和漏极。栅极接触结构354与栅极结构324接触并且用作栅极结构324的接触焊盘。
[0046]因此，有源接触结构332对应于节点NBL;并且有源接触结构336对应于节点NBLB。
[0047]存储单元300具有沿着方向X可测量的单元宽度Xl和沿着方向Y可测量的单元高度Y1。在一些应用中，通过重复和对接具有与存储单元300相同或者镜像相同的配置的存储单元来形成存储器宏，并且因此，单元宽度Xl还被称为沿着方向X的单元间距，并且单元高度Yl还被称为沿着方向Y的单元间距。在一些实施例中，单元宽度X与单元高度Yl的比率大于
1
[0048]图4是根据一些实施例的第二类型的存储单元400的俯视图，其中，省略关于芯片的第一金属层处和上方的部件的所有描述。而且，省略关于连接图4所示的各种部件和第一金属层的通孔塞的描述。在一些实施例中，第二类型的存储单元400为图1中的第二类型的存储单元的实施方式，该存储单元具有示意性地示出的电路作为如图2所示的存储单元200。为了使图4清楚，在图4中没有示出一些第一类型的存储单元400的部件。
[0049]存储单元400包括具有P阱区域402和404和N阱区域406的衬底(未被标示出)。存储单元400包括沿着方向Y延伸的多个有源结构412a、412b、414a、414b、416、和418;沿着方向X延伸的多个栅极结构422、424、426、和428;多个有源接触结构432、434、436、438、442、444、446、和448;以及多个栅极接触结构452、454、456、和458。除了有源结构412a、412b、414a、和414b之外，具有相同的最后两位数字的参考标号的图4中所示的每个部件和图3中所示的对应部件彼此相对应，并且因此省略了其详细描述。
[0050]与第一类型的存储单元300相比较，第二类型的存储单元400通过有源结构412a和412b替换有源结构312，并且通过有源结构414a和414b替换有源结构314。
[0051 ]栅极结构422与有源结构412a和412b重叠并且用作转移栅极器件PGl的栅极。有源接触结构432和442与有源结构412a和412b重叠，并且对应于转移栅极器件PGl的源极和漏极。栅极结构422、有源结构412a和412b和有源接触结构432和442被配置为并联的两个晶体管。在一些实施例中，第二类型的存储单元400的转移栅极器件PGl被配置为具有的驱动能力大于第一类型的存储单元300的转移栅极器件PGl的驱动能力。在一些实施例中，第二类型的存储单元400的转移栅极器件PGl的驱动能力是第一类型的存储单元300的转移栅极器件PGl的驱动能力的两倍。
[0052]栅极接触结构452与栅极结构422接触，并且用作栅极结构422的接合焊盘。栅极结构424与有源结构414a和414b重叠并且用作转移栅极器件PG2的栅极。有源接触结构436和444与有源结构414a和414b重叠并且对应于转移栅极器件PG2的源极和漏极。栅极接触结构454与栅极结构424接触并且用作用于栅极结构424的接合焊盘。在一些实施例中，第二类型的存储单元400的转移栅极器件PG2被配置为具有的驱动能力以与转移栅极器件PGl类似的方式大于第一类型的存储单元300的转移栅极器件PG2的驱动能力。在一些实施例中，第二类型的存储单元400的转移栅极器件PG2的驱动能力是第一类型的存储单元300的转移栅极器件PG2的驱动能力的大约两倍。
[0053]栅极结构426还与有源结构412a和412b重叠并且用作晶体管NI的栅极。有源接触结构434和442与有源结构412a和412b重叠并且对应于晶体管NI的源极和漏极。栅极结构428与有源结构414a和414b重叠并且用作晶体管N2的栅极。有源接触结构438和444与有源结构414a和414b重叠并且对应于晶体管N2的源极和漏极。在一些实施例中，第二类型的存储单元400的晶体管NI被配置为具有的驱动能力大于第一类型的存储单元300的晶体管NI的驱动能力。在一些实施例中，第二类型的存储单元400的晶体管N2被配置为具有的驱动能力大于第一类型的存储单元300的晶体管N2的驱动能力。
[0054]存储单元400具有沿着方向X可测量的单元宽度X2和沿着方向Y可测量的单元高度Y2。在一些应用中，通过重复和对接具有与存储单元400相同或者与存储单元400镜像相同的配置的存储单元来形成存储器宏，并且因此，单元宽度X2还被称为沿着方向X的单元间距，并且单元高度Y2还被称为沿着方向Y的单元间距。在一些实施例中，单元宽度X2与单元高度Y2的比率大于I。
[0055]在一些实施例中，单元高度Yl等于单元高度Y2。在一些实施例中，单元宽度X2和单元宽度Xl的比率大于1.15。在一些实施例中，单元宽度X2与单元宽度Xl的比率在1.23至1.25的范围内。在一些实施例中，在给定制造工艺中，基于可用于适合形成附加的有源结构的附加宽度(诸如用于晶体管NI的有源结构412a/412b与有源结构312或者用于晶体管N2或转移栅极器件PG2的有源结构414a/414b与有源结构314)，可确定单元宽度X2与单元宽度Xl的比率。
[0056]图5是根据一些实施例的图3中的第一类型的存储单元300的俯视图，其中，强调位于芯片的第一金属层和第二金属层处的部件。与图3中的部件相同或相似地图5中的部件提供相同的参考标号，并且因此省略了其详细描述。存储单元300的一些部件在图5中没有示出、或者以虚线示出、或者没有被示出以使图5清楚。
[0057]存储单元300 包括多条导线区段 502、504、506、512、514、516、518、522、524、和 526。导线区段502、504和506在芯片的形成有第一类型的存储单元300和第二类型的存储单元400的第一金属层中沿着方向Y延伸。导线区段512、514、516、和518用作接合焊盘并且也位于第一金属层。导线512、514、516、和518在本申请中还被称为接合焊盘。导线区段522、524、和526在芯片的第二金属层中沿着方向X延伸。第二金属层位于第一金属层上方。在一些实施例中，导线区段522、524、和526中的每条区段都是沿着方向X延伸并且电耦合相同行的所有存储单元的对应的参考线或字线的一部分。存储单元300包括多个通孔塞V0，该多个通孔塞将第一金属层的多条导线区段与对应的有源接触结构332、334、336、和338和栅极接触结构352和354连接。存储单元300进一步包括多个通孔塞VI，该多个通孔塞将第一金属层的各种接合焊盘512、514、516、和518与第二金属层中的各种导线区段522、524、和526连接。
[0058]结合附图8进一步示出芯片的第二金属层、通孔塞V0、和通孔塞VI。
[0059]导线区段502沿着方向Y延伸并且通过对应的通孔塞VO与有源接触结构332电耦合。因此，导线区段502与第一类型的存储单元300的节点NBL电耦合。在一些实施例中，导线区段502是位线区段，该位线区段构成第一类型的存储单元的列的位线BL的一部分，其中设置有该第一类型的存储单元300。导线区段504沿着方向Y延伸，并且通过对应的通孔塞VO与有源接触结构336电耦合。因此，导线区段504与第一类型的存储单元300的节点NBLB电耦合。在一些实施例中，导线区段504是位线区段，该位线区段构成第一类型的存储单元的列的位线BLB的一部分，其中设置有该第一类型的存储单元300。
[0060]导线区段506沿着方向Y延伸并且通过对应的通孔塞VO与有源接触结构346和348电耦合。因此，导线区段506与第一类型的存储单元300的节点NVDD电耦合。在一些实施例中，导线区段506是电源线区段，该电源线区段构成第一类型的存储单元的列的电源线的一部分，其中设置有该第一类型的存储单元300。
[0061]接合焊盘512和接合焊盘514沿着方向Y对准。接合焊盘512通过对应的通孔塞VO与栅极接触结构352电耦合。因此，接合焊盘512与第一类型的存储单元300的转移栅极器件PGl的栅极或控制端子电耦合。在一些实施例中，接合焊盘512也被称为第一类型的存储单元300的字线接合焊盘。接合焊盘514通过对应的通孔塞VO与有源接触结构334电耦合。因此，接合焊盘514与第一类型的存储单元300的节点NVSS电耦合。在一些实施例中，接合焊盘514还被称为第一类型的存储单元300的参考线接合焊盘。
[0062]接合焊盘516和接合焊盘518沿着方向Y对准。接合焊盘516通过对应的通孔塞VO与栅极接触结构354电耦合。因此，接合焊盘516与第一类型的存储单元300的转移栅极器件PG2的栅极或控制端子电耦合。在一些实施例中，接合焊盘516还被称为第一类型的存储单元300的另一字线接合焊盘。接合焊盘518通过对应的通孔塞VO与有源接触结构338电耦合。因此，接合焊盘518与第一类型的存储单元300的节点NVSS电耦合。在一些实施例中，接合焊盘514还被称为第一类型的存储单元300的另一参考线接合焊盘。
[0063]导线区段522沿着方向X延伸，并且通过对应的通孔塞Vl与参考线接合焊盘514电耦合。在一些实施例中，导线区段522是参考线区段，该参考线区段构成第一类型的存储单元行的参考电压线的一部分，其中设置有第一类型的存储单元300。导线区段524沿着方向X延伸，并且通过对应的通孔塞Vl与参考线接合焊盘518电耦合。因此，导线区段524还与第一类型的存储单元300的节点NVSS电耦合。在一些实施例中，导线区段524是另一参考线区段，该另一参考线区段构成第一类型的存储单元行的另一参考电压线的一部分，其中设置有第一类型存储单元300。
[0064]导线区段526沿着方向X延伸，并且通过对应的通孔塞Vl与字线接合焊盘512和516电耦合。导线区段526与第一类型的存储单元300的转移栅极器件PGl和PG2的控制端电耦合。在一些实施例中，导线区段526为字线区段，该字线区段构成第一类型的存储单元行的字线的一部分，其中设置有第一类型的存储单元300。导线区段526具有沿着方向Y可测量的线宽度Wl。
[0065]图6是根据一些实施例的图4中的第二类型的存储单元400的俯视图，其中，强调位于芯片的第一金属层和第二金属层处的部件。为与图4中的部件相同或相似的图6中的部件提供相同的参考标号，并且因此，省略了其详细描述。存储单元400的一些实施例在图6中未示出，或者以虚线示出，或者没有标示出以使图6清楚。
[0066]存储单元400包括多条导线区段602、604、606、607、608、612、616、622、和626。导线区段602、604、606、607、和608在芯片的第一金属层中沿着方向Y延伸，其中，在该芯片中形成有第一类型的存储单元300和第二类型的存储单元400。导线区段612和616用作接合焊盘并且也位于第一金属层中。导线612和616在本申请中还被称为接合焊盘。导线区段622和626在芯片的第二金属层中沿着方向X延伸。在一些实施例中，导线区段622和626中的每个区段为沿着方向X延伸并且与相同行中的所有存储单元电耦合的对应的参考线或字线的一部分。存储单元400包括多个通孔塞V0，该多个通孔塞将第一金属层的导线区段与对应的有源接触结构432、434、436、和438和栅极接触结构452和454连接。存储单元400进一步包括多个通孔塞VI，该多个通孔塞将第一金属层的各个接合焊盘612和616以及导线607和608与第二金属层的各个导线区段622和626连接。
[0067]导线区段602沿着方向Y延伸并且通过对应的通孔塞VO与有源接触结构432电耦合。因此，导线区段602与第二类型的存储单元400的节点NBL电耦合。在一些实施例中，导线区段602为位线区段，该位线区段构成第二类型的存储单元的类的位线BL的一部分，其中设置有第二类型的存储单元400。导线区段604沿着方向Y延伸并且通过对应的通孔塞VO与有源接触结构436电耦合。因此，导线区段604与第二类型的存储单元400的节点NBLB电耦合。在一些实施例中，导线区段604是位线区段，该位线区段构成第二类型的存储单元的列的位线BLB的一部分，其中设置有第二类型的存储单元400。
[0068]导线区段606沿着方向Y延伸，并且通过对应的通孔塞VO与有源接触结构446和448电耦合。因此，导线区段606与第二类型的存储单元400的节点NVDD电耦合。在一些实施例中，导线区段606是电源线区段，该电源线区段构成第二类型的存储单元的类的电源线的一部分，其中设置有第二类型的存储单元400。
[0069]导线区段607沿着方向Y延伸并且通过对应的通孔塞VO与有源接触结构434电耦合。导线区段607因此与第二类型的存储单元400的节点NVSS电耦合。在一些实施例中，导线区段607是参考线区段，该参考线区段构成第二类型的存储单元的列的参考线的一部分，其中设置有第二类型的存储单元400。导线区段608是沿着方向Y延伸，并且通过对应的通孔塞VO与有源接触结构438电耦合。导线区段608因此也与第二类型的存储单元400的节点NVSS电耦合。在一些实施例中，导线区段608是另一参考线区段，该另一参考线区段构成第二类型的存储单元的列的另一参考线的一部分，其中设置第二类型的存储单元400。
[0070]接合焊盘612通过对应的通孔塞VO与栅极接触结构452电耦合。因此，接合焊盘612与第二类型的存储单元400的转移栅极器件PGl的栅极或控制端子电耦合。接合焊盘616通过对应的通孔塞VO与栅极接触结构454电耦合。因此，接合焊盘616与第二类型的存储单元400的转移栅极器件PG2的栅极或控制端子电耦合。在一些实施例中，接合焊盘612和接合焊盘616还被称为第二类型的存储单元400的字线接合焊盘。
[0071]与第一类型的存储单元400的字线接合焊盘512和参考线接合焊盘514相比较，字线接合焊盘612和参考线区段607沿着方向X间隔开。此外，与第一类型存储单元400的字线接合焊盘516和参考线接合焊盘518相比较，字线接合焊盘616和参考线区段608沿着方向X间隔开。
[0072]导线区段622沿着方向X延伸，并且通过对应的通孔塞Vl与参考线区段607和608电耦合。导线区段622因此与第二类型的存储单元400的节点NVSS电耦合。在一些实施例中，导线区段为参考线区段，该参考线区段构成第二类型的存储单元行的电源线的一部分，其中设置第二类型的存储单元400。
[0073]导线区段626沿着方向X延伸，并且通过对应的通孔塞Vl与字线接合焊盘612和616电耦合。导线区段626因此与第二类型的存储单元400的转移栅极器件PGl和PG2的控制端子电耦合。在一些实施例中，导线区段626是字线区段，该字线区段构成第二类型的存储单元行的字线的一部分，其中设置第二类型的存储单元400。导线区段626具有沿着方向Y可测量的线宽度W2。
[0074]在一些实施例中，第一类型的存储单元300的单元高度Yl与第二类型的存储单元400的单元高度Y2相同。在一些实施例中，对于相同的单元高度，第一类型的存储单元300被配置为对应于两条参考线区段522和524和一条字线区段526，而第二类型的存储单元400仅被配置为对应的一条参考线区段622和一条字线区段626。如此，在一些实施例中，第二类型的存储单元400的字线区段626的线宽度W2被设置为大于第一类型的存储单元300的字线区段526的线宽度Wl。在一些实施例中，线宽度W2与线宽度Wl的比率大于1.5。
[0075]此外，参考线区段622具有沿着方向Y可测量的线宽度W3。在一些实施例中，线宽度W2设置为大于线宽度W3。参考线区段607具有沿着方向X可测量的线宽度W4，并且位线区段602具有沿着方向X可测量的线宽度W5。在一些实施例中，线宽度W5设置为大于线宽度W4。在一些实施例中，线宽度W5与线宽度W4的比率大于1.1。
[0076]图7是根据一些实施例的图3中的第一类型的存储单元300的俯视图，其中强调位于芯片的第三金属层和第四金属层的部件。为与图5中的部件相同或相似的图7中的部件提供相同的参考标号，并且因此省略其详细描述。存储单元300的一些部件在图7中没有示出，或者以虚线示出，或者没有标示出以使图7清楚，。
[0077]存储单元300包括多条导线区段712、716、722和726。导线区段712、716在芯片的形成有第一类型的存储单元300和第二类型的存储单元400的第三金属层中沿着方向Y延伸。导线区段716用作接合焊盘并且也位于第三金属层中。导线区段716在本申请中还被称为接合焊盘。导线区段722和726在芯片的第四金属层中沿着方向X延伸。在一些实施例中，导线区段722和726的每个区段是沿着方向X延伸并且与相同行中的所有存储单元电耦合的对应的参考线或字线的一部分。存储单元300包括将第二金属层的导线区段与第三金属层的对应导线区段连接的多个通孔塞V2。存储单元300进一步包括将第三金属层的导线区段与第四金属层的对应导线区段连接的多个通孔塞V3。
[0078]结合图8进一步示出芯片的第三金属层、第四金属层、通孔塞V2和通孔塞V3。
[0079]导线区段712沿着方向Y延伸，并且通过对应的通孔塞V2与导线522和524电耦合。导线区段712因此与第一类型的存储单元300的节点NVSS电耦合。在一些实施例中，导线区段712是参考线区段，该参考线区段构成第一类型的存储单元的列的参考线的一部分其中，设置有第一类型的存储单元300。
[0080]接合焊盘716通过对应的通孔塞V2与导线区段526电耦合。接合焊盘716因此与第一类型的存储单元300的转移栅极器件PGl和PG2的栅极或控制端子。在一些实施例中，接合焊盘716被称为第一类型的存储单元300的另一字线接合焊盘。
[0081 ] 导线区段722沿着方向X延伸并且通过对应的通孔塞V3与参考线区段712电耦合。导线区段722因此与第一类型的存储单元300的节点NVSS电耦合。在一些实施例中，导线区段722为参考线区段，该参考线区段构成第一类型的存储单元行的参考电压线的一部分，其中设置有第一类型的存储单元300。
[0082] 导线区段726沿着方向X延伸，并且通过对应的通孔塞V3与字线接合焊盘716电耦合。导线区段726因此与第一类型的存储单元300的转移栅极器件PGl和PG2的控制端子电耦合。在一些实施例中，导线区段726为字线区段，该字线区段构成第一类型的存储单元行的字线的一部分，其中，设置有第一类型的存储单元300。
[0083]导线区段726具有沿着方向Y可测量的线宽度W6。导线区段722具有沿着方向Y可测量的线宽度W7。在一些实施例中，线宽度W6设置为大于线宽度W7。
[0084]作为实例提供了结合附图3至图7所示的第一类型存储单元300和第二类型的存储单元400。在一些实施例中，只要生成的第一类型的存储单元300和第二类型的存储单元400仍然与图1示意性示出的电路一致，就省略各种导线和/或结合焊盘中的一些。
[0085]图8是根据一些实施例的芯片800的一部分的截面图，其中，形成如本申请所示的第一类型的存储单元和第二类型的存储单元。为了使图8清楚，没有示出芯片800的一些部件。
[0086]芯片800包括衬底802、埋置在衬底802中的各种隔离部件804、形成在衬底802上方的多个栅极结构812、位于衬底802上方的多个有源接触结构814、以及位于各个栅极结构812上方的多个接触结构816。芯片800还包括衬底802上方的多个导电层和多个通孔层，其中该多个导电层在本申请中还被称为金属层。
[0087]芯片800的导电层包括具有导电部件Ml的第一金属层、具有导电部件M2的第二金属层、具有导电部件M3的第三金属层、以及具有导电部件M4的第四金属层。芯片800的通孔层包括具有通孔塞VO的基底通孔层、具有通孔塞Vl的第一通孔层、具有通孔塞V2的第二通孔层、和具有通孔塞V3的第三通孔层。通孔塞VO被配置为将有源导电结构814和/或栅极导电结构816中的至少一些与对应的第一金属层导电部件Ml连接。通孔塞Vl被配置为将至少一些第一金属层导电部件Ml与对应的第二金属层导电部件M2连接。通孔塞V2被配置为将至少一些第二金属层导电部件M2与对应的第三金属层导电部件M3连接。通孔塞V3被配置为将第三金属层导电部件M3与对应的第四金属层导电部件M4连接。
[0088]图8用于示出各个金属层和通孔层之间的空间关系。在一些实施例中，处于各个层的导电部件的数量不限于图8所示的实例。在一些实施例中，在第四金属层导电部件M4上方具有一个或多个金属层和一个或多个通孔层。
[0089]图9是根据一些实施例的第一存储单元900的一部分的俯视图，其中，强调处于芯片的第一金属层处的部件。在一些实施例中，第一存储单元900对应于图1所示的第一存储器件110。
[0090]存储单元900包括存储单元910a、910b、910c、和910d。存储单元900还包括多个接合焊盘922a、922b、922c、922d、924a、924b、924c、924d、926ab、926cd、和928;多条线区段932a、932b、932c、932d、934a、934b、934c、934d、936a、936b、936c、和936d。
[0091]而且，存储单元900包括位线942、944、952、和954;和电源线946和956。位线942至少由导线区段932a和932c形成;位线944至少由导线区段934a和934c形成;位线952至少由导线区段932b和932d形成；和位线954至少由导线区段934b和934d形成。电源线946至少由导线区段936a和936c形成；以及电源线956至少由导线区段936b和936d形成。
[0092]存储单元910a、910b、910c、和910d中每个存储单元为第一类型的存储单元，并且具有类似于结合图3、图5和图7所示的第一类型的存储单元300的配置。对于存储单元910a，结合焊盘922a、924a、926ab、和928对应于图5中的接合焊盘512、514、516、和518;并且导线区段932a、934a、和936a对应于图5中的导线区段502、504、和506。对于存储单元910b，接合焊盘922b、924b、926ab、和928对应于图5中的结合焊盘512、514、516、和518;以及导线区段932b、934b、和936b对应于图5中的导线区段502、504、和506。对于存储单元910c，接合焊盘922c、924c、926cd、和928对应于图5中的接合焊盘512、514、516、和518;以及导线区段932c、934c、和936c对应于图5中的导线区段502、504、和506;对于存储单元910d，接合焊盘922c、924c、926cd、和928对应于图5中的接合焊盘512、514、516、和518;以及导线区段932d、934d、和936d对应于图5中的导线区段502、504、和506。
[0093]因此，省略了图9所示的各个接合焊盘和导线区段的详细描述。
[0094]图10是根据一些实施例的用于形成图9中的第一金属层的导电部件的布局设计1000的一部分的布局图。
[0095]布局设计1000包括第一组导电布局图案1012、1014、1016、和1018的；第二组导电布局图案1022、1024、1032、1034、和1036;第一组切割布局图案1042a-1042h;和第二组切割布局图案1044a-1044f。导电布局图案1012、1014、1016、和1018沿着方向Y延伸并且用于形成图9中的导线942、944、954、和952。导电布局图案1022、1024、1032、1034、和1036沿着方向Y延伸并且用于形成图9中的导线946和956以及基于接合焊盘922a-928的导线。在两个不同的图案化工艺期间使用第一组导电布局图案1012、1014、1016、和1018和第二组导电布局图案1022、1024、1032、1034、和1036。第一组切割布局图案1042a-1042h和第二组切割布局图案1044a-1044f均沿着方向X延伸并且以交替方式沿着方向Y进行布置。结合导电布局图案1032、1034、和1036使用第一组切割布局图案1042a-1042h和第二组切割布局图案，以通过基于导电布局图案1032、1034、和1036裁剪(trim)所生成的导线或者通过基于导电布局图案1032、1034、和1036形成阻挡结构(以干预(intervene)导线的形成)来形成各种接合焊盘。
[0096]图1lA至IlE是根据一些实施例的处于根据第一制造工艺形成芯片的第一金属层的各种阶段的图9中的第一存储单元900的一部分的俯视图。作为实例，结合图1IA至图1IE示出了基于导电布局图案1034和切割布局图案1042(1、10426、1044(3、和1044(1的结合焊盘926ab、926cd、和928 的形成。
[0097]在图1lA中，导线1102基于导电布局图案1034形成在衬底上方。在图1lB中，执行第一光刻工艺以基于切割布局图案1044c和1044d在光刻胶层1104中形成一组开口。光刻胶层1104中的开口被转印至掩模层1112，以在掩模层1112中形成第一组蚀刻窗口。在图1lC中，执行第二光刻工艺，以基于切割布局图案1042d和1042e在光刻胶层1106中形成一组开口。将光刻胶1106中的开口转印至掩模层1112，以在掩模层1112中形成第二组蚀刻窗口。在图110中，生成的掩模层1112现在包括基于切割布局图案1042(1、10426、1044(3、和1044(1所限定的四个蚀刻窗口。
[0098]在图1lE中，去除导线1102的通过掩模层1112中的该组蚀刻窗口所暴露多部分，以将导线1102裁剪为接合焊盘1112&、1112以1112(3、1112(1、和11126。在该实施例中，接合焊盘1112以1112(3、和1112(1对应于图9中的接合焊盘9260(1、928、和926313。
[0099]图12A至图12E是根据一些实施例处于根据第二制造工艺形成芯片的第一金属层的各个阶段的图9中的第一存储单元900的一部分的俯视图。作为实例，结合图12A至图12E示出了基于导电布局图案1034和切割布局图案1042(1、10426、1044(3、和1044(1的接合焊盘926ab、926cd、和928 的形成。
[0100]在图12A中，执行第一光刻工艺以基于第一组切割布局图案1044c和1044d在介电层1202上方形成第一组阻挡结构1212。在图12B中，执行第二光刻工艺，以基于第二组切割布局图案1042d和1042e在介电层1202上方形成第二组阻挡结构1214。在图12C中，在阻挡结构1212和1214上方形成掩模层1222。掩模层1222在其中具有开口 1224，并且基于导线布局图案1034形成开口 1224。
[0101]在图12D中，在介电层1202的通过掩模层1222的开口1224暴露的并且没有被阻挡结构1212和1214覆盖的部分中形成凹槽1232a-1232e。在图12E中，凹槽填充有导电材料以形成接合焊盘1234&、123仙、1234(:、1234(1、和12346。在一些实施例中，导电材料包括(:11、祖、TaN、TiN、W、或它们的组合。在该实施例中，结合焊盘123仙、1234(:、和1234(1对应于图9中的接合焊盘926cd、928、926ab。
[0102]图13是根据一些实施例的第二存储单元1300的一部分的俯视图，其中强调位于芯片的第一金属层处的部件。在一些实施例中，第二存储单元1300对应于在图1中所示的第二存储单元140。
[0103]存储单元1300包括存储单元1310a、1310b、1310c、和1310d。存储器件1300还包括多个接合焊盘 1322a、1322b、1322c、1322d、1324ab、和 1324cd;多条线区段 1332a-1332d、1334a-1334d、1336a-1336d、1342a-1342d、和1344a-1344d。
[0104]而且，存储单元1300包括位线1352、1354、1362、和1364;电源线1356和1366;参考线1357、1358、1367和1368。位线1352至少由导线区段1342a和1342c;位线1354至少由导线区段1344a和1344c形成；位线1362至少由导线区段1342b和1342d形成；并且位线1364至少由导线区段1344b和1344d形成。电源线1356至少由导线区段1336a和1336c形成以及电源线1366至少由导线区段1336b和1336d形成。参考线1357至少由导线区段1332a和1332c;参考线1358至少由导线区段1334a和1334c形成；参考线1367至少由导线区段1332b和1332d形成；以及参考线1368至少由导线区段1334b和1334d。
[0105]存储单元1310a、1310b、1310c、和1310d中的每个存储单元是第二类型的存储单元并且具有类似于结合图4和图6所示的第二类型的存储单元400的配置。对于存储单元1310a，接合焊盘1322a和1324ab对应于图6中的接合焊盘612和616;和导线区段1342a、1344a和1336a对应于图6中的导线区段602、604、和606;和导线区段1332a和1334a对应于图6中的导线区段607和608。对于存储单元1310b，接合焊盘1322b和1324ab对应于图6中的接合焊盘612和616;导线区段1342b、1344b、和1336b对应于图6中的接合导线区段602、604、和606;以及导线区段1342b和1334b对应于图6中的导线区段607和608。对于存储单元1310c，接合焊盘1322c和1324cd对应于图6中的接合焊盘612和616;导线区段1342c、1344c、和1336c对应于图6中的导线区段602、604、和606;以及导线区段1332c和1334c对应于图6中的导线区段607和608。对于存储单元1310d，接合焊盘1322d和1324cd对应于图6中的接合焊盘612和616;导线区段1342d、1344d、和1336d对应于图6中的导线区段602、604、和606;以及导线区段1342d和1334d对应于图6中的导线区段607和608。因此，省略了图13中所示的各个接合焊盘和导线区段的详细描述。
[0106]图14是根据一些实施例的用于形成图13中的第一金属层的导线部件的布局设计1400的一部分的布局图。
[0107]布局设计1400包括第一组导线布局图案1412、1414、1416、1418、1422、1424、和1426;第二组导线布局图案1432、1434、1436、1442、1444、和1446和一组切割布局图案1452a-1452i。第一组导线布局图案 1412、1414、1416、1418、1422、1424、和 1426沿着方向 Y 延伸并且用于形成图13中的导线1352、1354、1362、和1364以及基于接合焊盘1322a-1324cd的导线。第二组导线布局图案1432、1434、1436、1442、1444、和1446沿着方法￥延伸并且用于形成图13中的导线1357、1358、1356、1367、1368、和1366。在两种不同的图案化工艺中使用第一组导电布局图案1412、1414、1416、1418、1422、1424、和1426和第二组导电布局图案1432、1434、1436、1442、1444、和1446。切割布局图案1452&-1452丨沿着方向乂延伸并且结合导电布局图案1422、1424、和1426使用该切割布局图案。以通过基于导电布局图案1422、1424、和1426裁剪所生成的导线或者基于导电布局图案1422、1424、和1426形成阻挡结构(以干预导线的形成)来形成各种接合焊盘。在一些实施例中，以类似于结合图1lA至图1lE或图12A至图12E所示的方式形成各种导线和接合焊盘。
[0108]图15是根据一些实施例的根据图1lA至图1lE中的第一制造工艺形成IC芯片的方法1500的流程图。应该理解，在图15中所示的方法1500之前、期间和/或之后执行附加操作，并且本文中可以仅简单描述一些其他工艺。
[0109]方法1500开始于操作1510，其中，形成存储器件110和140(图1)的各个晶体管。操作1510包括形成用于第一存储器件110的第一类型的存储单元的转移栅极器件PG1/PG2(操作1512)和形成用于第二存储器件140的第二类型的存储单元的转移栅极器件PG1/PG2(操作1514)。在一些实施例中，第一类型的存储单元的转移栅极器件中的每个转移栅极器件具有第一驱动能力;并且第二类型的存储单元的转移栅极器件中的每个转移栅极器件具有第二驱动能力。在一些实施例中，第二驱动能力大于第一驱动能力。
[0110]方法1500前进至操作1520，其中，基于导线布局图案形成芯片的第一金属层处的导线。例如，操作1520包括操作1522，其中，基于导线布局图案1012-1036(图10)形成用于第一存储器件110的第一类型的存储单元的导线。操作1520包括操作1524，其中，基于导线布局图案1412-1446(图14)形成用于第二存储器件140的第二类型的存储单元的导线。作为实例，在图1lA示出了所生成的导线1102。
[0111]方法1500前进至操作1530，其中，实施第一光刻工艺，以基于第一组切割布局图案在掩模层中形成第一组蚀刻窗口。例如，基于切割布局图案1044c和1044d(图10)形成掩模层1112中的两个蚀刻窗口(图11D)。操作1530包括在操作1532中形成用于第一存储器件110的第一类型的存储单元的掩模层1112并且用于第二存储器件140的第二类型的存储单元的掩模层1112。
[0112]方法1500前进至操作1540，其中，执行第二光刻工艺，以基于第二组切割布局图案在掩模层中形成第二组蚀刻窗口。例如，基于切割布局图案1042d和1042e(图10)在掩模层中形成两个其他蚀刻窗口(图11D)。操作1540包括在操作1542中形成用于第一存储器件110的第一类型的存储单元的掩模层1112。在一些实施例中，实施操作1534作为操作1540的一部分而不是操作1530的一部分。
[0113]方法1500前进至操作1550，其中，导线的通过掩模层1112中的蚀刻窗口暴露的部分被去除。基于操作1530-1550，作为裁剪导线的结果形成多个接合焊盘。作为实例，图1lE是多个生成的接合焊盘1112a-1112e的示图。
[0114]图16是根据一些实施例的根据图12A-12E中的第二制造工艺形成IC芯片的方法的流程图。应该理解在图16中所示的方法1600之前、期间、和/或之后执行附加操作，并且本文中仅简单描述一些其他工艺。
[0115]方法1600开始于操作1610，其中，形成存储器件110和140(图1)的各种晶体管。操作1610包括形成用于第一存储器件110的第一类型的存储单元的转移栅极器件PG1/PG2(操作1612)和形成用于第二存储器件140(操作1614)的第二类型的存储单元的转移栅极器件PG1/PG2(操作1614)。在一些实施例中，第一类型的存储单元的转移栅极器件中的每个转移栅极器件具有第一驱动能力;和第二类型的存储单元的转移栅极器件中的每个转移栅极器件具有第二驱动能力。在一些实施例中，第二驱动能力大于第一驱动能力。
[0116]方法1600前进至操作1620，其中，执行第一光刻工艺，以基于诸如切割布局图案1044c和1044d的第一组切割布局图案，在介电层上方形成第一组阻挡结构，诸如在图12中的介电层1202上方形成阻挡结构1212。操作1620包括在操作1622中形成用于第一存储器件110的第一类型的存储单元的阻挡结构并且在操作1624中形成用于第二存储器件140的第二类型的存储单元的阻挡结构。在一些实施例中，基于图10中的切割布局图案1044a-1044f执行操作1622。在一些实施例中，基于图14中的切割布局图案1452a-1452i执行操作1624。
[0117]方法1600前进至操作1630，其中，执行第二光刻工艺，以基于诸如切割布局图案1042d和1042e的第二组切割布局图案，在介电层上方形成第二组阻挡结构，诸如在图12中的介电层1202上方形成阻挡结构1214。操作1630包括在操作1632中形成用于第一存储器件110的第一类型的存储单元的附加阻挡结构。在一些实施例中，基于图10中的切割布局图案1042a-1042h执行操作1632。在一些实施例中，执行操作1624作为操作1630的一部分而不是操作1620的一部分。
[0118]方法1600前进至操作1640，其中，形成阻挡结构上方的掩模层。例如，在如图12C所示的阻挡结构1212和1214上方形成掩模层1222。掩模层1222在其中具有开口 1224，并且基于导线布局图案形成开口 1224。例如，操作1640包括基于用于第一存储器件110的第一类型的存储单元的图10中的导线布局图案1032、1034、和1036形成开口(操作1642)。此外，操作1640包括基于用于第二存储器件140的第二类型的存储单元的图14中的导线布局图案1422、1424、和 1426形成开口(操作 1644)。
[0119]方法1600前进至操作1650，其中，在介电层的通过掩模层的开口暴露的并且未被阻挡结构覆盖的部分中形成凹槽。例如，如图12D所示，在介电层1202的部分中形成凹槽1232a-1232e。
[0120]方法1600前进至操作1660，其中，该凹槽填充有导电材料以形成接合焊盘。例如，如图12E所示，通过填充凹槽1232a-1232e来形成接合焊盘1234a、1234b、1234c、1234d、和1234e。在一些实施例中，导电材料包括Cu、N1、TaN、TiN、W、或者它们的组合。
[0121]作为独立实例，示出了以上所述的配置和操作。在一些实施例中，通过采用以上所示的一个或多个独立实例的部件来实施存储单元或存储器件。
[0122]根据一些实施例，集成电路芯片包括第一类型的存储单元和第二类型的存储单元。第一类型的存储单元包括:存储电路，具有第一数据节点、第二数据节点、电源电压节点和参考电压节点；第一转移栅极器件，具有第一端子、第二端子、和控制端子;第一参考线接合焊盘，与第一类型的存储单元的参考电压节点电耦合;和第一字线接合焊盘，与第一类型的存储单元的第一转移栅极器件的控制端子电耦合。第一类型的存储单元的第一转移栅极器件的第一端子与第一类型的存储单元的第一数据节点电耦合。第一类型存储单元的第一参考线接合焊盘与第一类型的存储单元的第一字线接合焊盘沿着第一方向对准。第二类型的存储单元包括:存储电路，具有第一数据节点、第二数据节点、电源电压节点、和参考电压节点；第一转移栅极器件，具有第一端子、第二端子、和控制端子;第一参考线区段，沿着第一方向延伸并且与第二类型的存储单元的参考电压节点电耦合；以及第一字线接合焊盘，与第二类型的存储单元的第一转移栅极器件的控制端子电耦合。第二类型的存储单元的第一转移栅极器件的第一端子与第二类型的存储单元的第一数据节点电耦合。第二类型的存储单元的第一字线接合焊盘和第二类型的存储单元的第一参考线区段沿着不同于第一方向的第二方向间隔开。
[0123]优选地，在集成电路芯片中，所述第二类型的存储单元的第一转移栅极器件的驱动能力高于所述第一类型的存储单元的第一转移栅极器件的驱动能力。
[0124]优选地，在集成电路芯片中，所述第一类型的存储单元具有沿着所述第一方向可测量的单元高度和沿着所述第二方向可测量的单元宽度;所述第二类型的存储单元具有沿着所述第一方向可测量的单元高度和沿着所述第二方向可测量的单元宽度;和所述第二类型的存储单元的单元宽度大于所述第一类型的存储单元的单元宽度。
[0125]优选地，在集成电路芯片中，所述第一类型的存储单元的单元高度与所述第二类型的存储单元的单元高度相同；所述第一类型的存储单元还包括:第一参考线区段沿着所述第二方向延伸并且与所述第一类型的存储单元的第一参考线接合焊盘电耦合;和第一字线区段沿着所述第二方向延伸，并且与所述第一类型的存储单元的第一字线接合焊盘和所述第一类型的存储单元的第二字线接合焊盘电耦合，所述第一类型的存储单元的第一字线区段具有沿着所述第一方向可测量的线宽度;第二类型的存储单元进一步包括:第三参考线区段，沿着所述第二方向延伸并且与所述第二类型的存储单元的第一参考线区段电耦合;和第一字线区段，沿着所述第二方向延伸并且与所述第二类型的存储单元的第一字线接合焊盘和所述第二类型的存储单元的第二字线接合焊盘电耦合，所述第二类型的存储单元的第一字线区段具有沿着所述第一方向可测量的线宽度；以及所述第二类型的存储单元的第一字线区段的线宽度大于所述第一类型的存储单元的第一字线区段的线宽度。
[0126]优选地，在集成电路芯片中，所述第一类型的存储单元还包括:第二转移栅极器件，具有第一端子、第二端子、和控制端子，所述第一类型的存储单元的第二转移栅极器件的第一端子与所述第一类型的存储单元的所述第二数据节点电耦合;第二参考线接合焊盘，与所述第一类型的存储单元的参考电压节点电耦合;和第二字线接合焊盘，与所述第一类型的存储单元的第二转移栅极器件的控制端子电耦合，所述第一类型的存储单元的第二参考线接合焊盘和所述第一类型的存储单元的第二字线接合焊盘沿着所述第一方向对准；以及所述第二类型的存储单元还包括:第二转移栅极器件具有第一端子、第二端子和控制端子，所述第二类型的存储单元的第二转移栅极器件的第一端子与所述第二类型的存储单元的第二数据节点电耦合;第二参考线区段，沿着所述第一方向延伸并且与所述第二类型的存储单元的参考电压节点电耦合；以及第二字线接合焊盘，与所述第二类型的存储单元的第二转移栅极器件的控制端子电耦合，所述第二字线接合焊盘和所述第二参考线区段沿着不同于所述第一方向的第二方向间隔开。
[0127]优选地，在集成电路芯片中，所述第一类型的存储单元还包括:第一参考线区段，沿着所述第二方向延伸并且与所述第一类型的存储单元的第一参考线接合焊盘电耦合;第二参考线区段，沿着所述第二方向延伸并且与所述第一类型的存储单元的第二参考线接合焊盘电耦合;和第一字线区段，沿着所述第二方向延伸，并且与所述第一类型的存储单元的第一字线接合焊盘和所述第一类型的存储单元的第二字线接合焊盘电耦合；以及所述第二类型的存储单元还包括:第三参考线区段，沿着所述第二方向延伸并且与所述第二类型的存储单元的第一参考线区段和所述第二类型的存储单元的第二参考线区段电耦合;和第一字线区段，沿着所述第二方向延伸并且与所述第二类型的存储单元的第一字线接合焊盘和所述第二类型的存储单元的第二字线接合焊盘电耦合。
[0128]优选地，在集成电路芯片中，所述第二类型的存储单元还包括:第一位线区段，沿着所述第一方向延伸并且与所述第二类型的存储单元的第一转移栅极器件的第二端子电耦合，所述第一位线区段具有沿着所述第二方向可测量的线宽度;第一参考线区段，具有沿着所述第二方向可测量的线宽度；以及所述第二类型的存储单元的第一位线区段的线宽度大于所述第二类型的存储单元的第一参考线区段的线宽度。
[0129]优选地，在集成电路芯片中，所述第一类型的存储单元还包括:第一参考线区段，沿着所述第二方向延伸，并且与所述第一类型的存储单元的第一参考线接合焊盘电耦合；和第一字线区段，沿着所述第二方向延伸并且与所述第一类型的存储单元的第一字线接合焊盘和所述第一类型的存储单元的第二字线接合焊盘电耦合;第二参考线区段，沿着所述第一方向延伸，并且与所述第一类型的存储单元的第一参考线区段电偶合，所述第一类型的存储单元的第二参考线区段位于所述第一类型的存储单元的第一参考线区段上方；以及第二字线区段，沿着所述第二方向延伸，并且与所述第一类型的存储单元的第一字线区段电耦合，所述第一类型的存储单元的第二字线区段位于所述第一类型的存储单元的第二参考线区段和所述第一类型的存储单元的第一字线区段上方。
[0130]根据另一实施例，集成电路芯片包括第一存储器件和第二存储器件。第一存储器件包括第一类型的存储单元行、第一参考线、第二参考线、和第一字线。第一类型的存储单元行的每个存储单元包括第一参考线接合焊盘;第二参考线接合焊盘;第一字线接合焊盘；和第二字线接合焊盘。第一类型的存储单元行中的存储单元的第一参考线接合焊盘和第一类型的存储单元行中的存储单元的第一字线接合焊盘沿着第一方向延伸。第一类型的存储单元行中的存储单元的第二参考线接合焊盘和第一类型的存储单元行中的存储单元的第二字线接合焊盘沿着第一方向对准。第一参考线沿着不同于第一方向的第二方向延伸并且与第一类型的存储单元行中的存储单元的第一参考线接合焊盘电耦合。第二参考线沿着第二方向延伸并且与第一类型的存储单元行中的存储单元的第二参考线接合焊盘电耦合。第一字线沿着第二方向延伸并且与第一类型的存储单元行中的存储单元的第一字线接合焊盘和第一类型的存储单元行中的存储单元的第二字线接合焊盘电耦合。第二存储器件包括第二类型的存储单元行、第一参考线、第一字线。第二类型的存储单元行中的每个存储单元包括第一参考线区段、第二参考线区段、第一字线接合焊盘、和第二字线接合焊盘。第二类型的存储单元行中的存储单元的第一参考线区段和第二类型的存储单元行中的存储单元的第一字线接合焊盘沿着第二方向间隔开。第二类型的存储单元行中的存储单元的第二参考线区段和第二类型的存储单元行中的存储单元的第二字线接合焊盘沿着第二方向间隔开。第一参考线沿着第二方向延伸并且与第二类型的存储单元行中的存储单元的第一参考线区段和第二类型的存储单元行中的存储单元的第二参考线区段电耦合。第一字线沿着第二方向延伸并且与第二类型的存储单元行中的存储单元的第一字线接合焊盘和第二类型的存储单元行中的存储单元的第二字线接合焊盘电耦合。
[0131]优选地，在集成电路芯片中，所述第一类型的存储单元行中的存储单元具有沿着所述第一方向可测量的单元高度和沿着所述第二方向可测量的单元宽度;所述第二类型的存储单元行中的存储单元具有沿着所述第一方向可测量的单元高度和沿着所述第二方向可测量的单元宽度；以及所述第一类型的存储单元行中的存储单元的单元宽度小于所述第二类型的存储单元行中的存储单元的单元宽度。
[0132]优选地，在集成电路芯片中，所述第一存储器件的第一字线具有沿着所述第一方向可测量的线宽度;所述第二存储器件的第一字线具有沿着所述第一方向可测量的线宽度；以及所述第一存储器件的第二字线的线宽度大于所述第一存储器件的第一字线的线宽度。
[0133]优选地，在集成电路芯片中，所述第一存储器件进一步包括:第三参考线，沿着所述第二方向延伸，位于所述第一存储器件的第一参考线和所述第一存储器件的第二参考线的上方，并且与所述第一存储器件的第一参考线和所述第一存储器件的第二参考线电耦合；以及第二字线，沿着所述第二方向延伸，位于所述第一存储器件的第一字线上方，并且与所述第一存储器件的第一字线电耦合。
[0134]优选地，在集成电路芯片中，所述第二存储器件进一步包括:第二参考线，沿着所述第一方向延伸，所述第二参考线至少由所述第二类型的存储单元行中的存储单元的第一参考线区段制成;第一位线，沿着所述第一方向延伸并且与所述第二类型的存储单元行中的所述存储单元电耦合;所述第二存储器件的第二参考线具有沿着所述第一方向可测量的线宽度;所述第二存储器件的第一位线具有沿着所述第二方向可测量的线宽度；以及所述第二存储器件的第一位线的线宽度大于所述第二存储器件的第二参考线的线宽度。
[0135]优选地，在集成电路芯片中，所述第一存储器件还包括:电源线，沿着所述第一方向延伸，并且与所述第一类型的存储单元行中的存储单元电耦合;位线，沿着所述第一方向延伸，并且与所述第一类型的存储单元行中的存储单元电耦合;写辅助电路，与所述第一存储器件的电源线或所述第一存储器件的位线电耦合；以及所述第二存储器件没有所述第一存储器件的所述写辅助电路的相应电路。
[0136]优选地，在集成电路芯片中，所述写辅助电路被配置为将所述第一存储器件的位线的电压电平设置为小于接地参考电平或者将所述第一存储器件的电源线的电压电平设置为小于电源电平。
[0137]根据又一实施例，公开了制造集成电路芯片的方法。方法包括形成具有多个第一类型的存储单元的第一存储器件和形成具有多个第二类型的存储单元的第二存储器件。形成第一存储器件包括基于第一导线布局图案、第一组切割布局图案和第二组切割布局图案，形成多个第一类型的存储单元的多个第一参考线接合焊盘和多个第一字线接合焊盘。第一导线布局图案沿着第一方向延伸。第一组切割布局图案中的每一个和第二组切割布局图案中的每一个沿着不同于第一方向的第二方向延伸。第一组切割布局图案和第二组切割布局图案以交替方式沿着第一方向进行配置。形成第二存储器件包括基于第二导线布局图案和第三组切割布局图案形成多个第二类型的存储单元的多个第一字线接合焊盘。第二导线布局图案沿着第一方向延伸，并且第三组切割布局图案中的每一个都沿着第二方向延伸。
[0138]优选地，在制造集成电路芯片的方法中，形成所述多个第一类型的存储单元的多个第一参考线接合焊盘和多个第一字线接合焊盘包括:基于所述第一导线布局图案形成第一导线;执行第一光刻工艺，以基于所述第一组切割布局图案在掩模层中形成第一组蚀刻窗口；执行第二光刻工艺，以基于所述第二组切割布局图案在所述掩模层中形成第二组蚀刻窗口 ；去除所述第一导线的通过所述掩模层中的第一组蚀刻窗口和所述掩模层中的第二组蚀刻窗口所暴露的部分。
[0139]优选地，在制造集成电路芯片的方法中，形成所述多个第一类型的存储单元的多个第一参考线接合焊盘和所述多个第一字线接合焊盘包括:执行第一光刻工艺，以基于所述第一组切割布局图案在介电层上方形成第一组阻挡结构；执行第二光刻工艺，以基于所述第二组切割布局图案在所述介电层上方形成第二组阻挡结构;在所述第一组阻挡结构和所述第二组阻挡结构上方形成掩模层，所述掩模层在其中具有开口，基于所述第一导线布局图案形成所述开口；在所述介电层的通过所述掩模层的开口所暴露的并且未被所述第一组阻挡结构和所述第二组阻挡结构覆盖的多部分中形成凹槽；以及所述凹槽填充有导电材料。
[0140 ]优选地，在制造集成电路芯片的方法中，所述导电材料包括Cu、T 1、TaN、T iN、W或者它们的组合。
[0141]优选地，在制造集成电路芯片的方法中，形成所述第一存储器件还包括形成所述多个第一类型的存储单元的多个转移栅极器件，所述多个第一类型的存储单元的多个转移栅极器件中的每个转移栅极器件都具有第一驱动能力;形成所述第二存储器件还包括形成所述多个第二类型的存储单元的多个转移栅极器件，所述多个第二类型的存储单元的多个转移栅极器件中的每个转移栅极器件都具有第二驱动能力；以及所述第二驱动能力大于所述第一驱动能力。
[0142]作为实例在本发明中讨论了各种类型的晶体管。在一些实施例中，使用不同于本发明所示的其他类型的晶体管的实施方式在本申请的范围内。
[0143]上面论述了多个实施例的特征使得本领域技术人员能够更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以容易地使用本公开作为基础来设计或修改用于执行与本文所述实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员还应该意识到，这些等效结构不背离本发明的精神和范围，并且可以在不背离本发明的精神和范围的情况下做出各种变化、替换和改变。
【主权项】
1.一种集成电路芯片，包括: 第一类型的存储单元，包括: 存储电路，具有第一数据节点、第二数据节点、电源电压节点、和参考电压节点； 第一转移栅极器件，具有第一端子、第二端子、和控制端子，所述第一类型的存储单元中的第一转移栅极器件的第一端子与所述第一类型的存储单元的第一数据节点电耦合；第一参考线接合焊盘，与所述第一类型的存储单元的参考电压节点电耦合;和第一字线接合焊盘，与所述第一类型的存储单元的第一转移栅极器件的控制端子电耦合，所述第一类型的存储单元的第一参考线接合焊盘和所述第一类型的存储单元的第一字线接合焊盘沿着第一方向对准；以及第二类型的存储单元，包括: 存储电路，具有第一数据节点、第二数据节点、电源电压节点、和参考电压节点； 第一转移栅极器件，具有第一端子、第二端子、和控制端子，所述第二类型的存储单元的第一转移栅极器件的第一端子与所述第二类型的存储单元的第一数据节点电耦合； 第一参考线区段，沿着所述第一方向延伸并且与所述第二类型的存储单元的参考电压节点电耦合；以及 第一字线接合焊盘，与所述第二类型的存储单元的第一转移栅极器件的控制端子电耦合，所述第二类型的存储单元的第一字线接合焊盘和所述第二类型的存储单元的第一参考线区段沿着不同于所述第一方向的第二方向间隔开。2.根据权利要求1所述的集成电路芯片，其中，所述第二类型的存储单元的第一转移栅极器件的驱动能力高于所述第一类型的存储单元的第一转移栅极器件的驱动能力。3.根据权利要求1所述的集成电路芯片，其中， 所述第一类型的存储单元具有沿着所述第一方向可测量的单元高度和沿着所述第二方向可测量的单元宽度； 所述第二类型的存储单元具有沿着所述第一方向可测量的单元高度和沿着所述第二方向可测量的单元宽度;和 所述第二类型的存储单元的单元宽度大于所述第一类型的存储单元的单元宽度。4.根据权利要求3所述的集成电路芯片，其中， 所述第一类型的存储单元的单元高度与所述第二类型的存储单元的单元高度相同； 所述第一类型的存储单元还包括: 第一参考线区段沿着所述第二方向延伸并且与所述第一类型的存储单元的第一参考线接合焊盘电耦合;和 第一字线区段沿着所述第二方向延伸，并且与所述第一类型的存储单元的第一字线接合焊盘和所述第一类型的存储单元的第二字线接合焊盘电耦合，所述第一类型的存储单元的第一字线区段具有沿着所述第一方向可测量的线宽度； 第二类型的存储单元进一步包括: 第三参考线区段，沿着所述第二方向延伸并且与所述第二类型的存储单元的第一参考线区段电耦合;和 第一字线区段，沿着所述第二方向延伸并且与所述第二类型的存储单元的第一字线接合焊盘和所述第二类型的存储单元的第二字线接合焊盘电耦合，所述第二类型的存储单元的第一字线区段具有沿着所述第一方向可测量的线宽度；以及 所述第二类型的存储单元的第一字线区段的线宽度大于所述第一类型的存储单元的第一字线区段的线宽度。5.根据权利要求1所述的集成电路芯片，其中， 所述第一类型的存储单元还包括: 第二转移栅极器件，具有第一端子、第二端子、和控制端子，所述第一类型的存储单元的第二转移栅极器件的第一端子与所述第一类型的存储单元的所述第二数据节点电耦合；第二参考线接合焊盘，与所述第一类型的存储单元的参考电压节点电耦合;和第二字线接合焊盘，与所述第一类型的存储单元的第二转移栅极器件的控制端子电耦合，所述第一类型的存储单元的第二参考线接合焊盘和所述第一类型的存储单元的第二字线接合焊盘沿着所述第一方向对准；以及所述第二类型的存储单元还包括: 第二转移栅极器件具有第一端子、第二端子和控制端子，所述第二类型的存储单元的第二转移栅极器件的第一端子与所述第二类型的存储单元的第二数据节点电耦合； 第二参考线区段，沿着所述第一方向延伸并且与所述第二类型的存储单元的参考电压节点电耦合；以及 第二字线接合焊盘，与所述第二类型的存储单元的第二转移栅极器件的控制端子电耦合，所述第二字线接合焊盘和所述第二参考线区段沿着不同于所述第一方向的第二方向间隔开。6.根据权利要求5所述的集成电路芯片，其中， 所述第一类型的存储单元还包括: 第一参考线区段，沿着所述第二方向延伸并且与所述第一类型的存储单元的第一参考线接合焊盘电耦合； 第二参考线区段，沿着所述第二方向延伸并且与所述第一类型的存储单元的第二参考线接合焊盘电耦合;和 第一字线区段，沿着所述第二方向延伸，并且与所述第一类型的存储单元的第一字线接合焊盘和所述第一类型的存储单元的第二字线接合焊盘电耦合;以及所述第二类型的存储单元还包括: 第三参考线区段，沿着所述第二方向延伸并且与所述第二类型的存储单元的第一参考线区段和所述第二类型的存储单元的第二参考线区段电耦合;和 第一字线区段，沿着所述第二方向延伸并且与所述第二类型的存储单元的第一字线接合焊盘和所述第二类型的存储单元的第二字线接合焊盘电耦合。7.根据权利要求1所述的集成电路芯片，其中， 所述第二类型的存储单元还包括:第一位线区段，沿着所述第一方向延伸并且与所述第二类型的存储单元的第一转移栅极器件的第二端子电耦合，所述第一位线区段具有沿着所述第二方向可测量的线宽度； 第一参考线区段，具有沿着所述第二方向可测量的线宽度；以及所述第二类型的存储单元的第一位线区段的线宽度大于所述第二类型的存储单元的第一参考线区段的线宽度。8.根据权利要求1所述的集成电路芯片，其中，所述第一类型的存储单元还包括: 第一参考线区段，沿着所述第二方向延伸，并且与所述第一类型的存储单元的第一参考线接合焊盘电耦合;和 第一字线区段，沿着所述第二方向延伸并且与所述第一类型的存储单元的第一字线接合焊盘和所述第一类型的存储单元的第二字线接合焊盘电耦合； 第二参考线区段，沿着所述第一方向延伸，并且与所述第一类型的存储单元的第一参考线区段电偶合，所述第一类型的存储单元的第二参考线区段位于所述第一类型的存储单元的第一参考线区段上方；以及 第二字线区段，沿着所述第二方向延伸，并且与所述第一类型的存储单元的第一字线区段电耦合，所述第一类型的存储单元的第二字线区段位于所述第一类型的存储单元的第二参考线区段和所述第一类型的存储单元的第一字线区段上方。9.一种集成电路芯片，包括: 第一存储器件，包括: 第一类型的存储单元行，所述第一类型的存储单元行中的每个存储单元都包括: 第一参考线接合焊盘； 第二参考线接合焊盘；第一字线接合焊盘，所述第一类型的存储单元行中的存储单元的第一参考线接合焊盘和所述第一类型的存储单元行中的存储单元的第一字线接合焊盘沿着第一方向对准；以及第二字线接合焊盘，所述第一类型的存储单元行中的存储单元的第二参考线接合焊盘和所述第一类型的存储单元行中的存储单元的第二字线接合焊盘沿着所述第一方向对准；第一参考线，沿着不同于所述第一方向的第二方向延伸，并与所述第一类型的存储单元行中的存储单元的第一参考线接合焊盘电偶合； 第二参考线，沿着所述第二方向延伸，并与所述第一类型的存储单元行中的存储单元的第二参考线接合焊盘电耦合;和 第一字线，沿着所述第二方向延伸，并与所述第一类型的存储单元行中的存储单元的第一字线接合焊盘和所述第一类型的存储单元行中的存储单元的第二字线接合焊盘电耦合；以及 第二存储器件，包括: 第二类型的存储单元行，所述第二类型的存储单元行中的每个存储单元都包括: 第一参考线区段； 第二参考线区段； 第一字线接合焊盘，所述第二类型的存储单元行中的存储单元的第一参考线区段和所述第二类型的存储单元行中的存储单元的第一字线接合焊盘沿着所述第二方向间隔开；第二字线接合焊盘，第二类型的存储单元行中的存储单元的第二参考线区段和所述第二类型的存储单元行中的存储单元的第二字线接合焊盘沿着所述第二方向间隔开； 第一参考线，沿着所述第二方向延伸，并且与所述第二类型的存储单元行中的存储单元的第一参考线区段和所述第二类型的存储单元行中的存储单元的第二参考线区段电耦合；以及 第一字线，沿着所述第二方向延伸，并且与所述第二类型的存储单元行中的存储单元的第一字线接合焊盘和所述第二类型的存储单元行中的存储单元的第二字线接合焊盘电规A柄口 .10.—种制造集成电路芯片的方法，所述方法包括: 形成具有多个第一类型的存储单元的第一存储器件，包括: 基于第一导线布局图案、第一组切割布局图案、和第二组切割布局图案，形成所述多个第一类型的存储单元的多个第一参考线接合焊盘和多个第一字线接合焊盘，所述第一导线布局图案沿着第一方向延伸;第一组切割局部图案中的每一个和第二组切割布局图案中的每一个均沿着不同于所述第一方向的第二方向延伸，沿着所述第一方向以交替方式配置所述第一组切割布局图案和所述第二组切割布局图案，以及形成具有多个第二类型的存储单元的第二存储器件，包括: 基于第二导线布局图案和第三组切割布局图案，形成所述多个第二类型的存储单元的多个第一字线接合焊盘，所述第二导线布局图案沿着所述第一方向延伸，并且所述第三组切割布局图案中的每一个都沿着所述第二方向延伸。
【文档编号】H01L27/11GK106098095SQ201510973203
【公开日】2016年11月9日
【申请日】2015年12月22日
【发明人】廖忠志
【申请人】台湾积体电路制造股份有限公司