一种用于校准模拟集成电路的装置的制造方法
【技术领域】
[0001]本实用新型涉及包括熔丝元件的半导体集成电路领域，尤其涉及一种用于校准模拟集成电路的装置。
【背景技术】
[0002]模拟集成电路芯片的性能是由一系列生产流程的工艺步骤决定的，每一个工艺步骤中都包含了多种会影响芯片性能的工艺参数。不仅在不同批次中工艺参数会存在一定的偏差变化，即使在同一晶圆的不同位置也可能会存在明显偏差。然而其中某些较为边缘的工艺参数偏差的组合，会对高精度模拟集成电路的性能产生较大影响。
[0003]为了减少工艺偏差对高精度模拟集成电路性能的影响，在电路设计时多会引入在一定范围内可调整的冗余设计以应对生产工艺中的偏差。冗余设计的控制信号则是根据实际性能测试选取的最优控制值，此设计存在覆盖面积大，且最优控制值的可靠性不高等问题。
【实用新型内容】
[0004]本实用新型为了克服上述现有技术的不足，提供了一种校准模拟集成电路的装置，通过逻辑控制单元连接熔断控制单元实现对存储单元阵列的内容烧写；在需要时通过逻辑控制单元连接存储信息检测单元实现对存储单元阵列的内容读取，并保证低功耗检测的要求。
[0005]为了实现上述目的，本实用新型提供了一种校准模拟集成电路的装置，该装置包括:存储单元阵列、恪断控制单元、存储信息检测单元和逻辑控制单元；其中恪断控制单元接收用于校准模拟集成电路的第一信息，并且在逻辑控制单元的烧写使能信号的控制下，输出熔断信号；存储单元阵列根据熔断信号，存储第二信息，并且通过检测节点输出存储的第二信息；存储信息检测单元根据逻辑控制单元的检测使能控制信号，通过检测节点读取存储的第二信息；逻辑控制单元用于向熔断控制单元输出烧写使能信号，以及向存储信息检测单元输出检测使能控制信号，并判断第二信息和第一信息是否一致，确定是否就第一信息重新发出烧写使能信号；在模拟集成电路工作期间，则输出存储的所述第二信息。
[0006]本实用新型通过对电路内部参数的扫描并检测模拟集成电路的性能来确定最优控制值，并永久性地写入存储单元阵列。通过设置模拟集成电路中存储单元阵列的值来校准其性能，提高了模拟集成电路性能的稳定性，不仅减小了硬件的开销，也减小工艺偏差对电路性能产生的影响。
【附图说明】
[0007]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0008]图1为本实用新型实施例提供的一种用于校准模拟集成电路装置的结构示意图；
[0009]图2为本实用新型实施例提供的一种存储单元实现方法的结构示意图；
[0010]图3A为图1所示装置中存储信息检测单元的第一结构示意图；
[0011]图3B为图1所示装置中存储信息检测单元的第二结构示意图；
[0012]图3C为图1所示装置中存储信息检测单元的第三结构示意图；
[0013]图3D为图1所示装置中存储信息检测单元的第四结构示意图；
[0014]图3E为图1所示装置中存储信息检测单元的第五结构示意图；
[0015]图3F为图1所示装置中存储信息检测单元的第六结构示意图；
[0016]图4A为本实用新型实施例提供的一种用于校准模拟集成电路烧写阶段的方法流程不意图。
[0017]图4B为本实用新型实施例提供的一种用于校准模拟集成电路正常检测阶段的方法流程示意图。
【具体实施方式】
[0018]下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
[0019]图1为本实用新型实施例提供的一种用于校准模拟集成电路装置的结构示意图。如图1所示，该装置包括:熔断控制单元101、存储单元阵列102、存储信息检测单元103和逻辑控制单元104。
[0020]存储单元阵列102是由一个或多个存储单元并联而成，可以是N个比特的存储器阵列，用于接收来自于熔断控制单元101的熔断信号，以实现永久存储校准信息，并将检测存储状态的待测节点信息输出至存储信息检测单元103。
[0021]熔断控制单元101用于接收来自于前续电路性能参数的待烧写信息与来自于逻辑控制单元104的烧写使能信号，生成控制存储单元阵列102的熔断信号，以实现对存储单元阵列102的内容烧写。熔断控制单元101可以依次每次只对一个存储单元进行烧写操作，亦可同时对存储单元阵列102进行整体烧写操作。其中，熔断信号为逻辑电平信号，待烧写信息包括烧写地址与待烧写数据。
[0022]存储信息检测单元103用于接收来自于逻辑控制单元104的检测使能控制信号，并通过来自于存储单元阵列102的检测节点，检测存储单元阵列102中的校准信息，输出检测结果至逻辑控制单元。其中，存储信息检测单元103可以同时对存储单元阵列102进行整体存储信息检测；亦可依次每次只对一个存储单元进行存储信息检测。
[0023]逻辑控制单元104用于生成熔断控制单元101的烧写使能信号和存储信息检测单元103的检测使能控制信号，接收存储信息检测单元103输出的检测结果，并向芯片后续电路输出存储信息。
[0024]具体为，在执行烧写时，逻辑控制单元104关闭与烧写无关的功能单元，等待熔断控制单元101执行烧写过程，并对存储信息检测单元103输出的检测结果与存储单元阵列102存储的校准信息进行比较；如果比较结果一致，确定待烧写信息烧写成功，输出烧写是否成功的信息；否则，确定待烧写信息烧写失败，重新进行烧写或为后续处理作出标记；
[0025]在初始化或复位等不执行烧写时，逻辑控制单元104控制存储信息检测单元103读取存储单元阵列102中的校准信息，并且在接收存储信息检测单元103的检测结果后，自动关闭所述存储信息检测单元，以节约功耗，并输出存储信息。
[0026]根据电路的性能要求，比如BGR电压，输出电流，端口阻抗匹配等参数，确定一组最优控制值存入寄存器中。
[0027]烧写阶段，逻辑控制单元输出的烧写使能信号有效，例如烧写使能信号为I有效，熔断控制单元101接收寄存器输出的最优控制值的待烧写信息，根据待烧写信息的烧写地址与待烧写数据，产生相应的熔断信号；熔断信号控制存储单元阵列102，实现对存储单元阵列102的内容烧写，同时存储单元阵列102存储校准信息，通过存储信息完成对待校准电路性能控制。
[0028]验证阶段，存储信息检测单元103在检测使能控制信号的控制下，检测节点将存储的状态信息输出至存储信息检测单元103，检测存储单元阵列102的检测节点信息，输出检测结果，其中，检测使能控制信号调用检测节点信息作为输入信息。逻辑控制单元104通过判断检测结果是否与校准信息一致，确定是否烧写成功。若是，则烧写成功，不再执行烧写；若否，则烧写失败，重新进行烧写或为后续处理作出标记。
[0029]不执行烧写的正常检测阶段，逻辑控制单元104通过接收来自于存储信息检测单元103的检测结果，并向后续电路持续输出存储信息。
[0030]例如，烧写入存储单元阵列的信息为3比特，存储单元阵列对于3比特信息，可以有八种变化，即000到111的八种变化，未烧写时输出为000。通过对电路内部参数的扫描并检测模拟集成电路的性能来确定最优控制值，即用于烧写的3比特信息，例如101。在烧写过程中，需要对最高位和最低位进行烧写，烧写时产生相应的熔断信号，中间位不需要改变存储信息，烧写时不产生相应的熔断信号。
[0031]在验证阶段，存储信息检测单元103在检测使能控制信号的控制下，检测存储单元阵列102的检测节点信息，输出检测结果，判断检测结果是否与校准信息一致，从而确定是否烧写成功，由逻辑控制单元104输出相应状态信号。若是，则烧写成功，不再执行烧写；若否，则烧写失败，熔断控制单元101再次接收待烧写信息，重新进行烧写或为后续处理作出标记。
[0032]在不执行烧写的正常检测阶段，通过接收