一种用于安全芯片的内建密钥只读存储器保护电路的制作方法
【技术领域】
[0001]本实用新型属于集成电路设计领域，提出了一种应用于安全芯片的内建密钥只读存储器保护电路结构，根据内部组合电路延时生成密钥，提高了秘钥的隐蔽性，使只读存储器数据更加安全。
【背景技术】
[0002]集成电路是电子产品的核心部件，伴随集成电路在身份识别，金融支付等领域的广泛应用，如S頂卡，金融卡，身份证，U盾等，安全性成为此类芯片的核心特性之一，其中秘钥是安全体系的根基，存储在芯片内部，必须保证不被窃取和非法利用。在安全芯片内部，存在多个秘钥，用于不同用途。有些秘钥是在芯片出厂后，根据用户信息写入到芯片的存储器内，每颗均不相同，用于用户身份的识别；有些秘钥是固定的，如用于只读存储器加密的秘钥，同一型号的所有芯片均相同。只读存储器通常用于存放安全芯片的管理程序，在芯片生产阶段固化到内部。攻击者通过芯片反向工程手段窃取到只读存储器的内容后，将很容易攻破芯片的安全机制。所以，在安全芯片中，需要对只读存储器内的数据进行加密保护。
[0003]只读存储器的数据保护的现有技术是:对只读存储器内数据进行加密存储，由晶体管开关直接连接到电源或地作为密钥，经解密电路处理，送给数据存取电路。缺点是，通过芯片反向工程，比较容易就可以分辨出其特征并提取出该密钥，从而失去使其失去保护作用。
【实用新型内容】
[0004]本实用新型要解决的问题在于提供一种用于安全芯片的内建密钥只读存储器保护电路，以解决上述【背景技术】中提出的问题。
[0005]为实现上述目的，本实用新型提供如下技术方案:
[0006]—种用于安全芯片的内建密钥只读存储器保护电路，包括解密电路、秘钥生成电路、数据存取电路和只读存储器；所述解密电路分别连接秘钥生成电路、数据存储电路和只读存储器。
[0007]作为本实用新型的优选方案:所述秘钥生成电路产生固定二进制数字序列形式的密钥送给解密电路，只读存储器存储经加密处理后的密文，只读存储器中的密文由解密电路根据密钥处理后，送给数据存取电路使用。
[0008]作为本实用新型的优选方案:所述秘钥生成电路包括密钥位恢复模块和线性反馈移位寄存器。所述密钥位恢复模块由多个基于内部组合延时路径构成的秘钥位恢复电路组成，包括至少二个密钥密钥位恢复电路。
[0009]作为本实用新型的优选方案:所述密钥位恢复电路基于内部组合逻辑延时电路和触发器恢复出种子并送给线性反馈移位寄存器，线性反馈移位寄存器进行扰乱处理并把结果作为解密密钥送给解密电路使用。
[0010]作为本实用新型的优选方案:所述秘钥位恢复电路包含两路组合逻辑延时电路路径和一个上升沿触发器，组合逻辑延时电路路径由缓冲器组成，对外部输入的时钟信号进行延时，通过在电路设计中调节缓冲器的驱动能力，使两路组合路径的延时不同，两路路径的尾端分别连接在触发器的输入数据D端和时钟CK端，触发器的输出数据Q端作为密钥位种子输出，如设定恢复的密钥位是0，则设定接在D端的组合路径延时长于接在CK端的路径延时，如设定恢复的密钥位是1，则设定接在D端的组合路径延时短于接在CK端的路径延时。
[0011]作为本实用新型的优选方案:所述线性反馈移位寄存器把密钥位恢复电路产生的种子加载入寄存器内进行移动和xor扰乱，输出给解密电路作为密钥使用，该移位寄存器包括至少二个寄存器电路。
[0012]与现有技术相比，本实用新型的有益效果是:本实用新型提出了一种用于安全芯片的内建密钥只读存储器保护电路，由组合逻辑延时电路和触发器构成的密钥位生成电路恢复出种子，结合反馈移位寄存器扰乱形成内建密钥输出，结合解密电路和只读存储器对数据构成了有效保护，提高了攻击者采用集成电路逆向工程手段窃取密钥的难度，提高了只读存储器的数据安全性。
【附图说明】
[0013]图1为本实用新型的内建秘钥只读存储器保护电路的结构框图；
[0014]图2为密钥生成电路的结构框图，这里以15位作为示例；图3为基于延时的密钥位恢复电路的电路图；图4为线性反馈移位寄存器的电路图。
【具体实施方式】
[0015]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0016]如图1所示，本实用新型的一种用于安全芯片的内建密钥只读存储器保护电路，由秘钥生成电路、解密电路、数据存取电路和只读存储器组成；其中秘钥生成电路，采用片内数字硬件电路实现，基于集成电路内组合逻辑电路的延时特征和触发器的工作特性，生成预设的固定的二进制数字向量，作为密钥，送给解密电路。只读存储器内存放经该密钥加密后的密文。由解密电路对只读存储器的加密数据解密后，供数据存取电路使用。其中密钥生成电路位于集成电路内的数字逻辑区域内部，与解密电路、数据存取电路采用相似的基本电路单元类型实现，使芯片逆向工程难以识别及分析。
[0017]如图2所示，所述秘钥生成电路包括密钥位恢复模块和线性反馈移位寄存器，密钥位恢复模块由多个基于延时的秘钥位恢复子电路组成，这里以15位为例。由密钥位恢复模块产生种子，传送到反馈移位寄存器，经其扰乱处理后，作为密钥输出。
[0018]如图3所示，秘钥位恢复子电路由两路组合逻辑延时电路路径和上升沿触发器连接后组成，每组组合电路路径由至少二个缓冲器串联组成，对外部时钟信号进行延时，分别连接到触发器的时钟及输入数据端口，其输出数据端口做为密钥种子使用。其工作原理是:由缓冲器构成延时链delay chainl及延时链delay chain2，外部时钟分别经过延时链delay chainl和延时链delay chain2到达触发器的数据和时钟端，根据预设的密钥种子数值，设定延时链的延时数值。当延时链delay chianl的延时大于延时链delay chain2，则触发器将输出0，则恢复出的key bit是0 ;当延时链delay chianl的延时小于延时链delay chain2，则触发器将输出1，则恢复出的key bit是1。在时钟的上升边沿，自动进行恢复。
[0019]如图4所示，线性反馈移位寄存器由多位移位寄存器组成，这里以48位为例，在密钥位恢复模块产生种子后，加载入寄存器内，每个时钟周期进行移位扰乱处理，经过预设周期数目后，保持寄存器内值固定，作为密钥输出。
[0020]本实用新型的工作原理是:由密钥生成电路基于内部组合逻辑延时电路路径和触发器生成密钥，只读存储器内存放经该密钥加密的密文，由解密电路根据该密钥解密处理后，传送给数据存取电路使用。
[0021]本实用新型的有益效果是:本实用新型提出了一种用于安全芯片的内建密钥只读存储器保护电路，由组合逻辑延时电路和触发器构成的密钥位生成电路恢复出种子，结合反馈移位寄存器扰乱形成内建密钥输出，结合解密电路和只读存储器对数据构成了有效保护，提高了攻击者采用集成电路逆向工程手段窃取密钥的难度，提高了只读存储器的数据安全性。
【主权项】
1.一种用于安全芯片的内建密钥只读存储器保护电路，其特征在于，包括解密电路、秘钥生成电路、数据存取电路和只读存储器；所述解密电路分别连接秘钥生成电路、数据存储电路和只读存储器。2.如权利要求1所述的内建密钥只读存储器保护电路，其特征在于，所述秘钥生成电路产生固定二进制数字序列的密钥送给解密电路，只读存储器存储经加密处理后的密文，只读存储器中的密文由解密电路根据密钥处理后，送给数据存取电路。3.如权利要求2所述的内建密钥只读存储器保护电路，其特征在于，所述秘钥生成电路包括密钥位恢复模块和线性反馈移位寄存器。4.如权利要求3所述的内建密钥只读存储器保护电路，其特征在于，所述密钥位恢复模块由多个基于内部组合延时路径构成的秘钥位恢复电路组成，包括至少二个密钥密钥位恢复电路。5.如权利要求4所述的内建密钥只读存储器保护电路，其特征在于，所述秘钥位恢复电路包含两路组合逻辑延时电路路径和一个上升沿触发器，组合逻辑延时电路路径由缓冲器组成，对外部输入的时钟信号进行延时，通过在电路设计中调节缓冲器的驱动能力，使两路组合路径的延时不同，两路路径的尾端分别连接在触发器的输入数据D端和时钟CK端，触发器的输出数据Q端作为密钥位种子输出。6.如权利要求5所述的内建密钥只读存储器保护电路，其特征在于，所述线性反馈移位寄存器把密钥位恢复电路产生的种子加载入寄存器内进行移动和xor扰乱，输出给解密电路作为密钥。7.如权利要求6所述的内建密钥只读存储器保护电路，其特征在于，所述线性反馈移位寄存器包括至少二个寄存器电路。
【专利摘要】本实用新型公开了一种用于安全芯片的内建密钥只读存储器保护电路，包括密钥生成电路、解密电路、数据存取电路和只读存储器；所述解密电路分别连接秘钥生成电路、数据存取电路和只读存储器。秘钥生成电路产生二进制数字序列形式的密钥送给解密电路，只读存储器用于存储经加密处理后的密文，只读存储器中的密文由解密电路根据密钥解密后，送给数据存取电路使用。所述秘钥生成电路包括密钥位恢复模块和线性反馈移位寄存器。本实用新型提出了一种由缓冲器延时链和触发器构成的密钥位恢复电路结构，结合反馈移位寄存器扰乱处理，增强了密钥的隐蔽性，从而提高了芯片内只读存储器的数据安全性。
【IPC分类】G11C7/24
【公开号】CN204966055
【申请号】CN201520726975
【发明人】阮为
【申请人】芯佰微电子（北京）有限公司
【公开日】2016年1月13日
【申请日】2015年9月18日