一种放大器电路的制作方法
【技术领域】
[〇〇〇1] 本实用新型涉及半导体静态随机存储器（SRAM)设计技术领域，具体的，本发明公开了一种应用于SRAM的放大器电路。
【背景技术】
[0002]静态随机存储器（Static Random Access Memory，简称SRAM)，具有无需刷新，使用方便，速度快等优点，广泛用作计算机内存或CPU高速缓存等。作为计算机，智能手持设备，汽车电子等产品中必不可少的组成部分，SRAM正向着高密度，大容量，高速度，低功耗的方向不断发展。
[0003]SRAM电路中，一条位线上往往会连接几百个甚至上千个存储单元，因而位线电容很大。而为了使芯片整体尺寸较小，单个存储单元的尺寸必须做的很小，使得单个存储单元的驱动能力非常有限，导致位线读信号BL_RD和BLB_RD的变化非常缓慢。为了提高读出速度，采用灵敏放大器，使得位线上只要建立起一定的电压差就可以，无需降低到逻辑低电平时，就可以读出数据，将显著提高SRAM读出速度；目前常用的SRAM灵敏放大器主要分为运算放大器型，交叉耦合型和锁存器型三种。
[0004]运放型灵敏放大器，具有放大倍数大，灵敏度高的优点，但其速度较慢，存取时间较长，同时由于运放型灵敏放大器双端输入单端输出，因此需要成对使用，占用大量版图面积。
[0005]交叉耦合型灵敏放大器采用2个PM0S管和2个NM0S管交叉耦合构成，利用正反馈实现放大功能，如图1所示，RD_S信号为高时，放大器开始工作，假设BL_RD保持高电平不变，BLB_RD被下拉一定摆幅，则NM0S管103的等效电阻要大于NM0S管102的等效电阻，因而DATA的下降速度小于DATAB的下降速度，通过正反馈结构，使得DATA的电位越来越高，DATAB的点位越来越低，最终分别达到逻辑1和逻辑0,实现放大。
[0006]因此交叉耦合型灵敏放大器具有速度快，结构简单的优点；但由于RD_S信号为高时，BLB_RD只能被下拉一定的摆幅，此时103仍处于导通状态，使得DATA的电压并不能达到VDD，同时也产生了一定的功耗。
[0007]锁存器型灵敏放大器采用两个CMOS反相器对相互对接形成锁存器的形式构成，如图2所示，其输出电平能够达到全摆幅。但是电路灵敏度较低，同时直接将位线读信号作为输出信号，增大了位线读信号的电压变化，降低了速度，同时需要对带有大电容负载的读信号进行放电，也增大了电路的动态功耗。
[0008]针对上述不足，人们提出了改进的STRONG ARM型灵敏放大器，如图3所示，STRONGARM型灵敏放大器采用2个PM0S管和4个NM0S管交叉耦合构成，构成正反馈的锁存结构。由于不再将位线读信号作为输出信号，因此进一步降低了电路的动态功耗，但依然存在灵敏度较低的缺点。
【发明内容】
[0009]为解决上述问题，本发明提出了一种放大器电路，包括:
[0010]第一PM0S管和第二PM0S管，以及第一至第七NM0S管，其中，第一PM0S管的源端接电源电压，栅端接第一输出信号，漏端接第二输出信号；第二 PM0S管的源端接电源电压，栅端接第二输出信号，漏端接第一输出信号；第一 NM0S管的漏端接第二输出信号，栅端接第一输出信号，源端接第三、第五NM0S管的漏端以及第六NM0S管的栅端；第二 NM0S管的漏端接第一输出信号，栅端接第二输出信号，源端接第四、第六NM0S管的漏端以及第五NM0S管的栅端；第三NM0S管的栅端接第一输入信号，第四NM0S管的栅端接第二输入信号；第三、第四、第五、第六NM0S管的源端接第七NM0S管的漏端，第七NM0S管的栅端接使能信号，源端接地。
[0011 ] 其中，所述第一、第二 PM0S管具有相同的宽度和长度。
[0012]其中，所述第一、第二 NM0S管具有相同的宽度和长度。
[0013]其中，所述第三、第四NM0S管具有相同的宽度和长度。
[0014]其中，所述第五、第六NM0S管具有相同的宽度和长度。
[0015]本实用新型的技术方案在工作时，由第三和第四NM0S管作为差分输入端，第一、第二 PM0S管和第一、第二 NM0S管构成正反馈的锁存结构，同时额外增加了由第五和第六NM0S管组成的正反馈系统，由于不存在直流通路，因此它既保留了 STRONG ARM型灵敏放大器功耗低的特点，又进一步提高了灵敏度和读出速度。
【附图说明】
[0016]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0017]图1为现有技术中的交叉耦合型灵敏放大器结构示意图；
[0018]图2现有技术中的锁存器型灵敏放大器结构示意图；
[0019]图3现有技术中的STRONG ARM型灵敏放大器结构示意图；
[0020]图4为本实用新型的一个实施例提供的放大器电路结构示意图；
[0021]图5为本实用新型的一个实施例提供的放大器电路工作波形示意图。
[0022]附图中相同或相似的附图标记代表相同或相似的部件。
【具体实施方式】
[0023]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
[0024]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0025]下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。
[0026]本发明提供的放大器电路结构如图4所示，包括:
[0027]第一PM0S 管 100 和第二 PM0S 管 101，以及第一至第七 NM0S 管 102、103、104、105、106、107、108，其中，
[0028]第一 PM0S管100的源端接电源电压，栅端接第一输出信号，漏端接第二输出信号;
[0029]第二 PM0S管101的源端接电源电压，栅端接第二输出信号，漏端接第一输出信号;
[0030]第一 NM0S管102的漏端接第二输出信号，栅端接第一输出信号，源端接第三、第五NM0S管104、106的漏端以及第六NM0S管107的栅端；
[0031]第