专利名称：改进的接触和深沟槽构图的制作方法
技术领域：
本发明涉及半导体制造，特别是涉及形成接触的改进方法和设备。
随着基础规则的降低接触构图变得越来越难以光刻印刷。对于存储器和/或逻辑芯片，例如动态随机存取存储器(DRAM)芯片和嵌入DRAM芯片，例如使用亚微米基础规则。采用相当简单的图象增强技术(例如离轴光照)，能够相当好地印制亚微米线间隔图形。
但是印制亚微米接触要困难地多。因为接触孔一般是形成分离的孔，构图时产生的象差和干涉图形，使得即使采用先进的技术如相移掩模，也难以可靠地形成接触孔。
接触与导体例如金属线的对准是重要的。当接触和金属线尺寸很小时，对准相当困难，非常容易发生金属线和接触之间失去连接以及接触与相邻线短路。
因此，需要对半导体器件的接触进行改进，使得能够形成降低到基础规则尺寸的接触。还需要改进接触的形成方法，降低与金属线不重合的风险。
半导体器件的一种构图方法，包括以下步骤，提供衬底层，衬底层上形成有绝缘层并且掩模层形成在绝缘层上，掩模层可相对于绝缘层被选择地腐蚀，对掩模层构图，在掩模层中形成第一组基本平行的线，对绝缘层构图，形成向下通到衬底层的矩形孔。
半导体器件的另一种构图方法，根据本发明，包括以下步骤，提供衬底层，衬底层上形成有绝缘层，第一掩模层形成在绝缘层上并且第二掩模层形成在第一掩模层上，第二掩模层和绝缘层可相对于第一掩模层被选择地腐蚀，对第二掩模层构图，在第二掩模层中形成第一组基本平行的线，对第一掩模层构图在其中形成矩形孔，依据矩形孔对绝缘层蚀刻，在绝缘层中形成矩形孔，去除第一掩模层和第二掩模层的剩余部分。
半导体器件的又一种构图方法，包括以下步骤，提供衬底层，衬底层上形成有绝缘层，并且第一掩模层形成在绝缘层上，第一掩模层和绝缘层可彼此相对地被选择腐蚀，通过形成基本平行的线，对第一掩模层上的保护层构图，依据经过构图的保护层腐蚀穿通第一掩模层，在第一掩模层中形成第一组基本平行的线，去除保护层，通过形成基本垂直于第一组基本平行的线而设置的第二组基本平行的线，对第一掩模层上的第二保护层构图，依据经过构图的第二保护层和第一组基本平行的线，腐蚀穿通绝缘层，在绝缘层中形成矩形孔，去除第二保护层并且去除第一掩模层的剩余部分。
根据本发明的另一方法，可以包括在孔中淀积导体材料形成与衬底层的接触的步骤。衬底层可以包括半导体衬底，该方法包括腐蚀半导体衬底形成深沟槽的步骤。该方法还可以包括把孔形成为矩形和正方形之一的形状的步骤。形成孔的步骤可以包括将孔形成为矩形和正方形之一的形状的步骤，其中至少在一侧矩形和正方形包括给定技术的最小特征尺寸。该方法还可以包括独立调节矩形孔长度和/或独立调节矩形孔宽度的步骤。该方法还可以包括在绝缘层中对应于孔位置蚀刻线的步骤和在孔和线中淀积导体材料用于双镶嵌处理的步骤。
根据本发明的半导体器件包括含接触区的衬底，位于衬底上的绝缘层，具有根据预定图形位于其中的矩形孔，和位于矩形孔中的多个矩形接触，用于使衬底的接触区与位于绝缘层上的导体层连接。
在另一实施例中，矩形接触至少一侧具有基本等于给定技术的至少最小特征尺寸。矩形接触可以是侧边基本等于给定技术的至少最小特征尺寸的正方形。接触区可以包括扩散区和包含位线的导体层。绝缘层可以包括双镶嵌金属线，用于与接触的电连接。
通过以下结合附图对其示例性实施例的详细介绍，将可了解本发明的这些和其他目的、特征和优点。
本说明书以下将结合附图详细介绍优选实施例。
图1是根据本发明其上形成有栅格的半导体器件的顶视平面图。
图2是在半导体器件处理过程中沿图1的剖切线a-a剖切的剖面图，该剖面图展示了根据本发明的掩模层、绝缘层和用于构图栅格的保护层层。
图3是在半导体器件处理过程中沿图1的剖切线a-a剖切的剖面图，该剖面图展示了根据本发明构图的掩模层。
图4是在半导体器件处理过程中沿图1的剖切线b-b剖切的剖面图，该剖面图展示了根据本发明对栅格构图的保护层层。
图5是在半导体器件处理过程中沿图1的剖切线b-b剖切的剖面图，该剖面图展示了根据本发明构图的掩模层。
图6是在半导体器件处理过程中沿图1的剖切线b-b剖切的剖面图，该剖面图展示了根据本发明构图从而形成图1栅格的绝缘层。
图7是在半导体器件处理过程中沿图1的剖切线b-b剖切的剖面图，该剖面图展示了根据本发明对衬底层遮掩从而形成深沟槽的栅格。
图8是根据本发明其上形成有栅格的半导体器件的顶视平面图。
图9是在半导体器件处理过程中沿图8的剖切线c-c剖切的剖面图，该剖面图展示了根据本发明的掩模层和用于构图栅格的保护层层。
图10是在半导体器件处理过程中沿图8的剖切线c-c剖切的剖面图，该剖面图展示了根据本发明构图的掩模层。
图11是在半导体器件处理过程中沿图8的剖切线d-d剖切的剖面图，该剖面图展示了根据本发明用于形成双镶嵌处理的导体线的蚀刻间隔。
图12是在半导体器件处理过程中沿图8的剖切线d-d剖切的剖面图，该剖面图展示了根据本发明用于构图栅格的第二保护层层。
图13是在半导体器件处理过程中沿图8的剖切线d-d剖切的剖面图，该剖面图展示了根据本发明构图的掩模层。
图14是在半导体器件处理过程中沿图8的剖切线d-d剖切的剖面图，该剖面图展示了根据本发明用于形成深沟槽而构图的衬底层。
图15是在半导体器件处理过程中沿图8的剖切线d-d剖切的剖面图，该剖面图展示了根据本发明形成的接触和导体线。
图16是根据本发明的具有按给定技术的最小特征尺寸的三倍的距离隔开的孔的栅格平面图。
图17是根据本发明的具有按给定技术的最小特征尺寸的七倍的距离隔开的孔的栅格平面图。
图18是根据本发明的具有按给定技术的最小特征尺寸的八倍的距离隔开的孔的栅格平面图。
本发明涉及半导体制造，特别是涉及形成接触的改进方法和设备。本发明提供深沟槽掩模和/或接触，是在栅格形成中采用不同掩模材料形成的。栅格可以包括减小到所用技术的最小特征尺寸F的线。在不同层形成的掩模材料之间的空间中形成接触。按矩形或正方形的形状形成接触是有利的，可使接触减小到基础规则或最小特征尺寸。矩形或正方形的接触形状提供没有倒角增大的接触面积。另外，采用本发明可以使深沟槽腐蚀进半导体器件的衬底。
以下详细参见附图，其中在几幅图中同样的参考标记代表相同或类似的元件，从图1开始，展示了根据本发明施加有栅格12的半导体器件的平面图。半导体器件10具有被去除用于呈现栅格12的包括绝缘层和导体层的上层。栅格12最好包括其间形成矩形或正方形的垂直线14和水平线16。虽然栅格12包括矩形或正方形，根据本发明也可以形成其他构形和形状，例如细长槽、平行四边形等。垂直线14和水平线16之间的间隔18可以是接触孔，用于在半导体器件10上的各层之间形成接触，或者栅格12可以是形成矩形或正方形深沟槽的掩模。
可知图2和3是沿剖切线a-a的剖面图，而图4-7是沿剖切线b-b的剖面图。图2-7展示了基于图1器件的取向的本发明处理步骤。图1中未显示各个处理步骤。
参见图2，形成或提供衬底层20。衬底层20例如可以包括为根据本发明在其中形成深沟槽而制备的半导体衬底。绝缘层22淀积在衬底层20上。绝缘层22最好包括如氮化物的硬掩模，例如氮化硅。也可以考虑其他材料，如氧化物，例如氧化硅，或者玻璃，例如硼硅酸磷玻璃(BSPG)。可以采用低压化学汽相淀积(LPCVD)工艺施加绝缘层22。如果采用氮化硅，绝缘层厚度可以约是10-10000nm，虽然可以根据半导体器件10的设计采用任何厚度的绝缘层。
掩模绝缘层或掩模层24淀积在绝缘层22上。掩模层24最好相对于绝缘层22可选择地腐蚀。对掩模层按如下进行构图，对绝缘层22构图。如果绝缘层22采用氮化硅，掩模层24最好是氧化物，例如氧化硅。另一掩模层26淀积在掩模层24上。掩模层26最好是与绝缘层22相同的材料，但是也可以采用相对于掩模层24可选择地腐蚀的其他材料。在第二掩模层26上施加保护层层28，最好通过光刻印刷工艺曝光和显影。保护层层28形成为预定图形。在优选实施例中，预定图形包括平行线，其厚度从约为最小特征尺寸(F)(即减小到基础规则)到设计的适当边界上限。图形包括所示的保护层线30。参见图3，依据保护层层28的图形，掩模层26腐蚀下到掩模层24。这样形成用于腐蚀掩模层24的图形。在优选实施例中，在第二掩模层26中形成一组基本平行的线27。这些线的形状可以根据保护层28的保护层图形变化。
接着参见图4-7，这是沿垂直于图2和3的剖切线的剖切线的剖面图。参见图4，施加保护层层32，按预定图形曝光和显影。在优选实施例中，预定图形包括平行线34，其厚度从约为最小特征尺寸(F)(即减小到基础规则)到设计的适当边界上限。在所示实施例中，线34垂直于线27，其中之一如图4所示。
参见图5，进行选择性腐蚀，腐蚀掩模层24下到绝缘层22。选择性腐蚀工艺最好是使用线27(第二掩模层26的(图4))和线34的各向同性腐蚀工艺，形成所示的矩形或正方形孔36。依据保护层层32的图形，相对于绝缘层26选择地去除掩模层24的部分。
参见图6，从掩模层24剥离保护层层32。进行选择性腐蚀工艺，把在前期步骤形成的栅格图形转移到绝缘层22。在此选择性腐蚀中，如果掩模层26和绝缘层22采用相同的材料，则掩模层26的剩余部分与绝缘层22的选择性腐蚀同时地去除。
参见图7，从绝缘层22去除掩模层24。现在对绝缘层22构图，以便采用栅格12(图1)用于在衬底20形成深沟槽。由绝缘层22提供的栅格图形最好用做对半导体衬底(衬底层20)构图的掩模，例如在DRAM芯片中形成深沟槽，或者提供用于待形成任何其他的特征或元件的图形或掩模。绝缘层22最好是氮化物，为把深沟槽21腐蚀进衬底20提供更高的选择性。另外，所述的栅格图形包括矩形或正方形孔18(也参见图1)，用于腐蚀矩形或正方形深沟槽21。深沟槽21可以形成为具有基本是矩形或正方形的形状，其侧边可以小到最小特征尺寸。形成没有倒角的矩形或正方形形状，有利于提供体积增大的沟槽和对沟槽长度和宽度的独立控制。
参见图8，所示半导体器件110具有的上绝缘层和导体层被去除，展示栅格112。栅格112最好包括其间形成矩形或正方形的垂直线114和水平线116。虽然栅格112包括矩形或正方形，根据本发明也可以形成其他构形和形状，例如细长槽、平行四边形等。垂直线114和水平线116之间的间隔118可以是接触孔，用于在半导体器件110上的各层之间形成接触，或者栅格112可以是形成矩形或正方形深沟槽的掩模。
可知图9-11是沿剖切线c-c的剖面图，而图12-15是沿剖切线d-d的剖面图。图9-15展示了基于图8的器件取向的本发明的处理步骤。图8中未显示各个处理步骤。
参见图9，形成或提供衬底层120。衬底层120可以包括例如其中形成有扩散区的半导体衬底，并通过根据本发明形成的接触与金属线连接。
绝缘层124淀积在衬底120上。绝缘层124最好是氧化物，例如氧化硅。掩模层126淀积在绝缘层124上。掩模层126应相对于绝缘层124可选择腐蚀。在掩模层126上施加保护层层128，最好通过光刻印刷工艺进行曝光和显影。按预定图形形成保护层层128。在优选实施例中，预定图形包括平行线130，其厚度从约为最小特征尺寸(F)(即减小到基础规则)到设计的适当边界上限。参见图10，依据保护层层128的图形，掩模层126被腐蚀下到掩模层124。这样形成用于腐蚀掩模层124的图形。在优选实施例中，在掩模层126中形成一组基本平行的线127。这些线的形状可以根据保护层128的保护层图形变化。参见图11，在一个实施例中，去除保护层128，蚀刻绝缘层124形成间隔131，用于在后续步骤中淀积镶嵌金属线。
接着参见图12-15，这些是沿垂直于图9、10和11的剖切线的剖切线的剖面图。参见图12，按预定图形施加保护层层132，曝光和显影。在优选实施例中，预定图形包括平行线134，其厚度从约为最小特征尺寸(F)(即减小到基础规则)到设计的适当边界上限。在所示实施例中，线134垂直于127，其中之一如图12所示。
参见图13，进行选择腐蚀工艺，腐蚀绝缘层124下到衬底120。选择腐蚀工艺最好是各向同性腐蚀工艺，以使(掩模层126(图10)的)线127和线134形成所示的矩形或正方形孔。在层132中形成保护层线，保护其下的绝缘层124的部分避免腐蚀。
参见图14，从绝缘层124和掩模层126剥离保护层层132。也可以剥离掩模层126。在一个实施例中，可以腐蚀衬底层120形成深沟槽121，而不使用额外掩模层(即绝缘层22)。
参见图15，形成导体线140，例如位线或其他导体，以及接触142，例如位线接触，在双镶嵌工艺中可以同时形成表面条接触或电容器接触，或者可以使用不同工艺步骤形成接触142和导体线140。衬底层120可以包括下层的导体线或金属线，并通过根据本发明形成的接触142与上层的金属线连接。正如已有技术所示还可以继续进行进一步处理形成半导体器件的其余部分。在单个半导体器件的制造中可以多次采用本发明，例如可以使用包含图14的绝缘层124的栅格图形，直接在衬底120形成深沟槽121，如图15所示。也可以采用本发明形成位线接触，也可以在后用于形成金属线之间的互连。
参见图16-18，示例性地展示了用于接触和深沟槽的其他构形。图16中，绝缘层(或掩模层)222具有第一方向的线224。按线段施加保护层226形成栅格212，用于形成接触孔(或腐蚀位置)228。按其间距离约为最小特征尺寸的3倍(3F)对半导体器件提供接触孔228。按此方式，在其中形成接触时，在接触之间提供更大的距离。这可以根据半导体器件设计通过改变保护层图形等来调节。另外，接触孔和/或腐蚀位置可以是矩形的。并且，由于槽230可以覆盖绝缘层222的线，所以接触孔或腐蚀位置可以承受在垂直方向对准保护层226的较大公差。预定的保护层图形226中的变化可以在接触孔/腐蚀位置228之间提供较大距离或者提供较大形状。图17中，栅格312具有的图形包括绝缘层322和保护层326，其中接触孔(或腐蚀位置)328相距是7F。这种布置类似于用于单元面积为8·F2的DRAM芯片的构形的位线接触。如图所示，可以在接触孔/腐蚀位置228和328之间提供其他距离。这种设计并不限于特征尺寸的整数，而是可以根据本发明代之以最小特征尺寸F以上的任何尺寸的栅格间距。
在其他构形中，如图18所示，可以使用栅格412作为沟槽腐蚀工艺的掩模，例如对DRAM芯片的深沟槽404，形成单元面积为8·F2的深沟槽构形。根据本发明通过调节保护层426和掩模层422，并且使用上述工艺，形成沟槽404。图16-18展示了在栅格层之前(之下)形成的平行线，但是也可以在平行线之前(之下)形成栅格层。
以上介绍了用于半导体器件的改进的接触和深沟槽形成的优选实施例(仅是示例性的并无限制)，应注意在上述技术指教下，本领域技术人员可以做出改进和变化。因此可知在由权利要求书概括的本发明范围和精神内，可以对公开发明的特定实施例做出改变。按专利法的要求具体地介绍了本发明，要求期望由专利证书保护的范围由权利要求书确立。
权利要求
1.一种半导体器件的构图方法，其特征在于包括以下步骤提供衬底层，衬底层上形成有绝缘层并且掩模层形成在绝缘层上，掩模层可相对于绝缘层被选择地腐蚀；对掩模层构图，在掩模层中形成第一组基本平行的线；对绝缘层构图，形成向下通到衬底层的矩形孔。
2.根据权利要求1的方法，其特征在于还包括在孔中淀积导体材料形成与衬底层的接触的步骤。
3.根据权利要求1的方法，其特征在于衬底层包括半导体衬底，该方法还包括腐蚀半导体衬底在其中形成深沟槽的步骤。
4.根据权利要求1的方法，其特征在于还包括把孔形成为正方形的步骤。
5.根据权利要求4的方法，其特征在于形成孔的步骤包括把孔形成为矩形和正方形之一的步骤，其中矩形和正方形的至少一侧边包括给定技术的最小特征尺寸。
6.根据权利要求1的方法，其特征在于还包括调节构图形成不同尺寸的孔的步骤。
7.根据权利要求1的方法，其特征在于还包括调节构图提供不同孔图形的步骤。
8.根据权利要求1的方法，其特征在于还包括以下步骤在绝缘层中腐蚀对应于孔位置的线；在孔和线中淀积导体材料。
9.一种半导体器件的构图方法，包括以下步骤提供衬底层，衬底层上形成有绝缘层，第一掩模层形成在绝缘层上并且第二掩模层形成在第一掩模层上，第二掩模层和绝缘层可相对于第一掩模层被选择地腐蚀；对第二掩模层构图，在第二掩模层中形成第一组基本平行的线；对第一掩模层构图在其中形成矩形孔；依据矩形孔对绝缘层蚀刻，在绝缘层中形成矩形孔；去除第一掩模层和第二掩模层的剩余部分。
10.根据权利要求9的方法，其特征在于衬底层包括半导体衬底，该方法还包括依据在绝缘层形成的矩形孔腐蚀半导体衬底，在其中形成深沟槽的步骤。
11.根据权利要求9的方法，其特征在于还包括把矩形孔形成为正方形的步骤。
12.根据权利要求9的方法，其特征在于依据矩形孔腐蚀绝缘层，在绝缘层形成矩形孔的步骤包括，把孔形成为矩形和正方形之一的步骤，其中矩形和正方形的至少一侧边包括给定技术的最小特征尺寸。
13.根据权利要求9的方法，其特征在于还包括独立调节矩形孔长度的步骤。
14.根据权利要求9的方法，其特征在于还包括独立调节矩形孔宽度的步骤。
15.一种半导体器件的构图方法，其特征在于包括以下步骤提供衬底层，衬底层上形成有绝缘层，并且第一掩模层形成在绝缘层上，第一掩模层和绝缘层可彼此相对地被选择腐蚀；通过形成基本平行的线，对第一掩模层上的保护层构图；依据保护层图形腐蚀穿通第一掩模层，在第一掩模层中形成第一组基本平行的线；去除保护层；通过形成基本垂直于第一组基本平行的线而设置的第二组基本平行的线，对第一掩模层上的第二保护层构图；依据第二保护层图形和第一组基本平行的线，腐蚀穿通绝缘层，在绝缘层中形成矩形孔；去除第二保护层；去除第一掩模层的剩余部分。
16.根据权利要求15的方法，其特征在于还包括在矩形孔中淀积导体材料形成与衬底层的接触的步骤。
17.根据权利要求15的方法，其特征在于衬底层包括半导体衬底，该方法还包括依据在绝缘层形成的矩形孔腐蚀半导体衬底，在其中形成深沟槽的步骤。
18.根据权利要求15的方法，其特征在于还包括把矩形孔形成为正方形的步骤。
19.根据权利要求15的方法，其特征在于矩形孔形成为矩形和正方形之一，其中矩形和正方形的至少一侧边包括给定技术的最小特征尺寸。
20.根据权利要求15的方法，其特征在于还包括独立调节矩形孔长度的步骤。
21.根据权利要求15的方法，其特征在于还包括独立调节矩形孔宽度的步骤。
22.一种半导体器件，包括包括含接触区的衬底；位于衬底上的绝缘层，具有根据预定图形位于其中的矩形孔；位于矩形孔中的多个矩形接触，用于使衬底的接触区与位于绝缘层上的导体层连接。
全文摘要
一种半导体器件的构图方法,包括以下步骤,提供衬底层,衬底层上形成有绝缘层并且掩模层形成在绝缘层上,掩模层可相对于绝缘层被选择地腐蚀,对掩模层构图,在掩模层中形成第一组基本平行的线,对绝缘层构图,形成向下通到衬底层的矩形孔。还包括一种根据本发明的半导体器件。
文档编号H01L21/768GK1259759SQ00102120
公开日2000年7月12日 申请日期2000年1月6日 优先权日1999年1月6日
发明者T·S·鲁普, A·托马斯, F·扎克 申请人:因芬尼昂技术北美公司, 国际商业机器公司