专利名称：带有冗余衬垫的铜导电线的制作方法
技术领域：
本发明涉及诸如半导体器件、多层陶瓷结构和多层薄膜结构的电子元件，其中，在该元件内具有铜导电线和通路，更详细地说，涉及提高了抗电迁移(electromigration)性能和工作寿命的被衬垫的铜导电线和通路。
电子元件广泛地用于工业上，基本上使用金属导电线来形成元件中的电路。重要的是，金属导电线具有无故障的长寿命，该故障是由该导电线内的金属空洞而引起的，该金属空洞起因于电迁移、应力空白或缺失的铜等缺陷。为了方便起见，以下所述针对互连了的电路的薄膜多层结构内的铜导电线和通路并可适用于所有低电阻导电体，包括Al、Ag、Au、Cu等及其合金。
多层电子元件提供一种用于诸如计算机、电信、军用和民用的应用领域内的高性能系统的有吸引力的封装途径。这些电子元件提供高密度互连和对给定的电子元件尺寸提供增加了的电路的能力。
多层薄膜电子元件已发展到使用铜作为布线材料和使用聚酰亚胺作为介质或绝缘体。由于上述的发展，镶嵌已变成布线方法的一种选择。镶嵌结构由下述步骤来完成淀积绝缘体或介质，刻蚀出槽以形成布线结构，在该绝缘结构上淀积阻挡金属和铜以便充填该槽，然后对铜进行化学机械抛光，使其与该介质共平面。
多层电子元件的一个重要方面是层间的通路或开口，在该通路或开口中充填了导电材料以提供不同层上的金属化层之间的电连接。广义地讲，典型的多层电子元件是由下述的许多介质材料层构成的，包括氧化硅、氟化氧化硅、包括聚酰亚胺和氟化聚酰亚胺的聚合物、聚芳基醚、SiCxOyH2、陶瓷、碳和其它介质材料。在现有技术中作为镶嵌工艺的已知的工艺序列中，使用已知的技术对介质层进行构图，该已知的技术例如使用被曝光的光致抗蚀剂材料来界定布线图形。在显影后，该光致抗蚀剂起到掩模的作用，穿过该掩模，利用诸如等离子刻蚀或反应离子刻蚀的减去(subtractive)刻蚀工艺来除去该介质材料的图形。该工艺通常称为光刻工艺，如在现有技术中众所周知的那样，可用于添加(additive)或减去金属化步骤。使用该镶嵌工艺，在该介质层中设置界定布线图形的开口，该开口从该介质层的一个表面延伸到该介质层的另一个表面。然后，用诸如基于Ti或Ta的金属或氮化金属的薄的PVD或CVD金属来充填这些布线图形。其次，淀积诸如PVD或CVD铜的薄的籽晶层，之后利用电镀、化学镀、化学汽相淀积、物理汽相淀积或上述方法的组合来淀积较厚的Cu。该工艺可包括通过用诸如化学机械抛光的方法除去多余的材料来进行的该金属的平面化。
在单镶嵌工艺中，在介质层中设置通路或开口，用金属化层充填该通路或开口，以提供布线层间的电连接。在双镶嵌工艺中，通路开口和布线图形开口都在用金属化层进行充填之前被设置在该介质层中。该工艺简化了工序并消除某些内部界面。对于该电子元件内的每个层，继续这些工序，直到完成该电子元件为止。
在图3B中，示出现有技术的典型的双镶嵌线。示出了在其上具有水平介质阻挡层16的介质层11a和11b包括在介质层11b中的金属化层12和在介质层11a中的金属化层12a和拴14。示出了被导电性的扩散阻挡层15包起来的该拴14和该金属化层12a。在图2B中，示出现有技术的单镶嵌线结构。
该介质材料提供铜布线元件之间的电绝缘和电隔离。为了避免该金属与该介质之间的金属扩散，导电性的阻挡层，也称为衬垫，和介质性的阻挡层被包括在该结构中，以便容纳该铜或其它金属和提供经过改善的该铜导电线与该介质或其它金属化层的粘附性。
该阻挡层一般由单一难熔金属或该难熔金属的组合来构成，这些难熔金属来自下述的一族Ti、W和Ta以及诸如TaN、WN和TiN的氮化物，该阻挡层提供对于在该金属线与该介质之间的铜金属的扩散的阻挡。一般来说，该阻挡层在形成该阻挡层的侧壁上和在其底部上、且在该介质层之间及在该线和通路之内被形成。但是，已发现了，当被衬垫的铜导电线和/或通路(包括单或双镶嵌线)具有因包含来自制造该线的电镀工艺而引起的缺失或部分地缺失的铜、因电迁移应力空白或缺陷引起的缺失的铜籽晶层或被形成空洞的铜时，电流必须由该衬垫来承载，这一点会引起上述的故障。
鉴于该现有技术的问题和缺点，本发明的一个目的是提供一种具有铜导电线和通路的、提高了其工作和抗电迁移寿命的电子元件，该电子元件包括具有镶嵌线的多层电子元件，该镶嵌线是使用单镶嵌工艺或双镶嵌工艺来制造的。
本发明的另一个目的是提供一种制造提高了其工作和抗电迁移寿命的电子元件的铜导电线和通路的方法，该电子元件包括具有镶嵌线的多层电子元件，该镶嵌线是使用单镶嵌工艺或双镶嵌工艺来制造的。
本发明的其它目的和优点将从下述的说明书中变得明显。
在本发明中达到了对于本专业的技术人员来说是明显的上述的和其它的目的，本发明的一个方面涉及包括具有高的抗电迁移和工作寿命的镶嵌金属线的铜导电线或通路，该方面包括绝缘体或介质，在其中具有金属线、通路和/或镶嵌线的形式的开口；在该开口内的、例如在该开口的壁和底部上的第1促进粘附导电性阻挡层衬垫材料；在该第1促进粘附导电性阻挡层衬垫材料层上的具有预定的剖面面积的第1导电性层，所述第1导电性层具有抗电迁移性能；在该第1导电性层上的第2促进粘附导电性阻挡衬垫层；以及形成该线或通路的软的低电阻的中心金属芯线，最好是铜。
具有包括铜线、通路和/或镶嵌线的互连金属化层的多层电子元件，该电子元件具有高的抗电迁移性能和工作寿命，该电子元件包括绝缘体或介质，在其中具有金属线、通路和/或镶嵌线的形式的开口；在该开口内的、例如在该开口的壁和底部上的第1促进粘附导电性阻挡衬垫材料层；在该第1促进粘附导电性阻挡层衬垫材料层上的具有预定的剖面面积的第1导电性层，所述第1导电性层具有抗电迁移性能；在该第1导电性层上的第2促进粘附导电性阻挡衬垫层；以及形成该线或通路的软的低电阻的中心金属芯线，最好是铜。
在本发明的另一个方面，提供一种制造具有高的抗电迁移和工作寿命的铜导电线、通路和/或镶嵌线的方法，该方法包括在基底上形成绝缘体或介质；在该绝缘体中以金属线、通路和/或镶嵌线的形式形成开口；在该开口内、例如在该开口的壁和底部上涂敷第1促进粘附导电性阻挡衬垫材料层；在该第1促进粘附导电性阻挡层衬垫材料层上涂敷第1导电性层，该第1导电性层具有预定的剖面面积，并具有抗电迁移性能；在该第1导电性层上形成第2促进粘附导电性阻挡衬垫层；以及在该第2促进粘附导电性阻挡层上涂敷软的低电阻的金属、最好是铜，以便充填该开口并形成该线或通路。
提供一种用于制造具有高的抗电迁移性能的铜导电线、通路和/或镶嵌线的多层电子元件的方法，该方法包括用介质层逐层地形成该多层电子元件；在该介质层中以线、通路和/或镶嵌金属线的形式形成开口；在该开口内、例如在该开口的壁和底部上涂敷第1促进粘附导电性阻挡衬垫材料层；在该第1促进粘附导电性阻挡层衬垫材料层上涂敷第1导电性层，该第1导电性层具有预定的剖面面积，并具有抗电迁移性能；在该第1导电性层上涂敷第2促进粘附导电性阻挡衬垫层；以及涂敷软的低电阻的金属、最好是铜，以便充填该开口并形成该线或通路。
也提供使用本发明的方法制造的电子元件。
本发明的特征据信是新颖的，本发明的元件特征在后附的权利要求书中被详细地提出。该图只是为了说明的目的，没有按比例来描绘。但参照在附图之后的、与附图相结合的详细的描述，可最好地了解本发明本身，涉及其结构和操作方法，在这些附图中
图1A是本发明的铜导电线的剖面图。
图1B是现有技术的铜导电线的剖面图。
图2A示出本发明的具有单镶嵌互连线和栓(通路)的多层电子元件的剖面图。
图2B示出现有技术的具有单镶嵌互连线和栓(通路)的多层电子元件的剖面图。
图3A示出本发明的包含多层电子元件的电互连双镶嵌线的剖面图。
图3B示出现有技术的包含多层电子元件的电互连双镶嵌线的剖面图。
在描述本发明的优选实施例时，将涉及附图的图1-3B，其中，相同的数字涉及本发明的相同的特征。在该附图中，本发明的特征不一定按比例地示出。
参照图1A和1B，可将本发明的铜导电线(图1A)与现有技术的铜导电线(图1B)进行比较和对照。这样，在图1A中，介质11a中的开口22承载了铜导电线12a。该开口具有第1外扩散导电性阻挡层15；重叠的高导电性抗电迁移金属层20；第2扩散导电性阻挡层21；以及中心铜芯线12a。该阻挡层防止该金属层20扩散到层12a中。因而，该铜导电线12a在3个面上被序贯的第2阻挡层21、高导电性金属层20和外扩散阻挡层15包起来。在铜导电线12a的上表面上显示出一个诸如SiNxHy或SiCxHy的、可选择的介质水平阻挡层16。
现在参照图1B，该图示出现有技术的铜导电线，铜导电线12a在介质11a中的开口22内被形成，并被外扩散导电性阻挡层15和上部水平扩散阻挡层16包围。正如以上所指出的那样，这样一种设计可引起因在铜导电线12a内的缺失或部分的缺失的铜的区域所导致的故障。图1A中示出的本发明的结构克服了这些问题，这是因为二个粘附导电性阻挡层15和21夹住高导电性的金属层20，该金属层20具有良好的抗电迁移的性能，诸如Ag、Cu、Al、Au或其合金，诸如CuIn、CuSn、AlCu等。
参照图2A，具有单镶嵌互连线和通路的本发明的多层电子元件10的一部分以局部剖面的方式被示意性地示出，它包括三个介质层，以11集总地示出，以11a、11b、11c分别地示出。该层11可根据电子元件的应用领域由任何合适的介质材料来形成，该材料包括诸如氧化硅、氟化氧化硅、诸如聚酰亚胺的聚合物、聚芳基醚、SiCxOyH2、如金刚石的碳或玻璃上的旋转涂敷物(spun on glass)。具有在其中的、以导线或线12和12a以及互连通路或栓14的形式的金属化层的该层被示出。可看出，栓14导电性地将导线12a连接到导线12上。金属化层12、12a和14由诸如铜的导体形成。
由水平介质阻挡层16分离开的层11a-11c被示出，该水平介质阻挡层16可以是相同的，也可以是不相同的，该层16防止铜金属化层从一层扩散到下一层。另外，层16的材料也可以是在以化学方式刻蚀该元件时起到刻蚀中止层的作用的材料。形成分别包含金属化层12a和栓14的开口22和23的外壁和底部的粘附/阻挡导电性扩散层(衬垫)15被示出。重叠在该衬垫15上的诸如Ag、Cu、Al的高导电性衬垫20被示出。重叠在该高导电性衬垫20上的是被示出为21的另一个导电性阻挡衬垫(该衬垫的材料一般来说与衬垫15的材料相同)。作为12、12a和14示出该铜导电线或芯线。
该衬垫15和21可以是提供该导线和/或栓金属化层与该介质之间的扩散阻挡的任何合适的材料。优选的衬垫材料是难熔金属，诸如钽、氮化钽、氮化钨、氮化硅、氮化钽硅、氮化钨硅、氮化钛和氮化钛硅，最好是含钽的材料。该衬垫15和21的厚度一般约为0.005至0.2微米，例如为0.04微米。高导电率金属衬垫20是带有良好的抗电迁移特性的金属，诸如Ag、Cu、Al、Au、其合金CuIn、CuSn、AlCu等。衬垫20的厚度可变动，一般为0.005至0.2微米，例如为0.04微米。
图2B示出只使用粘附/阻挡层15的与图2A相同的结构。
在图3A中，示出双镶嵌结构，该结构包括在其水平表面上具有扩散阻挡层16的绝缘(介质)层11a和11b。扩散阻挡层16在刻蚀用于双镶嵌线的层11a中的开口时也可起到刻蚀中止层的作用。在介质层11a中形成通路14和槽12a，在通路开口14和槽12a的表面上形成衬垫层15。一般希望衬垫材料15与水平扩散阻挡层16的材料不同。然后，在衬垫层15涂敷高导电率金属层20，接着，在层20的顶部涂敷另一衬垫层21。然后，在分层的通路14和槽开口12a内进行铜电镀。
一般使用已知的技术，如闪镀(flash plating)、物理汽相淀积、化学汽相淀积或无电镀，首先在层21上涂敷铜籽晶层。然后，电镀铜层，以充填槽12a和通路14。也可通过化学汽相淀积或物理汽相淀积来淀积铜。另外，可使用无电镀来形成金属化层。在这些情况下，可不需要分离的铜籽晶层。
然后，在典型的情况下，使用CMP对铜进行对于层11a的表面平面化的处理，以形成如图3A中示出的加工完成的栓14和金属化层12a。
现在参照图3B，将常规的图3B的现有技术的双镶嵌结构与本发明的图3A进行比较，在图3A中，在介质层11a内用铜充填槽12a和栓14。示出在介质层11a与11b之间的阻挡层16。示出被导电性地连接到栓14上的铜线12。示出对该通路14和槽12a进行衬垫的扩散导电性阻挡层15。正如以上所指出的那样，如果铜导电线12a和/或栓14具有缺失或部分缺失铜的区域，这样一种结构就可能发生故障，这是因为该线的电流必须由衬垫来承载，这一点可能引起故障。因而，对图3B的现有技术的结构与图3A中示出的本发明的结构进行比较和对照，其中，本发明的结构在两个导电性阻挡层15与21之间使用高导电性的抗电迁移的金属衬垫20。
尽管已与特定的优选实施例相结合，详细地描述了本发明，但很清楚的是，对于本发明的专业人员来说，按照上述的描述，许多选择、修正和变动是明显的。因而，期望后附的权利要求书将包含任何落入本发明的真正的范围和精神内的这样的选择、修正和变动。
权利要求
1．一种包括具有高的抗电迁移和工作寿命的镶嵌金属线的铜导电体金属线或通路，其特征在于，包括绝缘体或介质，在其中具有金属线、通路和/或镶嵌线的形式的开口；在该开口内的第1促进粘附/导电性阻挡层衬垫材料；在该第1促进粘附/导电性阻挡层衬垫材料层上的具有预定的剖面面积的第1导电性层，所述第1导电性层具有抗电迁移性能；在该第1导电性层上的第2促进粘附/导电性阻挡衬垫层；以及形成该线或通路的软的低电阻的中心金属芯线。
2．如权利要求1中所述的铜导电体，其特征在于该金属的中心芯线是铜。
3．如权利要求2中所述的铜导电体，其特征在于第1和第2促进粘附/导电性阻挡层衬垫是钽、钨及其氮化物。
4．如权利要求3中所述的铜导电体，其特征在于第1导电性层是Ag、Cu、Al、Au、其合金CuIn、CuSn或AlCu。
5．一种具有包括铜线、通路和/或镶嵌线的互连金属化层的多层电子元件，其特征在于，该电子元件包括绝缘体或介质，在其中具有金属线、通路和/或镶嵌线的形式的开口；在该开口内的第1促进粘附/导电性阻挡衬垫材料层；在该第1促进粘附/导电性阻挡层衬垫材料层上的具有预定的剖面面积的第1导电性层，所述第1导电性层具有抗电迁移性能；在该第1导电性层上的第2促进粘附/导电性阻挡衬垫层；以及形成该线或通路的软的低电阻的中心金属芯线。
6．如权利要求5中所述的多层电子元件，其特征在于该中心金属芯线是铜。
7．如权利要求6中所述的铜导电体，其特征在于第1和第2促进粘附/导电性阻挡层衬垫是钽、钨及其氮化物。
8．如权利要求7中所述的铜导电体，其特征在于第1导电层是Ag、Cu、Al、Au、其合金、CuIn、CuSn或AlCu。
9．一种制造具有高的抗电迁移性能的铜导电线、通路和/或镶嵌线的方法，其特征在于，该方法包括在基底上形成绝缘体或介质；在该绝缘体中以金属线、通路和/或镶嵌线的形式形成开口；在该开口内涂敷第1促进粘附/导电性阻挡衬垫材料层；在该第1促进粘附/导电性阻挡层衬垫材料层上涂敷第1导电性层，该第1导电性层具有预定的剖面面积，并具有抗电迁移性能；在该第1导电性层上形成第2促进粘附/导电性阻挡衬垫层；以及在该第2促进粘附/导电性阻挡层上涂敷软的低电阻的金属，以便充填该开口并形成该线或通路。
10．如权利要求9中所述的方法，其特征在于该软的低电阻的金属是铜。
11．如权利要求10中所述的方法，其特征在于第1和第2促进粘附/导电性阻挡层衬垫是钽、钨及其氮化物。
12．如权利要求11中所述的方法，其特征在于第1导电层是Ag、Cu、Al、Au、其合金CuIn、CuSn或AlCu。
13．一种制造具有高的抗电迁移性能的铜导电线、通路和/或镶嵌金属线的多层电子元件的方法，其特征在于，该方法包括用介质层逐层地形成该多层电子元件；在该介质层中以线、通路和/或镶嵌金属线的形式形成开口；在该开口内涂敷第1促进粘附/导电性阻挡衬垫材料层；在该第1促进粘附/导电性阻挡层衬垫材料层上涂敷第1导电性层，该第1导电性层具有预定的剖面面积，并具有抗电迁移性能；在该第1导电性层上涂敷第2促进粘附/导电性阻挡衬垫层；以及涂敷软的低电阻的金属，以便充填该开口并形成该线或通路。
14．如权利要求13中所述的方法，其特征在于该软的低电阻的金属是铜。
15．如权利要求14中所述的方法，其特征在于第1和第2促进粘附/导电性阻挡层衬垫是钽、钨及其氮化物。
16．如权利要求15中所述的方法，其特征在于第1导电层是Ag、Cu、Al、Au、其合金CuIn、CuSn或AlCu。
17．一种电子元件，其特征在于使用权利要求9中所述的方法进行制造。
18．一种电子元件，其特征在于使用权利要求13中所述的方法进行制造。
全文摘要
包含铜导电线、通路和镶嵌线的互连包括:在其中具有开口的绝缘体或介质;在该开口的壁和底部上的第1促进粘附/导电性阻挡衬垫材料;在该第1粘附材料层上的第1导电性层,所述第1导电性层具有预定的剖面面积并具有抗电迁移性能;在该第1导电性层上的第2促进粘附/导电性阻挡层;以及充填该开口的其余部分以便形成该线或通路的诸如铜的软的低电阻金属.这些互连具有被增强的工作和抗电迁移寿命。
文档编号H01L21/768GK1286497SQ00126420
公开日2001年3月7日 申请日期2000年8月31日 优先权日1999年9月1日
发明者A·K·斯塔珀 申请人:国际商业机器公司