专利名称：静电防护电路的制作方法
技术领域：
本发明有关于一种静电防护电路，特别有关于一种适用于具有5伏向3伏转换器的集成电路的静电防护电路，可避免在浮接静电放电母线(floatingESD bus)上累积高电压。
背景技术：
图1显示常规技术中用于具有5伏向3伏转换器的静电防护电路。其中包括一主要被保护的内部电路11、一5伏向3伏转换器12、一输出电路13、一输入焊垫(pad)14、一输出焊垫15、四个静电防护电路16a、16b、17a、17b、一浮接静电放电母线18、一二极管19及一电阻R。此外，所有的有源元件均由两个提供VDD及VSS电压的电压源驱动。
其中，由于内部电路11使用的VDD电压为3伏，而由输入焊垫14接收的输入信号的幅值为5伏，因此5伏向3伏转换器便将经由输入焊垫14接收的输入信号幅值降低为3伏，以与内部电路11相适应。内部电路11接收来自5伏向3伏转换器经降幅的输入信号后，便产生输出信号，经由输出电路13及输出焊垫15输出。
此外，输出电路13是由两个互补型的晶体管131及132组成；静电防护电路16a及16b分别由两个顺向串连的二极管161a、162a及161b、162b组成；静电防护电路17a及17b分别由晶体管171a、171b、反相器172a、172b、电阻173a、173b及电容174a、174b组成。
在静电防护电路17a中，晶体管171a的源极连接于二极管161a及19间的浮接静电放电母线18，漏极则与VSS连接。反相器172a的输出端连接于晶体管171a的栅极。电阻173a，连接于晶体管171a的源极与反相器172a输入端之间。电容174a则连接于反相器172a的输入端与VSS之间。
在静电防护电路17b中，晶体管171b的源极与VDD连接，漏极则与VSS连接。反相器172b的输出端连接于晶体管171b的栅极。电阻173b，连接于VDD与反相器172b输入端之间。电容174b则连接于反相器172b的输入端与VSS之间。
静电防护电路16a与17a共同建立输入焊垫14至VSS的放电路径；静电防护电路16b建立输出焊垫15至VDD或VSS的静电放电路径；而静电防护电路17b则用于建立自电压源端VDD至VSS的放电路径。因此，不论静电由输入、出焊垫或电压源端产生时，均能由适当的路径流出，而不会损害内部电路11。
此外，连接于浮接静电放电母线18与VDD间的二极管19则用于阻止在电路正常操作下，输入焊垫14与VDD间直接形成通路，因此其是与二极管161a形成相互逆向连接的状态，使得浮接静电放电母线18的电位在正常操作下是处于浮接的状态。
然而，上述的常规技术电路中，由于幅值0～5伏的输入信号经由连接垫14接至5伏向3伏电路时，因电荷耦合效应，在电路操作一段时间后，会自然在浮接静电放电母线18上累积高电压，此高电压值将造成电路可靠度的问题。
发明内容
为了解决上述问题，本发明提供一种适用于具有5伏向3伏转换器的集成电路的静电防护电路，可适当限制在浮接静电放电母线上的电压。
本发明的目的在于提供一种静电防护电路，用于保护一内部电路，内部电路与一转换器连接且由第一及第二电压源驱动。转换器将自输入焊垫接收的具有第一幅值的第一输入信号转换为具有第二幅值的第二输入信号而输入内部电路。输入焊垫与第一电压源之间连接有相互逆向的第一及第二二极管。此静电防护电路包括一晶体管、一反相器、一电阻、一电容及一电压箝位器。晶体管的源极连接于两二极管之间，漏极与第二电压源连接。反相器的输出端连接于晶体管的栅极。电阻连接于晶体管的源极与反相器输入端之间。电容连接于该反相器的输入端与第二电压源之间。电压箝位器与该电容并联，用于限制浮接静电放电母线的电压，并使电路于正常工作时，反相器输入端的电压处于高电位而使晶体管关断。
藉此，本发明利用一电压箝位器，产生箝位浮接静电放电母线电压的效果，而避免高电压的产生，消除在常规技术电路中的电路可靠度问题。
以下，就
本发明的一种静电防护电路的实施例。
图1显示常规技术中用于具有5伏向3伏转换器的静电防护电路；图2显示本发明一实施例中的静电防护电路。
符号说明11～内部电路；12～5伏向3伏转换器；13～输出电路；14～输入焊垫；15～输出焊垫；16a、16b、17a、17b～静电防护电路；18～静电放电母线；19、161a、161b、162a、162b～二极管；131、132、161a、161b、171a、171b、201、202、203、204～晶体管；172a、172b～反相器；173a、173b、205～电阻；174a、174b～电容。
具体实施例方式
图2表示本发明一实施例中的静电防护电路。图2中与图1相同的元件是使用相同的符号，且不再对其进行详细描述。
图2中包括一主要被保护的内部电路11、一5伏向3伏转换器12、一输出电路13、一输入焊垫(pad)14、一输出焊垫15、四个静电防护电路16a、16b、17a、17b、一浮接静电放电母线18、一二极管19、一电阻R及一电压箝位器20。此外，所有的有源元件均由两个提供VDD及VSS电压的电压源驱动。
其中，由于内部电路11使用的VDD电压为3伏，而由输入焊垫14接收的输入信号的幅值为5伏，因此5伏向3伏转换器便将经由输入焊垫14接收的输入信号幅值降低为3伏，以与内部电路11相适应。内部电路11接收来自5伏向3伏转换器经降幅的输入信号后，便产生输出信号，经由输出电路13及输出焊垫15输出。
静电防护电路16a与17a共同建立输入焊垫14至VSS的放电路径；静电防护电路16b建立输出焊垫15至VDD或VSS的静电放电路径；而静电防护电路17b则用于建立自电压源端VDD至VSS的放电路径。因此，不论静电由输入、出焊垫或电压源端产生时，均能由适当的路径流出，而不会损害内部电路11。
比较图1与图2可知，本实施例是在图1的常规技术电路的静电防护电路17a中加入一电压箝位器(voltage clamp circuit)20，电压箝位器20是由四个串连的晶体管20～204及一电阻205所组成，每一晶体管201～204的栅极与源极连接，形成按二极管连接的晶体管(diode connected transistor)，电阻205则连接于最末晶体管205的漏极与VSS之间以加强其静电防护能力。
在电路正常工作时，电压箝位器20中的每一晶体管201～204将在其两端产生约0.7伏的电压差，且由于按二极管连接的晶体管的特性，使得此电压差不易受流经晶体管201～204的电流值影响，再加上电阻173a及205两端的电压差，电压箝位器20将可使浮接静电放电母线18上具有约4伏的电压，且可箝位住该电压值的变化，使得常规技术电路中因电荷耦合效应而累积的高电压不会出现。
综合上述，本发明是在常规技术使用5伏向3伏转换器的电路中增加一电压箝位器，产生箝位浮接静电放电母线电压的效果，以消除电荷耦合效应所产生的高电压，避免在常规技术电路中其所造成的电路可靠度问题。
虽然本发明已以一较佳实施例公开如上，然其并非用于限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作更动与变化，因此本发明的保护范围当视后附的权利要求所限定者为准。
权利要求
1.一种静电防护电路，用于保护一内部电路，该内部电路与一转换器连接且均由第一及第二电压源驱动，该转换器将自一输入焊垫接收的具有第一幅值的第一输入信号转换为一具有第二幅值的第二输入信号而输入该内部电路，该输入焊垫与该第一电压源之间连接有相互逆向的第一及第二二极管，该静电防护电路包括一第一晶体管，源极连接于该第一及第二二极管之间，漏极与该第二电压源连接；一第一反相器，输出端连接于该第一晶体管的栅极；一第一电阻，连接于该第一晶体管的源极与该第一反相器输入端之间；一第一电容，连接于该第一反相器的输入端与该第二电压源之间；以及一电压箝位器，连接于该第一反相器的输入端与该第二电压源之间，限制该第一反相器输入端的电压。
2.如权利要求1所述的静电防护电路，其中该输入焊垫与该第二电压源间连接有第三二极管。
3.如权利要求1所述的静电防护电路，其中该第一与第二电压源间具有第二晶体管，其源极与漏极分别与该第一及第二电压源连接，栅极与第二反相器输出端连接，该第二反相器的输入端与该第一电压源间连接有第二电阻，该第二反相器的输入端与该第二电压源间连接有第二电容。
4.如权利要求1所述的静电防护电路，其中该电压箝位器包括一第三晶体管，源极与栅极连接，且源极与该第一反相器的输入端连接；以及一第三电阻，连接于该第三晶体管与该第二电压源之间。
5.如权利要求1所述的静电防护电路，其中该电压箝位器包括多个串连的第三晶体管，在每一第三晶体管中，源极与栅极连接，且源极与该第一反相器的输入端连接；以及一第三电阻，连接于该串连的第三晶体管与该第二电压源之间。
6.如权利要求5所述的静电防护电路，其中第三晶体管的数目为4个，且第一反相器输入端的电压为3伏。
7.如权利要求1所述的静电防护电路，其中该第一及第二电压源分别提供VDD及VSS电压。
8.如权利要求1所述的静电防护电路，其中该第一及第二幅值分别为5伏及3伏。
全文摘要
一种静电防护电路，用于保护一内部电路，内部电路与一转换器连接且由第一及第二电压源驱动。转换器将自输入焊垫接收的具有第一幅值的第一输入信号转换为具有第二幅值的第二输入信号而输入内部电路。输入焊垫与第一电压源之间连接有相互逆向的第一及第二二极管。此静电防护电路包括一晶体管、一反相器、一电阻、一电容及一电压箝位器。晶体管的源极连接于两二极管之间，漏极与第二电压源连接。反相器的输出端连接于晶体管的栅极。电阻连接于晶体管的源极与反相器输入端之间。电容连接于该反相器的输入端与第二电压源之间。电压箝位器与该电容并联，用于避免在浮接静电放电母线上累积高电压，防止上述静电防护电路中的各节点承受高电压长期压降。
文档编号H01L23/60GK1428857SQ0114393
公开日2003年7月9日 申请日期2001年12月25日 优先权日2001年12月25日
发明者黄建章 申请人:原相科技股份有限公司