专利名称：使用嵌入式外壳有效减少电磁辐射的整体电容的制作方法
背景1.发明领域本发明涉及封装，更特别地本发明涉及到元件封装。
2.相关技术介绍高性能集成电路正在变的更集成化，更小并且更快。随着时钟频率的提高，由封装和中介层(interposers)引起的辐射成为严重的电磁干扰(EMI)或者电磁兼容性(EMC)问题。另外，由于集成器件占用面积变的更小，而分立电容尺寸趋向变大，使得分立电容不能有效的靠近粘贴在集成器件上。即使把电容集成到器件上，巨大的瞬时充电和放电电流也会引起不期望的EMI辐射。
减小EMI辐射的技术也有其不足之处。一种技术是使用金属外壳覆盖整个器件或包括主板在内的整个组件上。这种技术十分昂贵而且不能有效的用于比较高的频率。
因此，需要一种能够在某种意义上可以降低电磁辐射的有效技术来封装集成电路。
附图简述通过以下对本发明的详细描述，本发明的特征和优点将变的更加明显，其中
图1是表示一个可以实现本发明的一个实施例的封装设备的简图。
图2A是表示依照本发明的一个实施例，用于有机平面栅阵列的嵌入式外壳的简图。
图2B是表示依照本发明的一个实施例，用于倒装芯片针栅阵列的嵌入式外壳的简图。
图3A是表示依照本发明的一个实施例的嵌入式外壳的截面视图。
图3B是表示依照本发明的一个实施例的嵌入式外壳的顶视图。
图4是表示依照本发明的一个实施例，带有EMI触点的嵌入式外壳的顶视图。
图5是表示依照本发明的一个实施例，带有EMI外部环的嵌入式外壳的顶视图。
图6是表示依照本发明的一个实施例，带有嵌入式外壳的整体电容的简图。
图7是表示依照本发明的一个实施例的该整体电容的截面视图。
说明在本发明的一个实施例中，整体电容包括一个电源层，一个接地层和一个绝缘层。电源层有一个电源面和一个电源周线。电源层把电源连接到工作在基频的集成电路的信号上。第一接地层有一个第一接地面和第一接地周线。第一接地层把地连接到这些信号上。第一接地层和电源层之间以第一距离分开。第一接地面比电源面更大并且第一接地周线至少比电源周线扩展第二距离。第二距离至少比第一距离大N倍。绝缘层设立在电源层和第一接地层之间。
为了说明，在以下的描述中，将阐明大量的细节以便透彻了解本发明。然而，很显然的对一个熟悉本领域的人来说，并非必须这些具体描述才能实现本发明。在其它的场合，为了不致混淆本发明，以框图的形式表示众所周知的电子结构和电路。
图1表示可以实现本发明的一个实施例的封装器件100的简图。该封装器件100包括一个封装物(encapsulant)110，一个芯片120，一个嵌入式外壳140，一组触点145，一个插槽150和一个印刷电路板(PCB)160。
封装物110封装了芯片(die)120和嵌入式外壳140。封装物110可以用塑料或者任何合适的材料制造。芯片120包括一个带有电子电路的集成电路和连接电子电路元件的信号线路(trace)。该集成电路可以是任意类型的集成电路，如微处理器，专用集成电路(ASIC)，可编程逻辑器件(PLD)，数字信号处理器(DSP)，门阵列，存储器器件，逻辑器件等。芯片120有一组受控的塌落芯片连接(C4)焊接球或C4突起(bump)130。该C4突起130被黏着在位于嵌入式外壳140上表面的一组金属半导体焊脚或者C4突起焊脚(未表示出来)上。
在工作时，嵌入式外壳140可以为芯片120中的集成电路提供电磁干扰(EMI)屏蔽。嵌入式外壳140是封装设备100的一部分并且无需额外成本就能使用已有的接地层，通孔，触点(如C4突起，球栅阵列焊球和管脚)。嵌入式外壳140有助于满足政府机构或者专业标准组织制定的规章和要求。
该组触点145提供了到插槽150的连接。这些触点145可以是针栅阵列(PGA)的管脚或者焊接球。插槽150为封装物110提供放在PCB160上的位置。插槽150有若干插槽脚170以便和PCB160上的信号、地、电源线路/层建立连接。该PCB160是把其它电路或者封装设备连接在一起的组件。
图2A表示依照本发明的一个实施例用于有机平面栅阵列(OLGA)封装的嵌入式外壳140的简图。该嵌入式外壳140包括一个OLGA封装外壳210和一个中介层220。
OLGA封装外壳120是用于OLGA封装的模型。该OLGA封装外壳210有一组焊接球215，该焊接球215可以是粘贴在中介层220上表面的C4突起。该中介层220带有安装管脚，可以把封装设备100插入到PCB板上的针栅阵列插槽中。
图2B是表示依照本发明的一个实施例用于倒装芯片针栅阵列(FCPGA)的嵌入式外壳140的简图。该外壳140具有一个由FCPGA管脚组成的触点阵列并且能够被用来直接安装到插槽上。
图3A是表示依照本发明的一个实施例的嵌入式外壳140的截面视图。该外壳140包括接地层310，340和360，信号层320以及电源层330和350。使用三个接地层和两个电源层只是为了说明。可以使用任意数目的接地层和电源层。
接地层310，340和360具有大致相同的尺寸，该尺寸可以和芯片120(图1)的尺寸相比。接地层310，340和360通过一个连接通孔链370连接。
信号层320为芯片120(图1)中的集成电路提供信号线路并被放置在电源层330和接地层310之间。集成电路中的信号可以工作在基频上。考虑到EMI和EMC，所关心的典型的最高频率约为基频的10倍。比如说，基频可以是微处理器的核心频率。电源层330提供了连接到芯片120中集成电路的信号的电源。该电源层330有一个电源面和一个电源周线。相似的，接地层310，340和360也有各自的接地面和接地周线并且为芯片120中的集成电路提供对地连接。为了可以适当的减少EMI和/或者EMC，该电源层330和350以及该接地层310，340和350的距离和大小优选地遵循不同的关系。
假定接地层和电源层之间的距离是H。接地层的接地面比电源层的电源面更大。例如，接地层340的接地面345比电源层350的电源面355更大。接地周线和电源周线之间的最小距离是S。换而言之，自顶向下，电源层被接地层覆盖并且电源层的边缘和接地层的边缘之间的距离等于或者大于S。
在一个实施例中，S和H之间的距离关系为S＞20H。这就是通常所说的20-H规则。这一概念是以由漏磁通而引起电源层外边沿的射频(RF)电流这一事实为前提的。该射频电流引起了电源层和接地层之间的电流的边缘现象，因而把RF能量辐射到自由空间。为了使边缘效应最小，接地层比电源层更大(例如20-H)。在备选的实施例中，S可以比H的20倍小，可以是10H，5H甚至是1H。
图3B是表示依照本发明的一个实施例的该嵌入式外壳的顶视图。该顶视图表明接地层340位于电源层350之上。
接地层340和电源层350都有各自的周线347和357。电源周线357和接地周线347之间的距离至少是S。换而言之，电源周线357和接地周线347之间的距离并不一定要一致的等于S，而是可以等于或者大于S。此外，尽管给出的周线是矩形的，实际上只要保持该距离关系，周线可以是任意形状的，例如正方形，圆形，三角形甚至是不规则形状。
接地层340带有连接通孔链370，该通孔链包括若干位于第一接地周线347周围和电源周线357外边的通孔。这些通孔有以通孔距离d分开的相邻通孔。在一个实施例中，通孔距离d小于所关心的最高频率的1/4波长。从一个通孔到另一个通孔的相邻通孔之间的距离也许会不同，但是相邻通孔之间的最大间距必须小于所关心的最高频率的1/4波长。
理想情况下，正弦信号是最佳的，因为它们只包含一个频率上的能量，而没有谐波能量，即基频整数倍频率上的能量。然而，实际中的信号不是理想的正弦波，并且会包含谐波能量。对于集成电路来说，测量典型的不同谐波辐射的能量以决定哪个谐波份量(如果有的话)具有最大的辐射能量。如果N次谐波具有最大的辐射能量就用基频乘以值N。例如，10次谐波具有最大的辐射能量，那么就用基频乘以10。然后，利用下式这个值被转换成波长
c＝λ*f (1)其中c是光速，λ是波长，f是基频。相邻通孔之间的间隔d小于λ/4。根据下式d＜λ/4＝c/(4*N*f)(2)比如，设N＝10，f＝1GHz，c＝3 108m/s，那么d＜3 108m/s/(4*10*1 109周/s)＝0.75cm(3)图4是表示依照本发明的一个实施例，带有EMI触点的嵌入式外壳140的顶视图。该嵌入式外壳140包括接地层340，电源层350和触点阵列410。
触点阵列410包括若干触点420，这些触点根据封装类型不同被制作成相应的触点类型。例如，触点阵列410可以包括C4突起阵列，BGA焊球(用于OLGA封装)，或者管脚(用于FCPGA)封装。这些触点420可以被连接到电源层350和/或者接地层340。如图4所示，触点420被随机地表示成填充了的黑色以显示它们被连接到电源层350和未被填充的白色以显示它们被连接到接地层340。触点阵列410的周线大致和电源层350的周线相同。
接地层340有一组相邻触点420以提供EMI屏蔽。这些EMI相邻触点420以一个小于1/4基频波长的触点距离被分开。其计算和上面给出的式(1)至式(3)相同。相邻触点420和触点阵列410中的触点420类型相同。换而言之，相邻触点420可以是受控的塌落芯片连接(C4)突起，球栅阵列(BGA)焊球，或者倒装芯片针栅阵列(FCPGA)管脚。
图5是表示依照本发明的一个实施例，带有EMI外部环的嵌入式外壳140的顶视图。
在本实施例中，电源层350周线外面没有相邻触点。而触点阵列410包括一个内部环510和一个外部环520。内部环510包括至少连接到接地层340和电源层350的触点515。外部环520提供了EMI屏蔽并且包括被连接到接地层340的同一类型触点525。这些触点515和525可以是C4突起，BGA焊球(用于OLGA封装)或者管脚(用于FCPGA封装)。
图6是表示依照本发明的一个实施例，使用带有嵌入式外壳的整体电容的封装器件600的简图。该封装器件600包括整体电容610和640，一个芯片620和一个封装衬底630。使用两个整体电容610和640只是为了说明。在一个实施例中只能使用一个整体电容。例如，封装设备600可以包括整体电容610或整体电容640。
为了降低由高频信号和电源波动引起的噪声，必须设置一些旁路电阻。在此类电路中使用分立电容将占用额外的空间并增加部件和装配的成本。整体电容610和640被集成到封装设备600上因而提供了一种降低噪声的有效措施。除了提供旁路电容以外，整体电容610和640也可以减小电磁辐射。整体电容610和640基本上相似。整体电容610通过一些C4突起615被粘贴在芯片620的上表面，而整体电容640通过一些C4突起645粘贴到封装衬底630的下表面。由于整体电容610和640是相似的，因而只需描述整体电容610就足够了。
该芯片620包含一个工作在基频的集成电路。芯片620和图1中所示的芯片120基本相似。在封装衬底630的上表面上，芯片620有若干粘贴到金属导电焊点的C4突起625或者C4突起焊点(未表示出来)。整体电容610和640为芯片620的集成电路提供电荷储存。
封装衬底630可以使用陶瓷材料或者诸如FR-4的非陶瓷材料制作。该封装衬底630通过若干焊接球650被连接到印刷电路板(未表示出来)的焊点上。焊接球650可以是BGA焊球。
整体电容610和640使用如上所述的嵌入式外壳构成。整体电容实质上形成了一个嵌入的法拉第笼以减小电磁辐射。整体电容610和640通常有和芯片620可比较的尺寸、大小和形状。在一个实施例中，其尺寸大致为1.5cm×1.5cm。电容值取决于降噪要求。典型值在10到50微法(μF)。
图7是表示依照本发明的一个实施例的整体电容610的截面视图。该整体电容610包括接地层710，730和750；电源层720和740；绝缘材料715和通孔链760。使用三个接地层710，730以及750和两个电源层720，740只是为了说明。在备选的实施例中，整体电容610可以包括任何数目的接地层和电源层。例如，整体电容可以只包括接地层710和电源层720。
接地层和电源层遵循上述的距离关系。为了说明，仅讨论接地层710和电源层720之间的距离关系。其它的接地层和电源层之间的距离关系与之类似。
绝缘层715被设立在接地层710和电源层720之间。绝缘层的材料可以是具有高介电常数的任何合适材料，如FR-4或者X7-R。
接地层710具有一个接地面和一个接地周线。电源层720有一个电源面和一个电源周线。接地面比电源面更大。假设电源周线和接地周线之间的距离是S并且接地面和电源面之间的距离是H，则S和H之间的关系为S＞20H。和该嵌入式外壳相似，备选的实施例可以遵循不同的关系S＞10H、S＞5H或者S＞1H。
通孔链760可以包括若干相邻通孔，这些通孔和接地层710电导通并且和电源层720绝缘。与图3B中的嵌入式外壳相似，相邻通孔以小于1/4波长的距离分开。波长的计算遵循式(1)至(3)。
虽然参考示例实施例已完成对本发明的描述，但是此描述并不理解为具有限制的意义。和本发明的其它实施例相同，在本发明的精神和范围内可以对示例实施例进行多种修改，这对于熟悉本发明所属领域的人员是十分明显的。
权利要求
1.一个整体电容包括一个有电源面和电源周线的电源层，该电源层把电源连接到工作在基频的集成电路信号上；一个有第一接地面和第一接地周线的第一接地层，该第一接地层把地连接到信号上，第一接地层和电源层之间以第一距离分开，第一接地面比电源面更大并且第一接地周线从电源周线至少扩展第二距离，第二距离至少比第一距离大N倍；和一个设立在电源层和第一接地层之间的绝缘层。
2.权利要求1中的整体电容进一步包括一个有第二接地面和第二接地周线的第二接地层，该第二接地层和电源层之间以第三距离分开，第二接地面比电源面更大并且第二接地周线从电源周线至少扩展第四距离，第四距离至少比第三距离大M倍，第二接地层经由连接位于第一接地周线周围的第一组通孔和位于第二接地周线的第二组通孔的通孔链连接到第一接地层，第一组通孔和第二组通孔有相邻通孔，这些相邻通孔以一个小于1/4基频波长的通孔距离分开。
3.权利要求2中的整体电容，其中绝缘层使用具有高介电常数的绝缘材料制造。
4.权利要求1中的整体电容，其中N是一个范围在1到20之间的整数。
5.权利要求1中的整体电容，其中M是一个范围在1到20之间的整数。
6.权利要求1中的整体电容，其中第一组通孔有到一组相邻触点的电接触，该相邻触点以小于1/4基频波长的触点距离分开。
7.权利要求6中的整体电容，其中触点是受控的塌落芯片连接(C4)突起，球栅阵列(BGA)焊球和倒装芯片针栅阵列(FCPGA)管脚中的任意一种。
8.权利要求1中的整体电容进一步包括一个至少连接第一接地层和电源层的触点阵列。
9.权利要求8中的整体电容，其中触点阵列可以是C4突起阵列，BGA焊球阵列和FCPGA管脚阵列中的一种。
10.权利要求9中的整体电容，其中接地层有一组相邻触点，这些相邻触点是受控的塌落芯片连接(C4)突起，球栅阵列(BGA)焊球和倒装芯片针栅阵列(FCPGA)管脚中的任意一种并且这些触点以一个小于1/4基频波长的触点距离分开。
11.一个封装的器件包括一个包含集成电路的芯片；一组把该芯片连接到衬底的受控的塌落芯片连接(C4)突起；和一个连接到该芯片以降低噪声的整体电容，该整体电容包括一个有电源面和电源周线的电源层，该电源层把电源连接到工作在基频的集成电路的信号上。一个有第一接地面和第一接地周线的第一接地层，该第一接地层把这些信号接地，该第一接地层和电源层以第一距离分开，第一接地面比电源面大并且第一接地周线从电源周线至少扩展第二距离，该第二距离至少比第一距离大N倍，和一个设立在电源层和第一接地层之间的绝缘层。
12.权利要求11中的该封装的器件，其中整体电容进一步包括有第二接地面和第二接地周线的第二接地层，第二接地层和电源层之间以第三距离分开，第二接地面比电源面大并且第二接地周线从电源周线至少扩展第四距离，第四距离至少比第三距离大M倍，第二接地层经由连接位于第一接地周线周围的第一组通孔和位于第二接地周线周围的第二组通孔的通孔链连接到第一接地层，第一组通孔和第二组通孔有相邻通孔，这些相邻通孔以一个小于1/4基频波长的通孔距离分开。
13.权利要求12中的该封装的器件，其中绝缘层是由具有高介电常数的绝缘材料制造。
14.权利要求11中的封装的器件，其中N是一个范围在1到20之间的整数。
15.权利要求11中的封装的器件，其中M是一个范围在1到20之间的整数。
16.权利要求11中的封装的器件，其中第一组通孔和一组相邻触点有电接触，这些相邻触点以一个小于1/4基频波长的触点距离分开。
17.权利要求16中的封装的器件，其中的触点是可控塌陷芯片连接(C4)突起，球栅阵列(BGA)焊球和翻转芯片针栅阵列(FCPGA)中的一种。
18.权利要求11中的封装的器件，其中整体电容进一步包括至少连接到第一接地层和电源层的触点阵列。
19.权利要求18中的封装的器件，其中触点阵列是C4突起阵列，BGA焊球阵列和FCPGA管脚阵列中的一种。
20.权利要求19中的封装的器件，其中接地层有一组相邻触点，这些相邻触点是可控塌陷芯片连接(C4)突起，球栅阵列(BGA)焊球和倒装芯片针栅阵列(FCPGA)管脚中的一种并且这些触点以一个小于1/4基频波长的触点距离分开。
21.一种方法包括使用有电源面和电源周线的电源层将电源连接到工作在基频的集成电路信号；使用有第一接地面和第一接地周线的第一接地层将地连接到这些信号，第一接地层以第一距离和电源层分开，第一接地面比电源面大并且第一接地周线从电源周线至少扩展第二距离，第二距离至少比第一距离大N倍；和在电源层与第一接地层之间设立绝缘层。
22.权利要求21中的方法，进一步包括使用通孔链连接第二接地层和第一接地层，第二接地层有第二接地面和第二接地周线，第二接地层和电源层之间以第三距离分开，第二接地面比电源面大并且第二接地周线从电源周线至少扩展第四距离，第四距离至少比第三距离大M倍，通孔链连接位于第一接地周线周围的第一组通孔和位于第二接地周线周围的第二组通孔，第一组和第二组通孔有相邻通孔，相邻通孔以小于1/4基频波长的通孔距离分开。
23.权利要求22中的方法，其中绝缘层使用具有高介电常数的绝缘材料制造。
24.权利要求21中的方法，其中N是范围在1到20之间的整数。
25.权利要求21中的方法，其中M是范围在1到20之间的整数。
26.权利要求21中的方法，其中第一组通孔与一组相邻触点有电连接，这些相邻触点以一个小于1/4基频波长的接触距离分开。
27.权利要求26中的方法，其中触点是可控制塌陷芯片连接(C4)突起，球栅阵列(BGA)焊球和倒装芯片针栅阵列(FCPGA)管脚中的一种。
28.权利要求21中的方法，进一步包括通过触点阵列至少连接到第一接地层和电源层。
29.权利要求28中的方法，其中触点阵列是C4突起阵列，BGA焊球阵列和FCPGA管脚阵列中的一种。
30.权利要求29中的方法，其中接地层有一组相邻触点，这些相邻触点是可控制塌陷芯片连接(C4)突起，球栅阵列(BGA)焊球和倒装芯片针栅阵列(FCPGA)管脚中的一种并且这些相邻触点以一个小于1/4基频波长的触点距离分开。
全文摘要
在本发明的一个实施例中，一个整体电容包括一个电源层，一个接地层和一个绝缘层。该电源层有一个电源面和一个第一周线。该电源层把电源连接到工作在基频的集成电路信号上。该第一接地层有一个第一接地平面和第一接地周线。该第一接地层把地连接到信号上。第一接地层和电源层之间以第一距离分开。第一接地面比电源面大并且第一接地周线从电源周线至少扩展第二距离。第二距离至少比第一距离大N倍。绝缘层设立在该电源层和第一接地层之间。
文档编号H01L23/498GK1478299SQ01819792
公开日2004年2月25日 申请日期2001年9月27日 优先权日2000年9月29日
发明者Y·-L·李, Y -L 李, C·－Y·钟, ぶ, D·G·费格罗尔, 费格罗尔 申请人:英特尔公司