专利名称：一种可消除硅锥现象影响的双硬掩膜cmp工艺的制作方法
技术领域：
本发明属集成电路工艺技术领域，具体涉及一种可消除硅锥现象影响的双硬掩膜CMP工艺。
实践中，‘鸟嘴’的尺寸很难减少到0.1μm以下。因此，当微电子工艺的特征尺寸减小到0.35μm，场氧化工艺逐渐被浅槽隔离技术(STI)工艺所代替。用硬掩膜的保护有源区，将场区刻槽，再用CVD的方法在槽中形成隔离介质，如图2所示STI工艺的优点是明显的，可以最有效的利用有源区的线宽，提高集程度。结合化学机械抛光工艺的STI技术可以做到极高的表面平坦化，增加后道布线的层数。但是，STI工艺也存在工艺复杂，不易控制的问题。常见的有，STI氧化硅过磨削(Dishing)和有源区硬掩膜过磨削(Erosion)。
STI氧化硅过磨削(Dishing)问题由于图形密度的影响，CMP工艺在不同图形区域的磨削速率不同，在有源区图形密度较大的区域相对于密度较小的区域，磨削速度较低。因此当有源区图形密度较低的区域，有源区上浅槽隔离氧化硅已经磨削完成，但图形密度较高的区域将有氧化硅残留。为了清除残留氧化硅，CMP(化学机械抛光)工艺需要一定时间的过磨削。这种过磨削会造成隔离槽中的氧化硅损失，槽宽增加，这种现象越严重，使氧化硅平面低于有源区平面。这就是‘Dising’现象。
STI有源区硬掩膜过磨削(Erosion)问题在CMP工艺中，为保护有源区不受影响，需在有源区淀积硬掩膜层。虽然工艺中采用的浆料对硬掩膜有选择性，但由于工艺过程中的机械作用，硬掩膜层也会有磨削现象，特别是如上所述的过磨削。因硬掩膜层需要支持整个过磨削过程，损失较为严重，尤其是在有源区图形密度低的区域，有源区边缘有可能被磨到从而导致器件的出现某些问题。这就是‘Erosion’现象。
这两种现象，都将导致隔离槽中的氧化硅降低，造成有源区边缘暴露，门电压降低，漏电增加，即导致所谓的‘Hump’效应。如图3所示。
为控制‘Dishing’和‘Erosion’现象，隔离槽保护硬掩膜工艺被引进浅槽隔离技术中如图4。即在隔离槽中介电材料生长之后，淀积硬掩膜层，然后保留宽槽部分的硬掩膜，其余部分以刻蚀的方法除去。这样在CMP工艺当中，场保护硬掩膜可以起到阻止宽隔离槽中介电材料的损失，并且由于调整了硬掩膜图形的密度，对Erosion现象起到了良好的抑制作用。
在隔离槽形成的工艺中，分为两步进行，即硬掩膜的刻蚀和硅槽的刻蚀。如图4反映的工艺流程中，即在刻蚀硬掩膜过程中，若有硬掩膜颗粒残留在硅表面，在后续的硅槽刻蚀过程将会在槽内产生硅锥，这是由干法刻蚀的各向同性的性质造成的。在填充隔离电介质后，在槽区电介质表面，硅锥的形状将被保留，并且由于在宽槽区场保护硬掩膜的存在，在CMP工艺过程中，无法对硅锥进行有效的平坦化，残余的硅锥将会对后续的多晶硅布线工艺造成影响。
在刻蚀场保护硬掩膜工艺中，由于场保护硬掩膜是整块留在隔离区上，阻止了CMP工艺对硅锥的平坦化效果。因此，本发明在场保护硬掩膜上做假结构，既将硬掩膜设计成网状结构或岛状结构，以降低在膜浅槽隔场CMP后遗留的缺陷密度。这种带假结构的硬掩膜可以降低硅锥形成的电介质峰在CMP工艺中被硬掩膜遮蔽的可能性，同时不防碍硬掩膜层对隔离槽氧化硅的保护作用。
本发明中修正光刻场保护硬掩膜层工艺步骤的掩膜版，采用正版或反版光刻的方法，在宽槽结构中形成网状或岛状的硬掩膜图形，如图7所示假图形。
本发明中，硬掩膜材料可以氮化硅、氮氧化硅、炭化硅材料。
本发明中，整块硬掩膜网状结构中的网口大小0.4μm-1.1μm，网口间距为0.4μm-1.1μm。
本发明中，整块硬掩膜岛状结构的大小为0.1μm-0.4μm，岛间距离为0.4μm-1.1μm。
本发明通过硬掩膜层结构设计的简单改变，可以比较简单地消除硅锥现象对浅槽隔离工艺技术的影响，提高多晶布线的成品率，也消除了由于硅锥现象而有可能产生的，对晶体管漏电击穿等现象的影响。同时较为均匀的网状或岛状硬掩膜图形密度，有利于平坦化工艺的控制和效果。
图2是浅槽隔离技术示意3a是有源区边缘的物理结构示意3b是有源区边缘寄生晶体管对晶体管电性能的影响示意4是场保护氮化硅技术流程示意5是硅锥现象在工艺过程中的影响示意6是宽槽中场保护硬掩膜图形修正示意7是光刻版在场区处的图形示意图附图
标号1为场氧化工艺的隔离区、2为场氧化工艺的‘鸟嘴’现象、3为浅槽隔离技术的场氧化硅、4为有源区边缘的寄生晶体管、5为边缘区的栅氧化硅、6为用以阻止宽槽内的隔离氧化硅的dishing和小有源区的erosion的场保护氮化硅、7为表示表面颗粒、8为硅锥、9表示硬掩膜刻蚀工艺步骤、10表示隔离槽刻蚀工艺步骤、11表示隔离槽电介质材料淀积工艺步骤、12表示场保护硬掩膜材料淀积工艺步骤、13表示场保护硬掩膜刻蚀工艺步骤、14表示CMP工艺步骤、15表示硬掩膜材料去除工艺步骤。
3、高密度等离子体化学气相沉积法，填充隔离槽电介质。
4、二次氮化硅淀积。
5、场保护硬掩膜光刻，刻蚀，采用带有网状结构的掩膜版；产生隔离槽区域上网状结构的场保护硬掩膜。
6、氧化硅CMP工艺。
7、湿法刻蚀硬掩膜。
权利要求
1.一种在双硬掩膜浅槽隔离技术CMP工艺，为保护宽隔离槽中的电介质在工艺过程中不受损而淀积整块硬掩膜，其特征在于上述的整块硬掩膜通过采用正版或反版光刻的方法产生网状结构或岛状结构，以降低在膜浅槽隔场CMP后遗留的缺陷密度。
2.根据权利要求1所述的整块硬掩膜，其特征在于所述的硬掩膜材料可采用氮化硅、氮氧化硅、炭化硅的材料。
3.根据权利要求1所述的整块硬掩膜网状结构，其特征在于所述网状结构中的网口大小为0.4～1.1μm，网口间距0.4～1.1μm。
4.根据权利要求1所述的整块硬掩膜岛状结构，其特征在于所述岛状结构的大小为0.1～0.4μm，岛间距离0.4～1.1μm。
全文摘要
本发明是一种可消除硅锥现象影响的双硬掩膜CMP工艺。浅槽隔离技术(STI)是随着深亚微米集成电路技术的发展，而产生的一种新兴的场区隔离技术。该技术具有特征尺寸小、集成度高、隔离效果好的特点。但是，该技术同时存在工艺复杂、控制困难的问题，其中较为突出的是在CMP工艺中的Dishing和Erosion的问题。为此开发的场保护硬掩膜工艺，有效地解决了这两个问题。然而，又出现新的问题，就是在刻蚀工艺步骤中，产生硅锥现象，由于硬掩膜的保护使CMP工艺无法有效修正。本发明提出采用带有假结构的硬掩膜的方法，在不损失硬掩膜的保护作用的条件下，提高对硅锥现象的修正。
文档编号H01L21/76GK1396645SQ0211214
公开日2003年2月12日 申请日期2002年6月20日 优先权日2002年6月20日
发明者金虎, 张征 申请人:上海华虹(集团)有限公司