专利名称：散热增益型导线架的制作方法
技术领域：
本发明涉及一种导线架，且特别涉及散热增益型导线架及其半导体封装结构。
无论如何，半导体封装中为增加散热需求，在散热片放到半导体封装内过程，会增加生产成本和额外装备。同时，半导体芯片和散热片之间构成空隙，会使封装主体的化学树脂在高温过程中封装主体发生popcorn裂缝。
为克服上述散热片放到半导体封装所衍生问题，美国专利案6114752号公开具有底垫暴露于封装体外表的导线架10，如
图1a及图1b所示，适用于设置在一封装体11内，通过导线12与半导体芯片13作电性连接，其中上述导线架10包括一芯片座14、一底垫17、至少一连接部18及多个导引脚19。其中，上述芯片座14呈环状而中间具有开口22，并设置于上述封装体11内，且上述芯片座14具有第一面15及相反于上述第一面15的第二面16，上述第一面15用于放置上述芯片13。而上述底垫17位于上述开口22的投影面积内，并设置于上述第二面16侧的上述封装体11内，且部分上述底垫17露出上述封装体11(如图1a所示)；或设置于上述第一面15侧的上述封装体11内，且部分上述底垫17露出上述封装体11(如图1b所示)。而上述底垫17以上述连接部18与上述芯片座14连接。
另外，上述导引脚19具有联机部20及接脚部21，上述联机部20设置于上述封装体11内且经由上述导线12与上述半导体芯片13作电性连接，而上述接脚部21露出上述封装体外。
由前述可知，美国专利案6114752号所公开具有露出底垫于封装体外的导线架10，虽然能提供芯片13直接在空气中的散热路径，而改善散热片在半导体封装体内所衍生(popcorn)裂缝问题。但是，因芯片座14与底垫12的相对位置及芯片座14中间具有开口22的形式，造成在芯片封装制作过程中控制涂布芯片粘着层24(例如银胶)于芯片座14上及放置固定在芯片13在芯片座14上的步骤困难。
为实现上述目的，本发明提出一种散热增益型导线架，适用于设置在一封装体内，通过导线与一半导体芯片作电性连接，包括一芯片座，设置于上述封装体内，具有第一面及相反于上述第一面的第二面，上述第一面用于放置上述芯片；一底垫，设置于上述封装体内，并形成于芯片座外围，且部分上述底垫露出或不露出上述封装体；至少一连接部，设置于上述封装体内，连接上述芯片座及上述底垫；以及多个导引脚，具有联机部及接脚部，上述联机部设置于上述封装体内且经由上述导线与上述半导体芯片作电性连接，以及上述接脚部露出上述封装体外。
为达上述目的，本发明提出另一种散热增益型导线架，适用于设置在一封装体内，通过导线与一半导体芯片作电性连接，包括一芯片座，设置于上述封装体内，具有第一面及相反于上述第一面的第二面，上述第一面用于放置上述芯片；二底垫，设置于上述封装体内，并形成于芯片座外围，且部分上述底垫露出或不露出上述封装体；至少一连接部，设置于上述封装体内，连接上述芯片座及上述底垫；以及多个导引脚，具有联机部及接脚部，上述联机部设置于上述封装体内，上述联机部经由上述导线与上述半导体芯片作电性连接，且上述接脚部露出上述封装体外。
依据本发明的导线架及其封装结构可得以下的优点1.本发明的导线架的底垫可当作散热片，如果使部分底垫露出封装体，可进一步增进半导体芯片直接散热于空气中。
2.本发明避免在模压时芯片座因模流冲压而造成倾斜或偏移。
图2a及图2b分别为本发明第1实施例中导线架的部分立体图及其封装结构的剖面示意图。
图2c为本发明第1实施例中另一封装结构的剖面示意图。
图2d为本发明第1实施例中又一封装结构的剖面示意图。
图3a及图3b分别为本发明第2实施例中导线架上述芯片座14部分立体图及其封装结构的剖面示意图。
图3c为本发明第2实施例中另一封装结构的剖面示意图。
图3d为本发明第2实施例中又一封装结构的剖面示意图。符号说明10导线架；11封装体；12导线；13半导体芯片；14芯片座；15第一面；16第二面；17底垫；18连接部；19导引脚；20联机部；21接脚部；22、23开口；24芯片粘着层。
请参阅图2b，图2b为显示具有本发明的导线架10的封装结构的剖面(沿着图2a的导线架10的XX″线)示意图，其中上述芯片座14设置于上述封装体11内，且具有第一面15及相反于上述第一面15的第二面16，而上述第一面15用于放置上述芯片13(例如以银胶为芯片粘着层24将芯片13放置固定在芯片座14上)。上述底垫17呈环状而中间具有一开口22，并设置于上述第二面16侧的上述封装体11内，且露出部分上述封装体11。其中芯片座14的投影面积正好位于上述底垫17的开口22内，且上述芯片座14与上述底垫17系由上述连接部18连接。此外，上述导引脚19具有联机部20及接脚部21，上述联机部20设置于上述封装体11内且经由上述导线12与上述半导体芯片13作电性连接(例如以超音波焊线方式，将导线两端分别焊接于芯片13的焊接垫及导引脚19的联机部20)，而上述接脚部21露出上述封装体外。
而形成上述封装体11是运用现有的树脂模压成形(transfer molding)技术，将树脂包覆半导体芯片13、导线12及部分导线架10，露出部分底垫17及导引脚19的接脚部21。其中，露出部分底垫17与封装体11的表面共平面，使半导体芯片13经露出部分底垫17直接散热于空气中，且底垫17在树脂模压成形制作过程中可当做die paddle的支撑，避免芯片座14在模压时受到模流冲压造成偏移。
再者，上述芯片座14尺寸小于芯片13尺寸(如图2b所示)，或如图2c所示本实施例中另一封装结构的剖面(沿着图2a的导线架10的XX″线)示意图，在芯片座14中间形成一开口23的环状形式，都可增加芯片与树脂的结合面积，防止芯片与树脂界面间脱层发生。
或者，如图2d所示本实施例中又一封装结构的剖面(沿着图2a的导线架10的XX″线)示意图，更进一步地改变上述封装体11的形式在树脂模压成形时，将树脂完全包覆半导体芯片13、导线12及部分导线架10而形成封装体11’，而仅露出导引脚19的接脚部21于封装体11’外，可进一步增加树脂(即封装体11’)对芯片13的机械性保护。可将底垫17当作嵌入封装体11’内的散热片，以达到芯片散热功效。
(第2实施例)请参阅图3a，图3a为本发明的导线架10的部分立体示意图(为描述清楚起见，图中未显示出的另一部分多个导引脚的对称结构)，本发明的导线架10适用于设置在封装体11内，通过导线12与半导体芯片13作电性连接，其中上述导线架10包括一芯片座14、二底垫17、至少一连接部18及多个导引脚19。
请参阅图3b，图3b为显示了具有本发明的导线架10的封装结构的剖面(沿着图3a的导线架10的XX″线)示意图，上述芯片座14系设置于上述封装体11内，且具有第一面15及相反于上述第一面15的第二面16，而上述第一面15用于放置上述芯片13(例如以银胶为芯片粘着层24将芯片13放置固定在芯片座14上)。上述底垫17呈四方形，并设置于上述第二面16侧的上述封装体11内，且部分上述底垫17露出上述封装体11。其中芯片座14的投影面积正好位于上述底垫17之间，且上述芯片座14与上述底垫17系由上述连接部18连接。此外，上述导引脚19具有联机部20及接脚部21，上述联机部20设置于上述封装体11内且经由上述导线12与上述半导体芯片13作电性连接(例如以超音波焊线方式，将导线两端分别焊接于芯片13的焊接垫及导引脚19的联机部20)。而上述接脚部21露出上述封装体外。
而形成上述封装体11是运用现有树脂模压成形(transfer molding)技术，将树脂包覆半导体芯片15、导线12及部分导线架10，而将部分底垫17露出上述封装体，且与封装体11的表面共平面，使半导体芯片13经底垫17部分面直接散热于空气中，且底垫17在树脂模压成形制作过程中也可当做diepaddle的支撑，避免芯片座14在模压时受到模流冲压造成偏移。
再者，上述芯片座14尺寸小于芯片13尺寸(如图3b所示)，或如图3c所示本实施例中另一封装结构的剖面(沿着图3a的导线架10的XX″线)示意图，在芯片座14中间形成一开口23的环状形式，都可增加芯片与树脂的结合面积，来防止芯片与树脂界面间脱层发生。
或者，如图3d所示本实施例中又一封装结构的剖面(沿着图3a的导线架10的XX″线)示意图，更进一步地改变上述封装体11的形式，在树脂模压成形时，将树脂完全包覆半导体芯片13、导线12及部分导线架10而形成封装体11’，而仅露出导引脚19的接脚部21于封装体11’外，进一步增加树脂(即封装体11’)对芯片13的机械性保护。也可将底垫17当作嵌入封装体11’内的散热片，以达到芯片散热功效。
虽然本发明已通过较佳实施例公开，然其并非用于限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作一些等效变化，因此本发明的保护范围以权利要求所界定者为准。
权利要求
1.一种导线架，适用于设置在一封装体内，其特征在于，通过导线与一半导体芯片作电性连接，包括一芯片座，设置于所述封装体内，具有第一面及相反于所述第一面的第二面，所述第一面用于放置所述芯片；一底垫，设置于所述封装体内并形成在所述芯片座的外围；至少一连接部，设置于所述封装体内，连接所述芯片座及所述底垫；以及多个导引脚，具有联机部及接脚部，所述联机部设置于所述封装体内且经由所述导线与所述半导体芯片作电性连接，以及所述接脚部露出所述封装体外。
2.如权利要求1所述的导线架，其特征在于，所述底垫呈环状而中间具有一开口，所述芯片座的投影面积位于所述开口内。
3.如权利要求1所述的导线架，其特征在于，部分所述底垫露出所述封装体。
4.如权利要求3所述的导线架，其特征在于，所述部分底垫与所述封装体表面共平面。
5.如权利要求1所述的导线架，其特征在于，所述芯片座为环状而中间具有一开口。
6.如权利要求1所述的导线架，其特征在于，所述芯片座尺寸小于所述半导体芯片尺寸。
7.如权利要求1所述的导线架，其特征在于，所述芯片座尺寸大于所述半导体芯片尺寸。
8.一种导线架，适用于设置在一封装体内，其特征在于，通过导线与芯片作电性连接，包括一芯片座，设置于所述封装体内，具有第一面及相反于所述第一面的第二面，所述第一面用于放置所述芯片；二底垫，设置于所述封装体内并形成在所述芯片座的外围；至少一连接部，设置于所述封装体内，连接所述芯片座及所述底垫；以及多个导引脚，具有联机部及接脚部，所述联机部设置于所述封装体内，所述联机部经由所述导线与所述半导体芯片作电性连接，且所述接脚部露出所述封装体外。
9.如权利要求8所述的导线架，其特征在于，所述底垫呈四方形，所述芯片座的投影面积位于所述底垫之间。
10.如权利要求8所述的导线架，其特征在于，部分所述底垫露出所述封装体。
11，如权利要求10所述的导线架，其特征在于，所述部分底垫与所述封装体表面共平面。
12.如权利要求8所述的导线架，其特征在于，所述芯片座呈环状而中间具有一开口。
13.如权利要求8所述的导线架，其特征在于，所述芯片座尺寸小于所述半导体芯片尺寸。
14.如权利要求8所述的导线架，其特征在于，所述芯片座尺寸大于所述半导体芯片尺寸。
15.如权利要求1或8所述的导线架，其特征在于，这些芯片座、连接部以及底垫为一体成形的构造。
全文摘要
本发明涉及一种散热增益型导线架，适用于设置在一封装体内，通过导线与一半导体芯片作电性连接，包括一芯片座，设置于上述封装体内，具有第一面及相反于上述第一面的第二面，上述第一面用于放置上述芯片；一底垫，设置于上述封装体内，并形成在上述芯片座的外围，且部分上述底垫露出或不露出上述封装体；至少一连接部，设置于上述封装体内，连接上述芯片座及上述底垫；以及多个导引脚，具有联机部及接脚部，上述联机部设置于上述封装体内且经由上述导线与上述半导体芯片作电性连接，以及上述接脚部露出上述封装体外。
文档编号H01L23/28GK1469462SQ02126250
公开日2004年1月21日 申请日期2002年7月17日 优先权日2002年7月17日
发明者李睿中, 蔡振荣, 林志文 申请人:旺宏电子股份有限公司