专利名称：电源杂讯的分析方法及降低方法
技术领域：
本发明涉及集成电路技术，是关于一种电源杂讯(Power Noise)的分析方法及降低方法，特别有关于应用在集成电路设计过程中，一种电源杂讯的分析及降低方法，借由适当配置电容器于集成电路中，以降低集成电路内的电源杂讯。
在深次微米领域的集成电路中，讯号的处理和传送常受到许多杂讯的干扰，例如漏电流杂讯、串音杂讯(Crosstalk Noise)、反射杂讯(ReflectionNoise)和电源供应杂讯(Power Supply Noise)等，其中当集成电路的操作频率越来越高时，电源供应杂讯的干扰就越趋严重，所以需要进行电源网络的分析。
在分析电源网络的效率时，需要注意的主要是电子迁移(Electromigration)和电压降(Voltage Drop)。当流经导电金属线的电流密度过高时，金属线中的原子将发生迁移的现象，使得晶片中的金属线加速老化而失效。
而为了让晶片中各位置的半导体元件皆可获得足够的电压进行运作，需要避免晶片内出现过度的电压降。换言之，若晶片内某些半导体元件运作时产生非常大的电压降，则晶片内其他半导体元件(特别是位于晶片中心部份的半导体元件)便未能获得足够电压进行运作，集成电路的效能因而下降，甚至出现错误的运作。
随着集成电路的操作频率大幅提高，晶片内半导体元件的切换速度亦同时提升，由于半导体元件进行状态切换时的瞬间电变化将引起电压突波，这个波动会对整个电力平面的偏压造成瞬间的压降，以及在电源与接地之间形成杂讯。随着电子电路的操作频率、传输速度与密度的增加，杂讯也大大地提高，进而严重地影响到系统正常的工作，而造成误动作。
鉴于上述的发明背景中，随着半导体制造技术和集成电路设计的进步，集成电路的操作频率越来越高，晶片的面积同时亦越来越大，所以集成电路中的半导体元件在操作时所引致的压降越来越大，同时半导体元件的高操作频率亦引起严重的电源杂讯，干扰及污染了正常的电路运作讯号和电源供应，影响集成电路的运作效能和讯号处理的正确性。
为达到上述的目的，本发明提供了一种电源杂讯的分析方法及其降低方法，首先是利用电脑辅助设计(Computer Aided Design)软件，对集成电路的相关设计资料进行晶片电源分析，借以获得经过集成电路设计的电源网络模型，然后将此电源网络模型定义为由众多单元方块互相连结构成，在分析集成电路设计的相关资料后，可得知电性连接至各个单元方块的元件的数量和类型等参数，以此作为单元方块的元件参考资料，接着根据各单元方块的元件参考资料，利用电性连接至单元方块的元件构成的等效电路，借电路模拟软件来估算出各单元方块在操作时所引起的压降，便可得知电源网络模型中各个区域所消耗的电压的分布情况及电压消耗量，据此在电源网络模型的适当位置配置去耦合电容，以适当补偿集成电路中元件于操作时所引起的压降，从而降低集成电路内的电源杂讯。
更详细地说，本发明提供了一种电源杂讯的分析方法，是应用在集成电路设计中，该电源杂讯的分析方法至少包括提供该集成电路设计的一电源网络模型；依一预定方法定义该电源网络模型为由复数个单元方块组成；根据每一单元方块在该电源网络模型的一位置及一涵盖面积，获得电性连接至每一单元方块的复数个元件的复数个数据，并以这些数据作为每一单元方块的一参考资料；以及根据这些单元方块的这些参考资料，进行一交流分析步骤，以获得该电源网络模型的一交流分析结果。
所述的电源杂讯的分析方法，其中上述的交流分析结果至少包括每一单元方块于操作时所消耗的功率及引起的电压降。
所述的电源杂讯的分析方法，其中更包括对该集成电路设计执行一电源网络分析步骤，借以获得该集成电路设计的该电源网络模型。
所述的电源杂讯的分析方法，其中上述的电源网络模型包含有该集成电路设计的一直流电源网络模型数据和一交流电源网络模型数据。
所述的电源杂讯的分析方法，其中上述的预定方法为借由构成该电源网络模型的复数条金属线以定义该电源网络模型的单元方块为复数个矩形，其中该些矩形由该些金属线构成。
所述的电源杂讯的分析方法，其中该些元件至少包括有复数个逻辑元件、复数个时序缓冲器以及复数个寄生元件。
所述的电源杂讯的分析方法，其中该些寄生元件至少包括复数个寄生去耦合电容。
所述的电源杂讯的分析方法，其中于获得该电源网络模型的交流分析结果后，更包括根据交流分析结果，于集成电路设计的复数个位置配置复数个去耦合电容。
本发明提供了一种电源杂讯的降低方法，是应用在一集成电路设计中，该电源杂讯的降低方法至少包括提供该集成电路设计的一电源网络模型；依一预定方法定义电源网络模型为由复数个单元方块组成；根据每一单元方块在该电源网络模型的一位置及一涵盖面积，获得电性连接至每一单元方块的复数个元件的复数个数据，并以这些数据作为每一单元方块的一参考资料；根据这些单元方块的这些参考资料，进行一交流分析步骤，以获得该电源网络模型的一交流分析结果；以及根据交流分析结果，于集成电路设计的复数个位置配置复数个去耦合电容。
所述的电源杂讯的降低方法，其中上述的交流分析结果至少包括每一单元方块于操作时所消耗的功率及引起的电压降。
所述的电源杂讯的降低方法，其中更包括对该集成电路设计执行一电源网络分析步骤，借以获得集成电路设计的该电源网络模型。
所述的电源杂讯的降低方法，其中上述的电源网络模型包含有该集成电路设计的一直流电源网络模型数据和一交流电源网络模型数据。
所述的电源杂讯的降低方法，其中上述的预定方法为借由构成该电源网络模型的复数条金属线以定义该电源网络模型的单元方块为复数个矩形，其中这些矩形由这些金属线构成。
所述的电源杂讯的降低方法，其中该些元件至少包括有复数个逻辑元件、复数个时序缓冲器以及复数个寄生元件。
所述的电源杂讯的降低方法，其中该些寄生元件至少包括复数个寄生去耦合电容。
图3是在图2的电源网络模型中，单元方块内各元件的连接关系示意图。
请参考图2，其所绘示为根据第1图，在集成电路设计过程时经过定义后的电源网络模型的俯视示意图，其中电源网络模型100是由金属层120和金属层130构成，而金属层120和金属层130分别包含有众多金属线140和金属线150，每个单元方块110则以等效电路的形式来互相连接。为了方便模拟及估算庞大的电源网络模型100于运作时的常态情况和暂态情况，所以在获得集成电路设计的电源网络模型100后，进行处理流程10的定义单元方块及元件分析40，根据电源网络模型100的面积，以及构成此电源网络模型100的各金属层中的金属线，将电源网络模型100定义成由众多单元方块110互相连结组成，其中每一单元方块110内所包含的元件的类型和数量等，是根据集成电路的设计、布局以及各单元方块110于电源网络模型100所在的位置和涵盖范围来决定。因此，透过定义单元方块的步骤，可使得分析集成电路设计的电源网络模型时更加快速及准确。
例如，如图2所示，若电源网络模型100是由金属层120和金属层130构成，则可对电源网络模型100定义出每个单元方块110是利用位在金属层120的两条金属线140和位在金属层130的两条金属线150所围绕而成的一个矩形方块。
请参考图3，其所绘示为在图2的电源网络模型中，单元方块内各元件的连接关系示意图。图3所示的单元方块110中，包括了许多逻辑元件、用作建构时脉树和时脉传递的逻辑电路以及时脉缓冲器等，例如包括了两个逻辑元件-D型正反器(D-Flip Flop)(D型正反器160和D型正反器170)、两个时序缓冲器(时序缓冲器180和时序缓冲器190)，以及其他的寄生元件200，如晶片上的寄生去耦合电容(On-chip Parasitic DecouplingCapacitance)等，但单元方块110内的元件数量和类型等并不限制于图3所示，而是视设计而定。
接着，为了对定义为由众多单元方块110组成的电源网络模型100进行交流分析，借以得知各个单元方块110相对应晶片中各位置的电路所产生的电压降，所以需要对元件进行暂态分析(Transient Analysis)或交流分析，利用参考元件资料库中有关各种元件的资料，对图2的电源网络模型100内各单元方块110进行分析，借以获知电性连接至各个单元方块110的元件的类型、数量、运作参数、几何参数和其他相关数据。
例如，根据参考元件资料库中有关各种元件的资料，对图3的单元方块110进行元件分析，可得知电性连接至单元方块110的元件包括有多个逻辑元件(如两个D型正反器)、两个时序缓冲器以及其他的寄生元件，其中D型正反器160为第一类型的D型正反器，D型正反器170为第二类型的D型正反器，而时序缓冲器180是属于A类型的时序缓冲器，时序缓冲器190则是属于B类型的时序缓冲器，而其他的寄生元件200包括有晶片内寄生电容等，这些元件在单元方块110的等效电路中，皆是连接于金属线210(为供应操作电源的金属线)和金属线220(为接地或虚拟接地的金属线)之间。另外，尚需考虑金属线210和金属线220的电阻240和电阻250，以及电性连接至单元方块110的元件的输入/出端的连接等相关资料，如逻辑元件的时序输入、逻辑元件的输出和输入、时序缓冲器的输出等相关资料，才可获得电性连接至单元方块110的各个元件的完整参考资料，并以此作为单元方块110的元件参考资料。
接着，便可根据含有各单元方块110的元件参考资料，利用Hspice等电路模拟和分析软件，对集成电路的电源网络模型100进行交流分析50，以估算出电性连接至各单元方块110的元件于暂态操作时所消耗的功率及引起的压降，借以得知电源网络模型100内各单元方块110所消耗的功率及引起的压降，最后，便可获得电源供应至晶片上集成电路的各位置时的电源衰减分布情况。
然而，由于现今的集成电路功能日趋强大，需要采用许多元件或半导体元件构成，因此，电性连接至各单元方块110的元件的数量非常庞大，若将电性连接至各单元方块110的全部元件的相关资料，皆投入进行电源网络模型100的交流分析50，则所耗费的时间和系统资源等将非常可观，从而大幅增加集成电路的设计成本，亦使得产品的成本上升，所以在进行电源网络模型100的交流分析前，可先进行
图1的处理流程10的筛选处理70。
所谓筛选处理70，是根据单元方块110的元件参考资料内有关各元件的类型、数量、运作参数、几何参数和其他相关数据，评估各元件对单元方块110所消耗的功率及引起的压降的影响，将对消耗功率及引起的压降的影响不大的元件剔除，借以减少参与电源网络模型100的交流分析的数据，降低分析所需的时间和系统资源，同时电源网络模型100的交流分析结果的准确度并不会受到严重的影响。
例如，在图1的处理流程10的筛选处理70中，本发明的电源杂讯的分析及降低方法提供了两种预设的筛选步骤(筛选步骤80和筛选步骤90)，借以解释相关设定及运作，然此仅作说明之用，并未限定筛选处理70的实施方法或筛选步骤的数量。
此两种预设的筛选步骤的筛选范围并不相同，可根据不同的集成电路设计和采用的元件而作适当调整或修改，以达到降低分析所需的时间和系统资源，同时又不会严重影响电源网络模型100的交流分析结果的准确度的目的。例如，图3的单元方块110包含有一个第一类型的D型正反器160和一个第二类型的D型正反器170，在分析和比较D型正反器160和D型正反器170于操作时各自所消耗功率及引起的电压降后，得知操作中的第一类型D型正反器160的消耗功率及引起的电压降，远大于第二类型D型正反器170的消耗功率及引起的电压降，因此在估算操作中的单元方块110的消耗功率及引起的电压降时，有关此第二类型的D型正反器170的元件资料则可不需参与运算，以降低估算所耗费的时间。而且，根据集成电路的设计、采用元件的相关数据和交流分析的预定耗费时间等资料，可设定筛选步骤80为只选择单元方块110的元件参考资料内，有关第一类型的D型正反器160的相关数据来参与电源网络模型100的交流分析50，而单元方块110的元件参考资料内其他元件的相关数据则予以剔除。同样地，在其他预设的筛选步骤中，亦可根据不同的设计条件和各种相关的参考数据来进行设定，从而减少参与电源网络模型100的交流分析的数据，借以达到降低分析所需的时间和系统资源，同时，电源网络模型100的交流分析结果的准确度亦不会大幅下降。
另一方面，在上述例子中，仅是以单元方块110内包含一个第一类型的D型正反器160、一个第二类型的D型正反器170、一个A型时序缓冲器180和一个B型时序缓冲器190为例，若某一单元方块是包含有复数个第一类型的D型正反器160、复数个第二类型的D型正反器170，以及其他不同的元件时，则需对这些D型正反器160、D型正反器170和其他元件于操作时所消耗功率及引起的电压降进行详细分析，才可决定采用哪些元件的相关数据来参与电源网络模型100的交流分析。否则，估算后的电源网络模型100的交流分析结果的准确度将大幅下降。另外，由于每一单元方块所包含的元件的类型和数量等，是视集成电路的设计和布局而定，所以在设定筛选步骤80或筛选步骤90前，必需详细分析每一单元方块内元件的类型、数量、常态运作时的数据资料和暂态运作时的数据资料等，才可精确地设定合适的筛选步骤，借以提升交流分析50的执行速度，同时又维持交流分析50的结果的高度准确性。
另一方面，若欲获得高准确度的电源网络模型100的交流分析结果，则可省略筛选处理70，直接根据含有各单元方块的元件参考资料，利用Hspice等电路模拟和分析软件，对集成电路的电源网络模型100进行交流分析50。
当集成电路的电源网络模型100进行交流分析50后，便可获得电源网络模型100的交流分析结果，设计人员经由交流分析结果便可得知，电源网络模型100中各单元方块110于操作时所消耗的功率及引起的电压降，便可对集成电路设计进行相应的优化调整。
另外，由于集成电路中的元件在状态切换时所引起的电压降，特别是于高频操作的状态切换时所引起的电压降，会污染电源供应并形成电源杂讯，干扰讯号的处理。因此，可视电源网络模型100的交流分析结果，根据集成电路的设计守则、查表(Loop-up Table)和元件资料库等数据，进行图1的处理流程10的配置去耦合电容60，在集成电路设计的适当位置配置一定数量的去耦合电容，借以降低电压的扰动情形，补偿元件在状态切换时所引起的电压降，减少元件改变状态时所产生的杂讯，以维持稳定的电源准位。例如，可外加适当的去耦合电容230电性连接至图3的单元方块110，以降低电压的扰动情形。
而且，在集成电路设计的适当位置配置去耦合电容后，尚可利用电路模拟和分析软件对集成电路设计再次进行交流分析50，借以得知集成电路设计的电源网络模型100于配置去耦合电容后功率的消耗及分布情况。
本发明的优点为提供一种电源杂讯的分析方法及其降低方法，借着将集成电路设计的电源网络模型定义为由众多单元方块组成，然后根据电性连接至各单元方块的元件的类型、数量、运作参数、几何参数和其他相关数据，利用电路模拟和分析软件，对集成电路设计的电源网络模型进行交流分析，以得到有关各个单元方块的消耗功率及引起的电压降，便可在集成电路设计的适当位置配置一定数量的去耦合电容，借以减少元件在状态切换时所引起的电压降及电源杂讯，维持稳定的电源准位。
权利要求
1.一种电源杂讯的分析方法，是应用在集成电路设计中，其特征在于，该电源杂讯的分析方法至少包括提供该集成电路设计的一电源网络模型；依一预定方法定义该电源网络模型为由复数个单元方块组成；根据每一单元方块在该电源网络模型的一位置及一涵盖面积，获得电性连接至每一单元方块的复数个元件的复数个数据，并以这些数据作为每一单元方块的一参考资料；以及根据这些单元方块的这些参考资料，进行一交流分析步骤，以获得该电源网络模型的一交流分析结果。
2.如权利要求1所述的电源杂讯的分析方法，其特征在于，所述的交流分析结果至少包括每一单元方块于操作时所消耗的功率及引起的电压降。
3.如权利要求1所述的电源杂讯的分析方法，其特征在于，其中更包括对该集成电路设计执行一电源网络分析步骤，借以获得该集成电路设计的该电源网络模型。
4.如权利要求1所述的电源杂讯的分析方法，其特征在于，所述的电源网络模型包含有该集成电路设计的一直流电源网络模型数据和一交流电源网络模型数据。
5.如权利要求1所述的电源杂讯的分析方法，其特征在于，所述的预定方法为借由构成该电源网络模型的复数条金属线以定义该电源网络模型的单元方块为复数个矩形，其中该些矩形由该些金属线构成。
6.如权利要求1所述的电源杂讯的分析方法，其特征在于，其中该些元件至少包括有复数个逻辑元件、复数个时序缓冲器以及复数个寄生元件。
7.如权利要求6所述的电源杂讯的分析方法，其特征在于，其中该些寄生元件至少包括复数个寄生去耦合电容。
8.如权利要求1所述的电源杂讯的分析方法，其特征在于，其中于获得该电源网络模型的交流分析结果后，更包括根据交流分析结果，于集成电路设计的复数个位置配置复数个去耦合电容。
9.一种电源杂讯的降低方法，是应用在一集成电路设计中，其特征在于，该电源杂讯的降低方法至少包括提供该集成电路设计的一电源网络模型；依一预定方法定义电源网络模型为由复数个单元方块组成；根据每一单元方块在该电源网络模型的一位置及一涵盖面积，获得电性连接至每一单元方块的复数个元件的复数个数据，并以这些数据作为每一单元方块的一参考资料；根据这些单元方块的这些参考资料，进行一交流分析步骤，以获得该电源网络模型的一交流分析结果；以及根据交流分析结果，于集成电路设计的复数个位置配置复数个去耦合电容。
10.如权利要求9所述的电源杂讯的降低方法，其特征在于，所述的交流分析结果至少包括每一单元方块于操作时所消耗的功率及引起的电压降。
11.如权利要求9所述的电源杂讯的降低方法，其特征在于，其中更包括对该集成电路设计执行一电源网络分析步骤，借以获得集成电路设计的该电源网络模型。
12.如权利要求9所述的电源杂讯的降低方法，其特征在于，所述的电源网络模型包含有该集成电路设计的一直流电源网络模型数据和一交流电源网络模型数据。
13.如权利要求9所述的电源杂讯的降低方法，其特征在于，所述的预定方法为借由构成该电源网络模型的复数条金属线以定义该电源网络模型的单元方块为复数个矩形，其中这些矩形由这些金属线构成。
14.如权利要求9所述的电源杂讯的降低方法，其特征在于，其中该些元件至少包括有复数个逻辑元件、复数个时序缓冲器以及复数个寄生元件。
15.如权利要求14所述的电源杂讯的降低方法，其特征在于，其中该些寄生元件至少包括复数个寄生去耦合电容。
全文摘要
一种电源杂讯的分析方法及降低方法，应用在集成电路的设计过程中。首先利用电脑辅助设计软件，对集成电路设计的相关资料进行分析，以获得集成电路设计的电源网络模型，然后将电源网络模型定义为由多单元方块互相连结构成，另一方面，分析集成电路设计的相关资料后，可得知电性连接至各个单元方块的元件数量和类型参数，作为电源网络模型单元方块的元件参考资料，再利用电性连接至单元方块的元件所构成的等效电路来估算各单元方块在操作时所引起的电压降，便可知电源网络模型中各个区域所消耗的电压分布情况及电压消耗量，据此在电源网络模型的适当位置配置去耦合电容，以适当补偿集成电路中元件操作时所引起的压降，从而降低集成电路内电源杂讯。
文档编号H01L27/00GK1477697SQ0213047
公开日2004年2月25日 申请日期2002年8月21日 优先权日2002年8月21日
发明者田浩伦, 陈尚义, 吕明园, 涂俊安 申请人:矽统科技股份有限公司