专利名称：非挥发性存储器及其制造方法
技术领域：
本发明是有关于一种非挥发性存储器元件及其制造方法，且特别是有关于一种具有双位存储单元的非挥发性存储器元件及其制造方法。
背景技术：
非挥发性半导体存储器元件用以储存程序化数据，即使电源供应已消失，所储存的数据仍不会消失。而只读存储器(ROM)为其中一种非挥发性存储器，其通常用在电子设备中，例如微处理数字设备以及手提式电子装置，例如行动电话。
一般只读存储器元件布置成多个存储单元阵列，而每一存储单元包括一晶体管。其中，典型的晶体管包括一金属氧化半导体场效晶体管(MOSFET)，其并列在两位线以及一字符线之间。另外，保存在这些存储单元晶体管中的数据位或编码长时间的储存在每一存储单元的物理或电子特性中(直到刻意抹除)。因此，只读存储器的非挥发性质可以说是储存在存储器元件中的数据仅可以被读取。
目前一种非挥发性存储器元件即氮化硅存储器(NROM)已在发展中。氮化硅存储器较过去30年所发展的浮置栅极存储器提供了更多的优点，其中浮置栅极存储器例如是可抹除且可程序的只读存储器(EPROM)、闪存(Flash)以及可电除且可程序的只读存储器(EEPROM)，其中浮置栅极存储器是将电荷储存在一导电浮置栅极中。
氮化硅存储单元包括两位存储单元，其将电荷储存在一氧化硅-氮化硅-氧化硅(ONO)介电层中。此氮化硅存储单元包括一n型通道MOSFET元件，其中氮化硅层用来作为介于一顶部与底部氧化层之间的一捕捉材料层。而此ONO结构取代浮置栅极元件中的栅介电层，且其顶部及底部的氧化层的厚度必须大于50埃，以避免在程序化过程中因任何氧化层的损害而造成电子遂穿。
氮化硅存储器可以加进一标准CMOS工艺中，其中ONO层的形成步骤安排在场隔离结构之后但在栅氧化步骤之前。而加入氮化硅存储器的步骤通常对CMOS工艺热预算的影响很小。另外，氮化硅存储单元通常以通道热电子(CHE)注入的方式程序化，并且以遂穿增进热电洞(TEHH)注入方式抹除。而且，氮化硅存储单元的操作为局部电荷储存，其可使捕捉的电荷仅保留在注入点。因此，过去浮置栅极技术的经验里单一位不足的问题可以获得改善，而且在不影响元件性能之下，还可以提高元件的密度并增进元件的微小化。
氮化硅存储器较浮置栅极存储器可以提供许多重要的优点。其一，在氮化硅存储器中，位尺寸以及晶粒尺寸都可以较浮置栅极存储器小3倍或以上。此外，氮化硅存储器元件仅需少于6至8道的光罩工艺，因此其工艺复杂度较低，且其易与CMOS元件积体化。再者，由于氮化硅存储器的抹除启始电压低，因此氮化硅存储器适于用在低电压产品。然而，氮化硅存储器元件却存在有一问题，就是在两氮化硅存储单元之间容易有横向电洞电子迁移的问题，特别是在部分热工艺之后，此种横向电洞电子迁移(又称干扰)的问题更容易发生。
发明内容
本发明有关于一种非挥发性存储器及其制造方法，且特别是有关于一种氮化硅存储器元件及其改良的制造方法。此改良的工艺方法可以减少一氮化硅存储单元中两位之间的电子迁移及/或电洞迁移，此电子迁移及/或电洞迁移也就是干扰，此干扰特别会发生在部分热工艺之后。
依据本发明的目的，本发明将每一存储单元中ONO堆栈结构的氮化硅层切开，以消除上述的一存储单元中两位之间会产生干扰的问题。而且，本发明的方法可克服微影工艺的限制而将ONO堆栈结构图案化至0.15微米的尺寸。利用本发明的方法可以使用紫外光波长以图案化光阻层并制造此元件，而且可以使形成的元件的尺寸小于紫外光波长。
依据本发明之目的，一种形成至少一非挥发性存储器元件的方法包括提供一基底，其中基底上已形成有一捕捉层以及一图案化的光阻层；利用此光阻层为一植入罩幕以形成至少一位线；在光阻层之间形成一材料层；移除光阻层；在材料层的表面上形成一高分子材料层；以及利用此高分子材料层作为一蚀刻罩幕以定义此捕捉层。
依据本发明的另一目的，一种形成一非挥发性存储器元件的方法包括在一基底上形成一捕捉层；在捕捉层上形成一图案化的光阻层；利用此光阻层为一植入罩幕进行一离子植入步骤以形成至少一位线；在光阻层与捕捉层的表面上形成一材料层；平坦化此材料层以暴露出光阻层；移除光阻层；在材料层的表面上形成一高分子材料层；利用此高分子材料层作为一蚀刻罩幕图案化此捕捉层，以形成至少一长条状捕捉层；移除材料层以及高分子材料层；在至少一长条状捕捉层上形成至少一字符线。
此捕捉层包括一第一氧化层、一氮化硅层以及一第二氧化层，其中第一氧化层、氮化硅层以及第二氧化层构成ONO堆栈结构。此ONO堆栈结构可以是仅图案化第二氧化层以及氮化硅层，而保留第一氧化层不被图案化。另外，材料层包括一底部抗反射层(BARC)。另外，在材料层表面上形成高分子材料层的方法是以一等离子增益型化学气相沉积法(PECVD)所形成的。而平坦化材料层的方法包括进行一回蚀刻工艺。此外，至少一位线包括多条位线，至少一长条状捕捉层包括多条长条状捕捉层，且至少一字符线包括多条字符线。
依据本发明的再一目的，一种在一半导体基底上形成一非挥发性存储器元件的方法包括提供一半导体基底；在半导体基底上形成一捕捉层；将一光阻层图案化以在捕捉层上形成多个长条状的光阻层；选择性的在半导体基底中植入离子，以形成多条位线；在图案化的光阻层以及捕捉层的表面上形成一材料层；平坦化此材料层以暴露出光阻层；移除光阻层；在材料层的表面上形成一高分子材料层；回蚀刻部分捕捉层以形成多个长条状捕捉层；移除材料层以及高分子材料层；以及形成多条字符线。
在此离子植入步骤之后，亦可以将捕捉层图案化成多个双重长条状捕捉层。此捕捉层包括一第一氧化层、一氮化硅层以及一第二氧化层，以构成一ONO堆栈结构，其中于上述的方法中在成长第二氧化层时可能会消耗部分氮化硅层。另外，高分子材料层是以一等离子增益型化学气相沉积法(PECVD)所形成，且所形成的高分子材料层是用来做为一蚀刻罩幕以在蚀刻工艺中保护位于其底下的膜层。
依据本发明的目的，一种非挥发性存储器元件包括一半导体基底，其中半导体基底中已植入有多条位线。此非挥发性存储器元件包括多个捕捉块状结构以及配置在对应于多个捕捉块状结构上的多条字符线。位于两位线之间的捕捉块状结构在字符线的方向彼此分开的，且每一捕捉块状结构在一存储单元中对应一个单一位。而此多个捕捉块状结构可以包括一氧化层以及一氮化硅层。
图1为字符线与位线形成后的一氮化硅存储器半导体元件的示意图；图2是氮化硅存储器半导体元件在一中间工艺步骤的剖面示意图；图3是图2中一离子植入步骤之后的剖面示意图；图4是图3中外加一材料层的剖面示意图；
图5是图4中一平坦化步骤之后的剖面示意图；图6是图5中移除所有光阻层后的剖面示意图；图7是图6中外加一高分子材料层的剖面示意图；图8是图7中一蚀刻工艺步骤之后的剖面示意图；图9是图8中移除高分子材料层以及材料层之后的剖面示意图；图10是与图9相同工艺步骤的氮化硅存储器的立体图；图11是氮化硅存储器元件于一中间工艺步骤的剖面示意图，其与图2至图9的切面垂直；图12是图11的氮化硅存储器元件于一蚀刻工艺步骤之后的剖面示意图；图13是与图12相同工艺步骤的氮化硅存储器的立体图；图14是图3的氮化硅存储器元件于一蚀刻工艺步骤之后的剖面示意图；图15是另一种氮化硅存储器元件在一中间工艺步骤的剖面示意图；图16是与图15相同工艺步骤的氮化硅存储器的立体图；以及图17是图16的氮化硅存储器元件形成字符线之后的立体图。
21位线23、62字符线25A-A’的剖面27B-B’的剖面30第一氧化层
32氮化硅层34第二氧化层36基底38ONO堆栈40光阻层43植入离子45材料层47高分子材料层49距离b51距离a54存储单元56、58位60长条状的ON层65ON块状结构具体实施方式
在本实施例的图标中，相同或相似的参考标号是指相同的或相似的部分。而且，图标皆为示意图，其并非实际尺寸。在此为了方便以及清楚说明，所揭露的直接项目，例如顶部、底部、左边、右边、往上、往下、之上、之下、底下、前面以及后面，是依照图标的绘示说明。而直接项目并非构成本发明的限制。
虽然在本实施例中以特定图标以详细说明之，但并非用以限定本发明。以下详细的描述，虽然为一较佳实施例，但在不脱离本发明的精神和范围内，当可作些许的更动与修饰。例如熟悉NROM元件的技术者可以将其用于取代非挥发性存储器元件，例如EPROM、闪存以及EEPROM等浮置栅极技术。
在此所描述的工艺步骤或结构并非一完整的流程以制造NROM存储器元件。本发明可以与许多公知已在使用的集成电路制造技术结合，且一般已在实行的工艺步骤亦包括在本发中。
请参照图1，其为多条位线21以及与多条位线21垂直配置的多条字符线23。而位线21与字符线23可以制作在一半导体基底(掺杂的硅)上，并且其通常沿着CMOS元件制作并与CMOS元件制作在相同一晶片上。氮化硅存储器(NROM)存储单元的制作可用以应用一标准CMOS工艺，其包括场隔离工艺以及离子掺杂步骤。
在A-A’切线25的部分，其延伸的方向为垂直位线21且A-A’切线25所在的位置并未定义有字符线23，而A-A’切线25的部分对应于图2至图9以及第14与图15的剖面图。同样的，在B-B’切线27的部分，其延伸的方向垂直字符线23且B-B’切线27所在的位置并未定义有位线21，而B-B’切线27的部分对应于第11与图12的剖面图。
请参照图2，一捕捉层沉积及/或成长在一基底36上，其中捕捉层较佳的是包括一第一氧化层30、一氮化硅层32以及一第二氧化层34。虽然基底36较佳的是包括一硅基底，但是基底36亦可以使用其它公知任何适用的半导体材质取代，例如氮化锗(GaN)、砷化锗(GaAs)等其它材质。
第一氧化层30以及第二氧化层34的厚度必须足够厚，以避免捕捉的电子在氮化硅层32以及位线21或字符线23之间产生电子遂穿，此情形可能发生在第一氧化层30以及第二氧化层34的厚度小于50埃的时候。因此较佳的是，第一氧化层30的成长或沉积厚度约为50埃至100埃，氮化硅层32的厚度约为35埃至75埃，而第二氧化层34的厚度约为50埃至150埃。
倘若第二氧化层34成长在氮化硅层32上而并非以沉积的方式形成在氮化硅层32上，在形成氧化层的过程中部分氮化硅层32会被消耗，且其消耗的速率大致是每形成2埃的氧化硅会消耗1埃的氮化硅。因此，氮化硅层32的厚度较佳的是35埃至75埃，其为第二氧化层34厚度的一半。例如倘若欲形成第二氧化层34的厚度为150埃，而氮化硅层32的厚度为50埃，则氮化硅层32一开始沉积的厚度必须是125埃(50埃+75埃)。
第一氧化层30、氮化硅层32以及第二氧化层34定义成ONO堆栈38。此ONO堆栈38的作用将电荷捕捉于氮化硅层32中，而第二氧化层34以及第一氧化层30作用于电性隔离。
之后，在ONO堆栈38上形成一光阻层40，其中，光阻层40可以是一正光阻层或一负光阻层，接着以一般微影工艺而图案化此光阻层40，以形成图案化的光阻层，图案化的光阻层往纸面的方向延伸，如图2所示。如一般公知的方法，首先将一光阻层旋转涂布在晶圆上，之后将晶圆放置在一步进机(图案化晶圆之微影工具)中，之后将晶圆与一光罩对准，再将其暴露在一紫外光中。此光罩的尺寸可能仅能覆盖部分晶圆，因此晶圆在步进机中需历经多次步骤，意即逐一将晶圆的每一部分进行曝光，直到整个晶圆都被紫外光曝光到。之后，将晶圆置放在一化学槽中以溶解被紫外光曝光的光阻层，之后便可以形成具有特定图案的图案化光阻层40。在此利用公知微影工艺，其以248nm的曝光波长进行曝光，而所形成的光阻层40之间隙约为1300埃至3000埃。
请参照图3，利用一离子植入工艺以将一掺杂物43植入于暴露的基底36中，其中掺杂物43例如砷或磷，而形成源极以及漏极或是多个位线21。此离子植入步骤会通过ONO堆栈38，因此ONO堆栈38可提供一表面以使植入的离子可以不需随其底层的基底晶格结构而植入，因此可避免离子产生通道现象(Ion Channeling)。
请参照图4，一材料层45形成在光阻层40以及ONO堆栈38的表面上。此材料层45例如是一有机材质的底部抗反射层(BARC)。通常BARC在图案化工艺中配置在光阻层的底下，用以吸收大部分穿透光阻层的曝光光线，借以减少反射凹痕、驻波效应以及光散射情形。然而，在本发明中，BARC层并非用来促进图案化工艺之用。此BARC层形成在光阻层40以及ONO堆栈38上，且其厚度足够厚以使其具有一平坦的表面，例如BARC层延伸至光阻层40上方并且具有一平坦的表面，且其对光阻层40并不会有不良的影响。
继之，请参照图5，平坦化材料层45直到光阻层40暴露出来，其中平坦化材料层45的方法例如是进行一回蚀刻工艺。
请参照图6，选择性的移除光阻层40，而保留下材料层45。在此，不同的工艺步骤亦可以进行以移除光阻层40，只要不会对材料层45的结构或组成有不良的影响。此光阻层40可以通过一选择性湿式蚀刻工艺以移除一特定量(全部)的光阻层40，而且并不会将一特定量的欲保留的材料层45移除。在本实施例中，材料层45为一BARC层，而光阻层40可以通过一曝光工艺以及一显影工艺以移除之。
请参照图7，在暴露的材料层45表面上形成高分子材料层47。在本实施例中，形成高分子材料层47的方法是利用一等离子增益型化学气相沉积法(PECVD)。而形成高分子材料层47的方法及装置可以参考于2001年10月18日提出申请的申请案No.09/978,546、于2002年5月13日提出申请的申请案10/145,203以及于2002年6月24日提出申请的申请案10/178,795。在本实施例中，高分子材料层47的材质包括碳氟化合物，而且形成于材料层45顶部的高分子材料层47厚度为0埃至1000埃，形成于材料层45侧边的高分子材料层47厚度为500埃至1000埃。虽然形成在顶部的厚度与形成在侧边的厚度可以相对改变，但是其亦可以是相同的厚度。在此，高分子材料层厚度的控制为控制其具有一距离“b”49以及大于距离“b”49的一距离“a”51。其中，距离“a”51例如是1300埃至3000埃，而距离“b”49例如是300埃至1000埃。关于高分子材料层47的形成，可以调整一蚀刻机台的参数以控制反应的沉积/蚀刻率，以在材料层45的侧壁及顶部形成高分子材料层47。
高分此材料层45用来做为一蚀刻罩幕，以避免位于其底部的膜层在后续第二氧化层34以氮化硅层32的回蚀刻过程中被移除。第二氧化层34以及氮化硅层32的蚀刻速率比例较佳的是大于25∶1，且氮化硅层32与第一氧化层30的蚀刻速率比例较佳的是大于10∶1。如图8所示，被暴露出的第二氧化层34以及氮化硅层32在蚀刻工艺中将完全被移除，而留下一暴露的第一氧化层30。
请参照图9，将高分子材料层47以及材料层45移除。此移除步骤可以利用一灰化(Ashing)及/或溶剂溶解的方式而将高分子材料层47以及材料层45清除。而其它已知适用的清除技术亦可以用来移除高分子材料层47以及材料层45。在每一存储单元54(虚线)的ONO堆栈38中的氮化硅层32分开而形成两个分离的位，如第一位56以及第二位58。
因此，ONO堆栈38图案化成多个长条状的氧化硅-氮化硅(ON)层(例如是长条状捕捉层)，其位于第一氧化层30上。请参照图10的立体图，每一长条状的ON层60位于一对应的位线21的上方并与对应的位线21重叠。因此多条长条状ON层60形成并平行延伸在多条位线21的上方。
在图11NROM的剖面图中，其为图1中沿着B-B’的剖面，在一已存在的结构上沉积一多晶硅层并且形成多条字符线62。关于字符线62的形成步骤，包括一光阻的应用、图案化以及以标准微影技术的显影，而形成多个延伸的光阻结构，之后此延伸的光阻结构用于蚀刻多晶硅层以形成多条延伸栅极或字符线结构62。而字符线结构62配置在对应的长条状ON层60上，且长条状ON层60是以垂直字符线62的方向延伸。
请参照图12，多个长条状ON层60蚀刻成多个ON块状结构65。关于此蚀刻步骤，字符线62在蚀刻过程中做为一蚀刻罩幕以保护位于其底下的膜层。每一字符线结构62对应配置在多个ON块状结构65的上方。
图13为图12中NROM元件的立体图。位线21所延伸的方向垂直于字符线62，且每一字符线以及对应的两位线构成一存储单元，其中存储单元包含第一位56以及第二位58。而在两位线21之间的ON块状结构彼此分开来的(切开来)。
在另一实施例中，一ONO堆栈38形成在一基底36上(如图2所示)，接着在ONO堆栈38上形成一光阻层40，之后以离子植入法在暴露的基底36中植入砷或磷以形成多条位线21(如图3所示)。继之，请参照图14，进行一蚀刻步骤以移除部分第二氧化层34以及氮化硅层32。在上述的蚀刻步骤中，可以利用先前所述的PECVD以在光阻层的表面上形成一选择性的高分子材料层，之后的蚀刻步骤中此选择性的高分子材料层可以移除或留下。继之，在晶圆上形成一材料层，例如是一BARC层。然后平坦化此材料层直到光阻层40暴露出来。并且移除光阻层40(以及保留下来的选择性高分子材料层)。之后进行一PECVD工艺，以在材料层45的表面上(以及在任何保留的高分子材料层上)形成另一高分子材料层。接着回蚀刻暴露出的第二氧化层34以及氮化硅层32，并且同时移除材料层45以及高分子材料层，即形成本发明的双重长条状的ON结构，如图15所示。在此，每一单一存储单元54(虚线)包含双重长条状捕捉层，而此双重长条状捕捉层用来形成一第一位56以及一第二位58。
倘若有使用选择性高分子材料层，所形成的双重长条状ON结构将延伸过(重叠)位线21，如图15所示。
图16为图15中NROM的立体图。ONO堆栈38可分成多个双重长条状ON结构60。每一长条状ON以平行位线21的方向配置。请参照图17，将一多晶硅层图案化以成多条字符线结构62，其中字符线结构62延伸的方向垂直于位线21。之后回蚀刻暴露出的第二氧化层34以及氮化硅层32，以使多个双重长条状ON层60形成多个ON块状结构65。而在位线21之间并延伸字符线方向的ON块状结构彼此分开的。每一存储单元54(虚线)包括二ON块状结构65，每一ON块状结构65为一位，其位于两位线以及一字符线之间。
在本发明中，每一存储单元54中的氮化硅层32分离开来或切开来的，因此，本发明以现今NROM工艺制作氮化硅存储器元件就可避免干扰的问题。
权利要求
1.一种非挥发性存储器的制造方法，其特征是，该方法包括提供一基底，该基底上已形成有一捕捉层以及一图案化的光阻层；以该光阻层为一植入罩幕以形成至少一位线；在该光阻层之间形成一材料层；移除该光阻层；在该材料层的表面上形成一高分子材料层；以及以该高分子材料层为一蚀刻罩幕以定义该捕捉层。
2.如权利要求1所述的非挥发性存储器的制造方法，其特征是，提供该基底的该步骤更包括在该基底上形成一第一氧化层、一氮化硅层以及一第二氧化层，以形成该捕捉层；以及在该捕捉层上形成该光阻层。
3.如权利要求1所述的非挥发性存储器的制造方法，其特征是，在该光阻层之间形成该材料层的该步骤更包括在该光阻层以及该捕捉层的表面上形成一材料层；以及平坦化该材料层以暴露出该光阻层。
4.如权利要求3所述的非挥发性存储器的制造方法，其特征是，该捕捉层包括一第一氧化层、一氮化硅层以及一第二氧化层，而利用该高分子材料层做为一蚀刻罩幕包括仅定义该第二氧化层以及该氮化硅层；以及该方法更包括移除该材料层以及该高分子材料层，以及在该捕捉层上形成至少一字符线。
5.如权利要求4所述的非挥发性存储器的制造方法，其特征是，该至少一位线包括多条位线；定义该捕捉层包括将该捕捉层定义成多个长条状捕捉层；该至少一字符线包括多条字符线；以及形成该些字符线的该步骤包括将该些长条状捕捉层形成多个捕捉块状结构。
6.如权利要求3所述的非挥发性存储器的制造方法，其特征是，平坦化该材料层的该步骤包括进行一回蚀刻工艺。
7.如权利要求1所述的非挥发性存储器的制造方法，其特征是，该材料层包括一底部抗反射层。
8.如权利要求1所述的非挥发性存储器的制造方法，其特征是，该高分子材料层以一等离子增益型化学气相沉积法所形成。
9.如权利要求1所述的非挥发性存储器的制造方法，其特征是，在形成该至少一位线之后，接着将该些捕捉层图案化成多个双重长条状捕捉层。
10.一种在一半导体基底上形成一非挥发性存储器的方法，其特征是，该方法包括(a)提供一半导体基底；(b)在该半导体基底上形成一捕捉层；(c)在该捕捉层上应用以及图案化一光阻层，以形成多个长条状的光阻层；(d)选择性于该半导体基底中植入离子，以形成多条字符线；(e)在该图案化的光阻层以及该捕捉层的表面上形成一材料层；(f)平坦化该材料层以使该光阻层暴露出来；(g)移除该光阻层；(h)在该材料层的表面上形成一高分子材料层；(i)回蚀刻部分该些捕捉层以形成多个长条状捕捉层；(j)移除该材料层以及该高分子材料层；以及(k)形成多条字符线。
11.如权利要求10所述的方法，其特征是，选择性的植入离子之后，接着将该捕捉层图案化而形成多个双重长条状捕捉层。
12.如权利要求10所述的方法，其特征是，该捕捉层依序包括一第一氧化层、一氮化硅层以及一第二氧化层，且该第一氧化层、该氮化硅层以及该第二氧化层构成一ONO堆栈层。
13.如权利要求12所述的方法，其特征是，该第二氧化层成长在该氮化硅层上，且该第二氧化层在成长过程中会消耗部分氮化硅层。
14.如权利要求12所述的方法，其特征是，回蚀刻部分该捕捉层仅移除该第二氧化层以及该氮化硅层。
15.如权利要求10所述的方法，其特征是，该高分子材料层以一等离子增益型化学气相沉积法所形成。
16.如权利要求10所述的方法，其特征是，在该步骤(i)中该高子材料层作为一蚀刻罩幕。
17.一种于一半导体基底上的一非挥发性存储器，其特征是，包括(a)一半导体基底；(b)多条位线；(c)多个捕捉块状结构；以及(d)多条字符线，该些字符线对应配置在该些捕捉块状结构上，其中位于该些位线之间并且在该字符线方向的该些捕捉块状结构彼此是分开的。
18.如权利要求17所述的非挥发性存储器，其特征是，该些捕捉块状结构包括一氧化层以及一氮化硅层。
19.如权利要求18所述的非挥发性存储器，其特征是，该氧化层包括一第二氧化层；以及一第一氧化层，其延伸至位于该些位线之间的该些捕捉块状结构之间。
20.如权利要求17所述的非挥发性存储器，其特征是，每一该些捕捉块状结构对应于一存储单元中的一个单一位。
全文摘要
一种非挥发性存储器元件及其制造方法，此非挥发性存储器例如是氮化硅存储器元件，其在至少一字符线底下有一ONO层。此ONO层形成在一基底上，接着一图案化的光阻层形成在ONO层上。之后将光阻层作为一植入罩幕以在基底中形成至少一位线。接着在基底上形成一材料层，并且将材料层平坦化直到光阻层暴露出来。继之将光阻层移除，并且在材料层的表面上形成一高分子材料层。接着以高分子材料层为一蚀刻罩幕以定义ONO层的顶部氧化硅以及氮化硅。然后再将材料层以及高分子材料层移除。
文档编号H01L21/8246GK1508872SQ0215879
公开日2004年6月30日 申请日期2002年12月16日 优先权日2002年12月16日
发明者陈建维 申请人:旺宏电子股份有限公司