专利名称：：高密度集成电路构装结构的制作方法
技术领域：
：本实用新型涉及一种构装集成电路的结构，特别是有关于一种高密度集成电路覆晶芯片构装结构，以增加构装集成电路内的电路积集度与简化制程、降低制造成本、增加产品良率及提高集成电路构装的可靠度。集成电路由一硅晶圆经过复杂的蚀刻、掺杂、沉积及切割等技术，在集成电路设备中制造出来。一硅晶圆至少包含一集成电路芯片，每一芯片代表一单独的集成电路。最后，此芯片可由包围在芯片四周的塑料灌胶混合物(MoldingCompound)构装起来，且有多样化的针脚露出和互相连接的设计。例如提供一相当平坦构装的M型双列直插式构装体(MDual-In-Line-Package；M-Dip)，其有两列平行的引脚从底部穿通孔中延伸出来，接触并固定于在下面的集成电路板上。容许较高密度集成电路的印刷电路板为单列式构装体(Single-In-Line-Package；SIP)和小外型接脚构装(SmallOutlineJ-leaded；SOJ)，其为采用模型的构装。依照构装中组合的集成电路芯片数目，构装集成电路的种类大致可分为单芯片构装(SingleChipPackage；SCP)与多芯片构装(MultichipPackage；MCP)两大类，多芯片构装也包括多芯片模块构装(MultichipModule；MCM)。若依照组件与电路板的接合方式，构装集成电路可区分为引脚插入型(Pin-Through-Hole；PTH)与表面黏着型(SurfaceMountTechnology；SMT)两大类。引脚插入型组件的引脚为细针状或是薄板状金属，以供插入脚座(Socket)或电路板的导孔(Via)中进行焊接固定。而表面黏着型的组件则先黏贴于电路板上后再以焊接的方式固定。目前所采用的较先进的构装技术为芯片直接黏结(DirectChipAttach；DCA)构装，以降低构装集成电路的体积的大小，并增加构装集成电路内部的电路的积集度。芯片直接黏结的技术为直接将集成电路的芯片(IntegratedCircuitChip)固定至基板(Substrate)上，再进行电路的连结。目前所采用最普遍的构装方式为打线接合(wire-bonding)的方式，即为先将芯片固定在引脚架(lead-frame)上，接下来利用导线连接引脚架及芯片并利用灌胶模混合物覆盖芯片及部分的引脚架以形成一构装集成电路。构装集成电路可利用露出的引脚架固定于基板上以连接基板上的电路与构装集成电路内的电路。由于利用打线接合的构装技术无法缩小构装集成电路的体积，因此目前已发展出一覆晶接合(Flip-Chip)的构装技术以符合构装集成电路的体积越来越小的需求。覆晶接合的构装技术的特点为首先将芯片由芯片主动面上所安装的焊接凸块直接固定于基板上。接下来利用覆晶填充的方式将黏胶填入芯片与基板之间的间隙以将芯片固定于基板上并保护芯片与基板之间的连结界面。由于不需使用引脚架，因此利用覆晶接合技术的构装集成电路的体积可充分地缩小以符合产品的需求。但是在传统覆晶接合的技术中，基板上通常必须采用防焊膜(soldermask)以保护基板上的电路迹线(trace)，避免焊接凸块在后续回焊的制程中接触到电路迹线而发生短路的缺陷。由于在基板上使用防焊膜，因此芯片由焊接凸块连结至基板的过程中将会发生定位不准确的缺陷，并且将导致构装集成电路的体积无法顺利缩小。传统的覆晶封装均以防焊膜(soldermask)保护封装基板表面的电路迹线(trace)，可分为防焊膜定义(soldermaskdefine；SMD)及非防焊膜定义(non-soldermaskdefine；NSMD)两种方式。参照图1所示，此为传统使用防焊膜定义及覆晶填充(Underfill)的方式将芯片固定于基板上的示意图。包括一基板10及一芯片40，其中此基板10上包含已布局好的多数个电路迹线25、多数个凸块垫(BumpPad)20、与防焊膜30。而此芯片上则包含多数个焊接凸块(SolderBump)15。芯片40由多数个焊接凸块15分别连接于基板10上的多数个凸块垫20上，。基板10上更包含多数个焊球17或是多数个针脚(Pin)(并未显示于图中)，以使基板10能够与其它组件相互电性连接。当芯片由多数个第一焊接凸块15连接至基板上后，在基板上进行一覆晶填充的构装制程，以在芯片40与基板10的间形成一层覆晶接合物(underfill)50以避免焊接凸块15与凸块垫20的接触处被外在环境所污染，并由此固定芯片的接合。在传统的构装集成电路结构中，使用防焊膜30的目的为避免基板10上的电路迹线25受到外来环境的侵害，并防止后续制程中，因焊接凸块15的溢流而造成电路之间短路的缺陷。因此在传统包含防焊膜的构装集成电路结构中，防焊膜30必须覆盖在分布于基板上的电路迹线25上，以保护分布在基板10上的电路迹线25。为了提供较佳的保护功能，防焊膜定义(SMD)方式的封装结构中，防焊膜30以其多个开口定义出凸块垫20的位置，其开口须小于凸块垫20，以确保开口对准于该些凸块垫20，以避免凸块15在后续的制程中因溢流而造成电性缺陷。由于防焊膜必须覆盖在部分的任一焊接垫20上，因此在传统使用防焊膜定义的构装集成电路结构中，凸块垫20本身的周边需要预留额外的空间以便有足够的误差容许宽度来承载焊接凸块，也因此在基板上的凸块垫20之间所能容许电路迹线通过的数目将被限制。另外，非防焊膜定义(NSMD)方式的封装结构中(并未显示于图中)，防焊膜的开口大于凸块垫，凸块在后续回焊(Reflow)制程后将填满整个开口，防焊膜仅包覆电路迹线，为避免后续凸块可能因溢流而造成电性缺陷，凸块垫周边的基板上需要预留额外的空间，以便有足够的误差容许宽度来承载焊接凸块防焊膜，因此在传统使用非防焊膜定义的构装集成电路结构中，在基板上的凸块垫之间所能容许电路迹线通过的数目也将被限制。上述的现象将造成使用防焊膜的构装集成电路结构的体积因电路布局密度的限制而无法缩小，而使此技术无法适用于集成电路的体积越来越小的需求。另外，使用防焊膜的构装集成电路，其制程需经过繁复又昂贵的光罩、曝光、显影、蚀刻等制程，又由于防焊膜可能发生定位不准(mis-alignment)的问题而影响构装集成电路的品质。而且，当使用的覆晶填充物(Underfill)封装时，覆盖于电路上的防焊膜因结合力较弱将容易剥落而导致基板上的电路容易发生较差的构装可靠性及缺陷。本实用新型的第二个目的是提供一种高密度集成电路覆晶构装结构，以制作一不使用传统防焊膜的高电路布局能力的集成电路构装基板，可省去传统防焊膜的微影制程，以提升基板制程良率并降低制程、材料及设备投资的成本。本实用新型的第三个目的是提供一种高密度集成电路覆晶构装结构，以制作一不使用传统防焊膜的高电路布局能力的集成电路构装基板，并利用灌胶模覆晶填充物(MoldingUnderfill)覆盖整个基板及芯片，用以直接保护基板最外层的电路迹线，以增加构装集成电路的可靠度。根据以上所述的目的，本实用新型提供了一种高密度集成电路覆晶构装结构，首先在已完成前段制程基板表面上同时形成电路迹线结构及多个凸块垫，其中电路迹线结构及凸块垫的高度及材质相同，其中该材质为一具有焊接沾附性(SolderWettability)的金属材料；接着将欲封装的覆晶芯片上的焊接凸块沾附一助焊剂，该助焊剂具有适当的润湿度、流变性及黏度；之后进行覆晶芯片与基板的连结，将芯片的焊接凸块与基板的凸块垫相对应接触，并进行回焊程序以固定接触位置及确定电性连结；最后以灌胶模覆晶填充物(MoldingUnderfill)覆盖整个基板及芯片并直接保护电路迹线。由于助焊剂应用于焊接凸块处，故回焊时焊接沾附(solderwetting)的特性仅限于凸块垫区域，而电路迹线部分会因氧化作用而限制焊接沾附的扩散，可避免电路迹线被过度焊接沾附(over-wetting)而发生缺陷。图6为覆晶芯片沾附助焊剂的示意图；图7为芯片连接至基板上的示意图；图8至图10为以灌胶模覆晶填充物构装覆晶集成电路的三种实施态样示意图。图中符号说明10基板15焊接凸块20凸块垫25电路迹线30防焊膜40芯片50覆晶填充物100基板110第一金属层120光阻层130第二金属层140第三金属层150电路迹线160凸块垫200助焊剂300芯片302芯片的第一表面304芯片的第二表面320焊接凸块400灌胶模覆晶填充物510焊球本实用新型提供了一所述高密度集成电路覆晶构装结构。本实用新型实施例请参照图2至图10所示，首先提供一已完成内部电路制作的集成电路封装基板100，接着要在该基板100上形成一图案化金属层，本实施例提供以下制程步骤可制作较细微化的电路以增加基板上电路布局的密度。如图2所示，先在基板100上形成一第一金属层110，此第一金属层110通常用来作为基板100上的外层电路的一部份，且可依产品的需求采用不同的材质。通常此第一金属层110所采用的材质为铜或是铜合金。为了配合后续制程的需求，此第一金属层110的厚度相当薄，大约为3-5毫微米(μm)。接着在此第一金属层110上由一光阻层120定义所欲在基板100表面上形成的电路迹线(Trace)的位置与凸块垫的位置，未被此光阻层120所覆盖的区域即为电路迹线的位置与凸块垫的位置。参照图3所示，在未被光阻层120覆盖的第一金属层110上形成一第二金属层130用以增加电路迹线及凸块垫的厚度，该第二金属层130可和第一金属层110相同，采用铜或是铜合金作为其材质，并可由电镀方式来完成，。其厚度可随产品及制程需求的不同而改变。然而，此步骤的目的为调整金属层厚度，亦可省略。参照图4所示，于上述第二金属层130上形成一第三金属层140，其材质为一具有焊接沾附性(SolderWettability)的金属材质，诸如镍/金、锡/铅、铅、钯、银或是锡等，可由电镀方式形成，其厚度可随产品及制程需求的不同而改变。参照图5所示，移除光阻层120，并以图案化的第二及第三金属层130，140为罩幕，进行第一金属层110的蚀刻，而完成基板100表面外层图案化金属层的制作，其中该图案化金属层的一部份作为基板100外层的电路迹线150，而另一部份作为后续与集成电路覆晶芯片电性接合用的凸块垫160。因此，本实用新型中该电路迹线150与凸块垫160同时形成，且具有相同的高度及材质，这是本实用新型的重要特征之一。至此，基板的电路布局及制作已完成，不需任何如传统技术中所需的防焊膜(soldermask)制作。当在基板的表面上形成多数个电路迹线150与多数个凸块垫160后，随即可在基板的表面上覆盖一层离形膜(ReleaseFilm)(未于图中标出)，以防止基板在运送至后续制程的过程中遭受外部环境所污染或表面刮伤。当基板被运送至下一道制程时，离形膜可轻易地被剥离基板的表面。在经过一道简易的清洗或去残留胶渣步骤后，基板随即可进行下一阶段的构装制程步骤。在覆晶芯片部分，参照图6，提供一覆晶芯片300，芯片300包含一第一表面302及一第二表面304，其第一表面302为主动面，其上已配置多数个焊接凸块320，本实用新型提出在芯片与基板接合之前，须经过一如下的程序，可先进行基板100及芯片300的相互接触表面的清洗程序，以清洁第一焊接凸块320与凸块垫160的表面，包括清除焊接凸块320与凸块垫160的表面自然生成的氧化物。经过此一清洁程序之后，焊接凸块320与凸块垫160即可在后续制程中可更轻易地黏结在一起。并且，本实用新型的重点之一是在焊接凸块320黏结至凸块垫130的程序前，焊接凸块320可先沾附一助焊剂(Flux)200，如图6所示。助焊剂200为一具有去氧化力及具较低润湿度(Wettability)的溶液。当焊接凸块320沾附此助焊剂200后，焊接凸块320表面的氧化物将会被去除。而在焊接凸块320黏结到凸块垫160后，助焊剂200也可移除凸块垫160表面的氧化物，以使具有清洁表面的焊接凸块320顺利地黏结至凸块垫160上。在调制助焊剂200的过程中，可以由控制助焊剂的黏度、流变性及润湿度以使焊接凸块320由助焊剂200黏结至凸块垫160后，助焊剂200只分布于凸块垫160上而不会因为过度的扩散至基板100上的电路迹线150，而电路迹线150的表面则保持覆盖有自然生成的氧化物。因此该机制可避免焊接凸块320在回焊的过程中因过度的扩散而导致基板100上的电路迹线150发生短路的缺陷。随着制程与产品需求的不同，在焊接凸块320黏结至凸块垫160的程序前，可选择采用清洁程序清洁焊接凸块320与凸块垫130的表面、采用在焊接凸块320的表面沾附一助焊剂200后黏结至凸块垫上160、或是先清洁焊接凸块320与凸块垫160的表面并在焊接凸块320的表面沾附一助焊剂200，以使焊接凸块320顺利黏结至凸块垫160上。参照图7所示，此为芯片连接至基板上的示意图。将以上备置好的基板100及芯片300作电性上及结构上的接合。芯片300的第一表面302上的多数个焊接凸块320用以连接基板100上的多数个凸块垫160，以将芯片300片固定在基板100上，其中任一焊接凸块320均对应至任一凸块垫160，并由回焊加热(reflow)的程序连接固定焊接凸块320及其对应的凸块垫160。根据前述，该些焊接凸块320及该些凸块垫160的表面已经由去氧化而无氧化物的覆盖，而该电路迹线150的表面则覆盖有自然生成的氧化物，因此焊接凸块320及凸块垫160可以顺利黏结，却不会因为回焊时焊料过度扩散而导致芯片与电路迹线150间的短路缺陷。由于本实用新型中并未使用防焊膜，故在焊接凸块320连接至凸块垫160的过程中不会产生定位对准的问题，因此本实用新型可增加高密度集成电路的制程运作效率，并降低生产高密度构装集成电路所需要的成本。由于在本实用新型中的任一电路迹线的高度与任一凸块垫的厚度均相同且并无防焊膜的设计，因此当焊接凸块连接至凸块垫时，可不需使用传统的预焊平台(Presoldering)或是迷你凸块(Mini-Bump)以提高凸块垫的高度。更由于本实用新型以同一制程步骤同时制作基板上的电路迹线与凸块垫，因此将可简化构装高密度的集成电路的制程，并提高构装高密度的集成电路的制程运作效率。参照图8至图10所示，此为基板与芯片构装完成的不同态样的示意图。当芯片300固定于基板100上后，随即可针对芯片300、基板100及二者的接合处选择采用灌胶模覆晶填充物(MoldingUnderfill)的构装方式进行构装制程，其中该灌胶模覆晶填充物400必须覆盖该基板100的全部表面及该多数个电路迹线150，并填充于该芯片100与该基板300之间的区域，以完整保护该基板100表面裸露的金属层结构。参照图8的实施态样，芯片300的非主动表面304裸露于该灌胶模覆晶填充物400之外；参照图9的实施态样，灌胶模覆晶填充物400将芯片100完全包覆于其中；参照图10的实施态样，显示在基板300上非芯片100所连接的区域，其上所覆盖的灌胶模覆晶填充物400的厚度较小。另外，并在基板100底部安装的多数个焊球(SolderBall)510或是针脚(Pin)，使该覆晶构装集成电路可再连接其它组件。在图8至图10中，与基板100底部相连结的多数个焊球510仅为本实用新型的一实施例而不限制本实用新型的保护范围。本实用新型中由于未使用防焊膜，因此凸块垫的周边不需要预留额外的空间，且任两焊接垫的间可布局较多的电路迹线。此现象可使未包含防焊膜的构装集成电路的体积顺利地缩小体积且可包含较多的电路迹线，以提高缩小体积后的构装集成电路的效能，并可以提升高密度构装集成电路的稳定度。综上所述，本实用新型提供了一所述高密度覆晶集成电路构装结构，利用本实用新型的制程与结构可提高构装集成电路在基板上的电路积集度，并增加构装集成电路的可靠度。利用本实用新型的制程与结构也可提高集成电路的构装良率与生产构装集成电路的效率。利用本实用新型的制程与结构更可降低构装集成电路的生产成本，不仅具有实用功效外，并且为前所未见的设计，具有功效性与进步性的增进。以上所述仅为本实用新型的较佳实施例，并非用以限定本实用新型的保护范围；凡其它未脱离本实用新型所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求书的范围内。权利要求1.一种集成电路覆晶构装结构，其特征在于，该结构至少包含一集成电路构装基板；多数个电路迹线(trace)，位于该基板表面；多数个凸块垫(bumppad)位于该基板表面，与该电路迹线在一制程中同时形成，且任一该凸块垫的高度及材质均与任一该电路迹线的高度及材质相同；至少一芯片，该芯片的主动面上设置有多数个焊接凸块，其中该多数个焊接凸块均分别对应连接(bonding)于该多数个凸块垫；及一灌胶模覆晶填充物(moldingunderfill)，覆盖该基板的全部表面及该多数个电路迹线，并填充于该芯片与该基板的间的区域。2.如权利要求1所述的集成电路覆晶构装结构，其特征在于，上述的电路迹线及凸块垫的材质为铜。3.如权利要求1所述的集成电路覆晶构装结构，其特征在于，上述的电路迹线及凸块垫的表面更覆盖一层具焊接沾附性的金属材料(solderwettablemetal)。4.如权利要求1所述的高密度集成电路构装结构，其特征在于，上述的基板的另一表面更包含多数个焊球(solderball)。5.如权利要求1所述的集成电路覆晶构装结构，其特征在于，上述的基板的另一表面更包含多数个针脚(pin)。6.如权利要求1所述的集成电路覆晶构装结构，其特征在于，上述的灌胶模覆晶填充物更完全包覆该芯片。7.如权利要求1所述的集成电路覆晶构装结构，其特征在于，上述的芯片的非主动表面裸露于该灌胶模覆晶填充物之外。专利摘要本实用新型涉及一种高密度覆晶构装集成电路的结构，本实用新型首先在基板表面上同时形成电路迹线(trace)结构及多个凸块垫，其中电路迹线结构及凸块垫的高度相同，在芯片焊接凸块黏结至凸块垫的前，焊接凸块先进行沾附一助焊剂(Flux)的程序，再进行覆晶芯片与基板的连结，可避免回焊时电路迹线被过度焊接沾附(over－wetting)而发生缺陷，最后以灌胶模覆晶填充物(MoldingUnderfill)覆盖整个基板及芯片并直接保护电路迹线。此一覆晶封装结构可增加基板上电路布局密度与简化制程、增加产品良率及提高集成电路构装的可靠度。文档编号H01L23/28GK2570980SQ0225442公开日2003年9月3日申请日期2002年9月23日优先权日2002年9月23日发明者何昆耀,宫振越申请人:威盛电子股份有限公司