专利名称：微影对准设计及cmp加工波纹表面覆盖量测记号的制作方法
技术领域：
本案是有关一般的半导体组件的微影程序，特别是，一种微影对准结构与在一种牵涉非透明层半导体制程中产生上述结构的方法。
背景技术：
半导体装置在其大小上越来越小并且需要可生产此等装置的制造程序。对准技术在制造程序中执行，以确保在半导体装置内不同层的正确对准。典型地，对准记号被用在多数层中以帮助对准不同的特征。
磁阻随机存取内存(MRAM)装置一般的处理是利用在被形成磁性金属堆栈上的结构，磁性堆栈是由许多不同金属层与总厚度为几十个奈米的一介电薄层，此磁性装置系被建构在嵌入在内层介电层(ILD)材料中的铜质信道(copper channel)顶部。因为此堆栈，对光而言是无法通透的，在此层进行微影需要表面型态特征以对准与覆盖量测记号在该层上，一般此位于下面的层具有一化学机械研磨(chemicalmechanical polish，CMP)处理，形成此对准记号通常系藉由额外的微影与反应性离子蚀刻(reactive ion etch，RIE)步骤，在看的见铜与介电图样的该化学机械研磨(CMP)完成的表面产生记号而完成。然而，附加的反应性离子蚀刻(RIE)与随后的清洁步骤会提高费用与增加在化学机械研磨(CMP)处理层上产生粒子的机会。
发明概述藉由本案的揭露，通常可解决或是防止此等与其它的问题发生并且具有技术上的优点。
在本案一较佳实施例之结构中，用来对准的结构包含一第一金属层，此第一金属层具有一位于此结构顶部下方且与顶部的距离为x的一顶部表面，以及一第二金属层，系由此结构的顶部往下延伸一距离y，其中距离y系小于距离x，一通孔(via)则被用来连接第一金属层与第二金属层。为了对准的目的，亦包含由该结构的顶部延伸至少一x深度的一个对准记号。一非透明堆栈层被沉积在此结构的顶部，随着堆栈层符合对准记号的形状，藉以使该对准记号看得见而可辨识。
用来产生具有且使用对准记号的半导体装置的一种较佳的方法包含形成一第一介电层、蚀刻具有预先决定尺寸的一沟槽(trench)至介电层内以及沉积一第一金属层至该沟槽。在第一介电层上与在第一金属层上形成一第二介电层且信道(channels)被蚀刻至第二介电层，而至少一个信道被用来当作一通孔延伸至该第一金属层。在信道被蚀刻至第二介电层的同时，一开口亦被蚀刻，以至于此开口延伸穿过第二介电层，藉以使此开口的底部表面与第一金属层的顶部表面共面，此等信道与开口会填满金属且第二介电层表面的剩余部分则被镀以金属，此充填步骤被控制来填满信道与未填满的该开口。金属板的化学机械研磨提供了一个平的表面，其上可用来沉积一层(layers)的非透明堆栈。在层的非透明堆栈之沉积期间，层的非透明堆栈符合在充填的开口下的表面，结果产生在层的非透明堆栈上的一对准记号。
本案的一个较佳实施例的优点是，其并不需要会是昂贵的与增加在化学机械研磨(CMP)处理层上产生粒子的机会之额外的反应性离子蚀刻(RIE)与随后的清洁步骤。
本案较佳实施例的另一个优点是，在非透明层上微影的对准是直接在下面的金属层进行，此可降低引入中间对准记号的覆盖不精确性，此中间对准记号是对准金属，然后被用来做为在非透明层顶部微影的对准参考。
本案较佳实施例的另一个优点是，对准记号不会除去在该结构上额外的空间，典型地，额外的微影与蚀刻步骤将需要产生一组新的对准记号，因而需要在芯片上额外的空间。
本案较佳实施例的另一个优点是，其减少金属暴露在额外的反应性离子蚀刻(RIE)步骤时被氧化的机会。
以上所述对本案的特征与技术上的优点概括的描述，将可由以下本案的详细说明而得到充分了解，接下来将对本案另外的特征与优点进一步说明，此特征与优点则形成本案专利申请范围之标的。熟习此技艺之人士应可了解，本案所揭露的概念与具体的实施例可容易地被当成一个根据而可加以修饰或设计其它的结构或制程，以实行与本案相同的目的。熟习此技艺之人士亦应了解此类相等的建构，得由熟悉此技艺之人任施匠思而为诸般修饰，然皆不脱如附申请范围所欲保护者。
图标简单说明本案以上所述的特征将可由以下的实施例说明与参考图标之特征而得到充分了解。
第一图A与第一图B显示根据本案结构的一较佳实施例；第二图A至K显示根据本案方法的一较佳实施例；第三图A与第三图B显示根据本案方法的另一较佳实施例；以及第四图显示根据本案方法的另一较佳实施例，在处理过程的俯视图。
在不同的图标中，对应的数字与符号系与对应的部分相关联，除非用别的方式来表示，所绘制的图标是用来清楚的说明本案较佳实施例有关的观点且并非必须按比例来绘制。
较佳实施例说明以下将详细讨论本案较佳实施例的制造与利用。然而，应可领会本案提供了许多可资应用的创造性内容，其可广泛的应用本案而被具体化，但并非用以限制本案的范围。
例如，本案提供在制程期间，一半导体装置的不同的层中有助于对准特征的一个对准记号的制造方法。本案较佳实施例中容许先前层的对准记号不用另外的制程步骤而直接的进入磁性堆栈层中，虽然本案将在磁阻随机存取内存(MRAM)的背景与金属-绝缘体-金属电容器(metal-insulator-metal capacitor，MIMCAP)应用中来讨论，但本案亦可在利用在其它应用方面。
第一图A系显示本案较佳实施例的结构10，结构10包含一基质11与在基质11中形成的一第一金属层12，第一金属层12具有一顶部表面14且在结构10顶部13以下距离为x处。一第二金属层16也在基质11中形成，由基质10顶部往下延伸以距离y，其中距离y小于距离x，通孔(vias)18被形成以连接第一金属层12与第二金属层16。第一金属层12与第二金属层16可由铜、钨、铝或者是其某些组合。在结构10中不同层的对准是非常重要的，可确保在层与层间对准的型式特征以形成一可操作的半导体装置。因此，一非透明磁性堆栈层22包含一由结构10的顶部13延伸至一个深度至少为x的对准记号20，而对准记号20的宽度是由微影中使用的特定步进机(stepper)或是扫描仪来决定，但是该对准记号20一般将至少有对准记号20深度的2倍深度，此适当地容许对准记号20在以下所述之制程期间未完全充满的填充。非透明磁性堆栈层22设置在对准记号20、第二金属层16、通孔18与基质11表面21的暴露部分的上方，非透明磁性堆栈层22符合于对准记号20的形状，由此可清楚的辨识对准记号20。熟习此技艺之人士应可了解所显示的结构10是在加工完成的产品中的一个中间步骤。
第一图B显示本案较佳实施例的对准记号19之平面图，此记号包含两组平行的信道形成一光衍射光栅(light diffractinggrating)，光栅可以具有周期为8μm，例如。对准记号19可被用来将随后的层对准第二金属层16与通孔18以形成在结构10中之特征的适当连接。光栅记号通常具有两组互相垂直的信道，这些记号的类型，因为其具有固定的周期且对于因过程不稳定所引起线宽的变化并不敏感，通常被用来做为微细的对准记号。因此，不管信道的真正宽度为何，其总是被用来作为对准的参考。另一方面，其它的结构类型，特别是盒对盒(box-to-box)结构，在此等图样被暴露后，通常被用来检查对准的准确性。
第二图A至K系显示本案方法的较佳实施例。第二图A显示制程开始于一半导体基层(未显示)顶上形成第一介电层26之处，第一介电层26可包含，较佳为例如二氧化硅、丝(SILK)或者是掺氟的氧化物。然后，与金属线结构(metal wiring structure)一起的沟槽28被蚀刻至第一介电层里(显示于第二图B)且以第二图C所显示之一第一金属层30来填满，而可利用化学机械研磨来磨平第一介电层26与第一金属层30的顶部表面31。如第二图D所示，一旦第一金属层30与介电层26共面(co-planned)，一第二介电层32会于第一介电层26之上与第一金属层30之上形成。第二介电层32也可包含二氧化硅、丝(SILK)或者是掺氟的氧化物，例如。第一介电层26与第二介电层32较佳为大约9000埃(angstroms)。而后，信道34被蚀刻到第二介电层32中，其系利用，例如，一光阻层33做为已图样化的光罩，如第二图E所示。信道34可以成线条特征，以一第二金属层来运作。
一较佳实施例中，在一两个步骤程序的双重波纹结构形成之处系显示于第二图F与第二图G。如第二图F所示，利用一第一光阻层41蚀刻一第一信道40与一开口46，由第二介电层32的顶部表面43往下延伸至一预先决定的深度d，此深度d小于至第一介电层26的顶部表面31共面的深度(由虚线显示)，深度d代表将被形成在第一信道40内的第二金属层的厚度。第二步骤中，如第二图G所示，第二信道44与一开口46藉由一第二光阻层45同时被蚀刻做为蚀刻光罩。第二光阻层45容许被用来做为通孔的第一信道40之部分得以被延伸，如虚线47所示，但防止被用来做为第二金属层的第一信道之部分被延伸。第二信道44由第二介电层32的顶部表面43往下延伸至在第一介电层26中的第一金属层30。第四图为一俯视图，其中第二信道44系以圆形的信道显示，再者，开口46穿越第二介电层32而延伸，藉以使开口46的底部表面48与第一金属层30的顶部表面28共面，或者是使开口46的底部表面48比第一金属层30的顶部表面28为深。此两个步骤程序结果产生如第二图H所示的装置。
一旦第一信道40、第二信道44与开口46已被蚀刻，如上所述，由具有想要的周期之开口46系列所构成的一对准记号可于第二金属层中形成。第一信道40、第二信道44与开口46的填满导致一第二介电层32顶部表面43的剩余部分在一区域R被镀上金属50，如第二图I所示。而金属50可以是铝或是钨，但较佳是铜且其厚度大约从7500至大约8500埃。该填满步骤可包含分别沉积一线性层(未显示)至第一信道40、第二信道44，开口46而后在线性层上沉积金属层50。
开口46具有预先决定的尺寸与图样，如上所述，其系依据所使用的微影设备类型而导出。然而，开口46的宽度通常大于开口46深度的两倍，并且其范围一般是在大约2至大约6微米(micron meter)之间。第一信道40与第二信道44的尺寸依据应用而有所变化，通常大约在0.2至2微米。当开口46填充比后续的层为低时，第一信道40与第二信道44应被填满，在此实例中一非透明堆栈层58在开口46之处有可见的缩格(indention)，此可见的缩格将成为光栅19的形状，如第一图B所示。
然而，在后续的层可被沉积之前，先执行一化学机械研磨(chemical mechanical polishing，CMP)以磨平分别填满第一信道40、第二信道44与开口46的金属50与顶部表面43的剩余部分，化学机械研磨结果产生如第二图J所示之装置。化学机械研磨(CMP)移除存在于区域R的金属50的部分(显示于第二图I)，须注意的是因为开口46的宽度与所产生较低的填充，甚至在化学机械研磨(CMP)之后，此特征仍然是非平面的。如第二图K所示，一但完成研磨，一非透明堆栈层58被沉积在剩余的金属50与第二介电层32顶部表面43剩余部分之上，藉此非透明堆栈层58符合该未填满的开口46的形状，结果产生在非透明堆栈层58上可见的一对准记号。
在仍然是方法的较佳实施例中，藉由微影图样与蚀刻形成双重波纹结构之处，当作通孔的第二信道44接在当作第二金属层的第一信道40之微影图样与蚀刻之后形成，此显示于第三图A。第二信道44与开口46被蚀刻至层32总厚度的深度，亦即，达到第一金属层30的表面。将做为第二金属层的第一信道40接着被微影图样化，以致于第二信道44由光阻所保护且在制程的第二步骤中被蚀刻，如第三图B所示，在此微影图样中暴露开口46或是保护该开口是可随意的。在高的金属电镀厚度之处的状况中，为了具有表面型态，开口46深度之需求会较大。此实例中，第一信道40的微影将使开口不被光阻所保护，因此，在线蚀刻后开口46的最终深度是深度d加上通孔深度的总计，如第三图B所示。
另一方面，第一信道40的微影图样化制程可使开口46受到保护并因此使开口46的深度相同于第二图H中的深度。在任一个实施例中形成通孔的方法，第二金属层与开口46是一种两个步骤的方法。然而，应可领会形成通孔、第二金属层与开口46的方法可包含任何数目的步骤。
本案已经以说明性的实施例来说明，然此说明并非打算被建构在一限制的型态，本案得由熟悉此技艺之人任施匠思而为诸般修饰，再者，本案中的程序步骤次序可由熟悉此技艺之人加以重新排列，但仍然在本案的范围之内，因而任何的修饰或实施例皆不脱如附申请范围所欲保护者。此外，本案的保护范围并不被限定在说明书中所述之程序、机器、制造、物质组成、工具、方法与步骤等的特定实施例。同样地，所附之申请专利范围打算包含此等的程序、机器、制造、物质组成、工具、方法与步骤的范围。
权利要求
1.一种制造半导体装置的方法，其具有并使用一对准记号，该方法系包含形成一第一介电层；蚀刻具有预先决定尺寸的一沟槽进入该介电层内；沉积一第一金属层进入该沟槽内；形成一第二介电层在该第一介电层之上方且在该第一金属层之上方；同时蚀刻一信道与一开口进入该第二介电层内，至少一信道被用来当作延伸至第一金属层的一通孔且该开口系穿越该第二介电层而延伸，藉以使该开口的一底部表面与该第一金属层的一顶部表面共面；以一金属填充该信道与该开口，并在该第二介电层表面剩余的部分电镀一金属，控制该填充步骤以填满该信道与未填满该开口；进行化学机械研磨该金属；以及沉积一非透明堆栈层在该金属与该第二介电层的该表面的该剩余部分上，藉以使该非透明堆栈层符合未填满的该开口的该表面，产生在该非透明堆栈层上的该对准记号。
2.如申请专利范围第1项所述之方法，其中该半导体装置系为一磁阻随机存取内存。
3.如申请专利范围第1项所述之方法，其中该半导体装置系为金属-绝缘体-金属电容器(Metal-Insulator-Metal capacitor)。
4.如申请专利范围第1项所述之方法，其中该第一与该第二介电层的形成系藉由一化学气相沉积来完成。
5.如申请专利范围第4项所述之方法，其中该化学气相沉积系为一电浆强化化学气相沉积(PECVD)。
6.如申请专利范围第1项所述之方法，其中该沟槽、该信道与该开口的该蚀刻系藉由一反应性离子蚀刻(RIE)来完成。
7.如申请专利范围第1项所述之方法，其中该第一与该第二介电层系由一低介电常数材料所构成。
8.如申请专利范围第7项所述之方法，其中该低介电常数材料系选自包含丝、掺氟氧化物与二氧化硅所组成的一群组。
9.如申请专利范围第1项所述之方法，其中用以填充与电镀的该金属系由一铜所组成。
10.如申请专利范围第1项所述之方法，其中该填充的步骤系包含(1)沉积一线性层进入该信道与该开口；以及(2)沉积一金属至该线性层上。
11.如申请专利范围第10项所述之方法，其中该线性层系包含一钽(tantelum)。
12.如申请专利范围第10项所述之方法，其中该线性层系包含一氮化钨。
13.如申请专利范围第1项所述之方法，其中该电镀金属的厚度为大约7500至大约8500埃。
14.如申请专利范围第1项所述之方法，其中蚀刻该信道与该开口进入该第二介电层系包含(1)于该第二介电层中蚀刻一第一线至一深度，该深度系小于该第一金属层的该顶部表面的一深度；以及(2)于该第二介电层中蚀刻一第二线至一深度，当同时蚀刻该开口时，该深度系与该第一金属层的该顶部表面共面。
15.如申请专利范围第14项所述之方法，其中蚀刻该第二线的步骤系包含在该第一线相同的位置中蚀刻该第二线，藉以使该第二线有效地延伸该第一线以做为一通孔而使用。
16.如申请专利范围第1项所述之方法，其中该开口的一宽度系大于两倍的该开口的该深度。
17.一半导体结构，系包含一基质；一第一金属层，系形成在该基质中，该第一金属层具有位于该结构的一顶部下方且与该顶部的距离为x的一顶部表面；一第二金属层，系形成在该基质中，该第二金属层由该结构的该顶部往下延伸一距离y，其中该距离y小于该距离x；一通孔，系形成在该基质中以连接该第一金属层与该第二金属层；一对准记号，系形成在该基质中，由该结构的该顶部延伸至少一x深度；以及一非透明堆栈层，系位于该第二金属层、该通孔与该对准记号之上方，该堆栈层符合该对准记号的一形状，藉以使该对准记号看得见而可辨识。
18.如申请专利范围第17项所述之结构，其中该对准记号的一宽度系大于两倍的该对准记号的该深度。
19.如申请专利范围第17项所述之结构，其中该第一金属层、该第二金属层与该通孔系由一铜所组成。
20.如申请专利范围第19项所述之结构，其中一线性层系在该基质与该第一金属层之间以及该第二金属层、该通孔及该对准记号之间。
21.如申请专利范围第20项所述之结构，其中该线层系由选自包含钽、氮化钽、钨、钛与氮化钛所组成的一群组。
全文摘要
一种制造半导体装置的方法，其具有一对准记号，该方法系包含形成一第一介电层，其中具有预先决定尺寸的一沟槽被蚀刻进入该介电层内并且沉积一第一金属层进入该沟槽内；形成一第二介电层在第一介电层之上方且在第一金属层之上方；同时蚀刻多数线与一开口进入第二介电层内，至少一线被用来当作延伸至第一金属层的一通孔；填充该等线与开口，控制该填充步骤以填满该线与未填满开口；进行电镀金属的化学机械研磨；以及沉积一非透明堆栈层在该金属上藉以使该非透明堆栈层符合未填满的开口表面，产生在非透明堆栈层上的对准记号以对准后续的层。
文档编号H01L21/3205GK1541415SQ02804076
公开日2004年10月27日 申请日期2002年1月24日 优先权日2001年1月24日
发明者宁岚, 岚 宁 申请人:因芬尼昂技术股份公司