专利名称：用于电子封装的电磁干扰屏蔽的制作方法
技术领域：
本发明涉及包含有电磁干扰屏蔽(EMI shielding)的电子封装。
背景技术：
在进行电子封装件的生产过程中，尤其是生产下述半导体器件，即包含有叠层或者有机材料或者陶瓷等的芯片载体或者衬底，以及支撑被覆有散热盖或帽结构的一个或多个半导体芯片，其可靠性的工作由于遇到的电磁干扰(electromagnetic interference，EMI)而可能受到不利地影响。这就需要设置EMI屏蔽以便抵消和消除不利的影响。而且，EMI屏蔽也用作辐射屏蔽；它被用来有效地阻挡或阻止EMI能量的输出。非常常见地，这种半导体器件可以包括一个衬底，设置该衬底用于电连接到位于该衬底上的一个或多个半导体芯片。而且，在所述一个或多个芯片上方以导热机械粘接的方式依次地设置有散热结构，例如帽或盖形状的散热器。
在衬底两侧通常设置有电气连通到所述一个或多个芯片的各种电气元件和互连线，如同半导体或电子封装技术中所公知的。为了有效屏蔽在半导体器件工作期间遭遇的任何EMI，已经提出提供在芯片周围延伸并且置于散热盖结构或帽与衬底之间的结构，由于提供了适当的连接或布线，从而产生用于半导体器件或电子封装的EMI屏蔽。在这种连接中，在技术上提出了用于电子封装或半导体器件的各种类型的EMI屏蔽或相似类型的EMI保护结构，拥有保护或屏蔽器件免受电磁干扰(EMI)影响的各种程度的有效性。
美国专利No.5,866,943公开了一种用于形成采用电磁屏蔽的栅阵列器件封装件的系统和方法，其中在其间插入有半导体芯片的衬底和盖或帽结构中间设置了加固件。环绕半导体芯片的加固件包括位于半导体芯片、衬底和散热器或盖之间的各种电气互连线，以便有效地提供必须的EMI屏蔽，以保护在电子封装件的工作期间免受EMI的影响。
美国专利No.5,650,659公开了一种半导体元件封装组件，其包括置于衬底和散热结构之间并且环绕集成电路芯片的EMI屏蔽，以提供形成整体射频/电磁干扰(RF/EMI)屏蔽的电气连接。在一个具体实施例中，如果必要，可以在衬底和形成EMI屏蔽的结构之间插入导电性质的粘接剂，以提供元件的电气接地。
美国专利No.5,761,053也公开了一种法拉第笼，其中位于衬底上并且围绕集成电路元件的盖使得EMI/RFI的能量被分散，以便使其不会对器件的工作造成有害地影响。
类似地，美国专利No.5,317,107公开了一种半导体器件，其包括其间设置有集成电路芯片的一个衬底和一个盖部，并且包括屏蔽结构，以阻挡可能对器件的工作产生不利影响的EMI能量。
美国专利No.6,261,251公开了一种低成本(射频)用途的丝焊封装件，利用复杂的金属引线框结构来提供与破坏性频率的隔离。
美国专利No.5,939,784公开了一种声波器件中所用的丝焊冲模的封装，其拥有EMI屏蔽表面。
美国专利No.5,939,772公开了一种包含有金属板的丝焊封装件，金属板具有环绕结构，其适用于将磁性屏蔽能力赋予封装件。
美国专利No.5,838,093公开了一种铁电元件封装，它将器件与环绕金属杯结合，该环绕金属杯提供了在封装件工作期间的EMI能量屏蔽。
美国专利No.5,536,907公开了一种用于半导体器件的丝焊封装件，它包括并入其中的金属盖和用于EMI屏蔽的结构。
美国专利No.5,254,871提供了一种载带自动键合(TAB)载体，其包括并入或集成的散热器和使其用作EMI屏蔽的金属板结构。
美国专利No.5,227,583公开了一种具有金属化的陶瓷盖的丝焊封装件，该陶瓷盖作为保护免受由EMI产生的能量影响的信号屏蔽部件。
而且，Schelhorn美国专利No.4,967,315、Kling美国专利No.4,323,155、Hayashi美国专利No.5,898,344、Strobel等人的美国专利No.5,635,754、Marrs美国专利No.5,485,037、Bethurum美国专利No.5,477,421、Moulton等人的美国专利No.5,371,408、Knecht等人的美国专利No.5,313,371、和Mahulikar等人的美国专利No.5,043,534均一定程度上描述了具有包含EMI屏蔽设置的电子封装或半导体器件的形式的各种类型的结构，以便抑制EMI对各种器件或电子封装件的性能的影响。
发明内容
有利地，本发明提供接地盖的结构或者特别适用于极端高速电子开关用途的电子封装，例如用于超BGAS’，并且其要求EMI屏蔽的高度有效类型。
根据一个方案，本发明提供一种包含有对抗电磁干扰(EMI)的辐射的屏蔽结构的电子封装件，其包括具有相对的第一和第二表面的电路化衬底，所述第一表面具有第一部分和第二部分；一导电接地带，其掩埋在所述衬底中并且在所述第一表面的所述第二部分和所述第二表面之间延伸；一半导体芯片，设置在所述第一表面的所述第一部分上；多个导电电路部件，位于所述衬底的所述第一表面的所述第一部分上并且均与所述半导体芯片电连接；以及一包括导电材料的盖部件，其设置在与面对所述衬底的表面远离的所述半导体芯片的表面上，因此所述接地带与设置在所述衬底的第二表面上的至少一个导电部件电连接，所述盖部件和至少一个所述导电电路部件位于所述衬底的第一表面的所述第一部分上，以便将电磁屏蔽给予所述电子封装件。
优选地，一个导电加固件位于所述衬底的第一表面上的所述第二部分上，所述加固件与位于所述衬底的所述第一表面上的所述第一部分上的至少一个所述导电电路部件电连接，并且通过所述导电接地带与位于所述衬底的第二表面上的至少一个导电部件电连接。加固件与所述盖部件电连接并且位于衬底的周边附近，以便关于半导体芯片径向延伸。适当地，加固件由金属复合材料组成，该金属复合材料选自包括下列材料的组铜、铝、锡、铬、碳化硅、碳、金刚石、钛、不锈钢、镍、具有导电涂层的陶瓷、材料的合金以及材料的复合物。
在优选实施例中，衬底由介电有机材料组成，并且接地带被掩埋在靠近衬底周边的衬底中。导电粘接剂被设置在加固件和接地带之间以及加固件和盖部件之间，以便形成这些部件之间的电连接。
盖部件(或导热帽)优选从包括下列材料的组中选择铜、铝、锡、铬、碳化硅、碳、金刚石、钛、不锈钢、镍、具有导电涂层的陶瓷、材料的合金以及材料的复合物。优选地，在半导体芯片和盖部件之间设置柔顺、导热粘接剂。
优选地，位于衬底的第一表面上的第一部分上的导电电路部件是焊料球，位于衬底的第二表面上的导电部件是球栅阵列(BGA)。
在替代实施例中，衬底包括刚性介电陶瓷材料。接地带通过置于衬底的第一表面上的第二部分和盖部件之间的导电衬垫与盖部件电连接。优选地，盖部件具有延伸到所述衬底的第一表面处的接地带附近的环形凸缘，所述接地带通过置于所述衬底的第一表面上的第二区域部分(second aerial portion)和位于所述盖部件的所述环形附属凸缘上的面对端表面之间的导电粘接材料与所述盖部件电连接。
根据第二方案，本发明提供一种包含有对抗出射和入射电磁干扰(EMI)的影响的屏蔽结构的电子封装件，其包括具有相对的第一和第二表面的电路化衬底，所述第一表面具有第一部分和第二部分；一导电接地带，其被掩埋在靠近其周边的所述衬底中并且在所述第一表面的所述第二部分和所述第二表面之间延伸；一半导体芯片，设置在所述第一表面的所述第一部分上；多个导电电路部件，位于所述衬底的所述第一表面的所述第一部分上并且均与所述半导体芯片电连接；以及一包括导电材料的盖部件，其设置在与面对所述衬底的表面远离的所述半导体芯片的表面上，因此所述接地带与设置在所述衬底的第二表面上的至少一个导电部件电连接，所述盖部件和至少一个所述导电电路部件位于所述衬底的第一表面的所述第一部分上，以便将电磁屏蔽给予所述电子封装件；所述导电加固件位于所述衬底的第一表面上的所述第二部分上并靠近所述衬底的周边，所述加固件与所述盖部件电连接并且与位于所述衬底的第一表面上的所述第一部分上的至少一个所述导电电路部件电连接，以及通过所述导电接地带与位于所述衬底的第二表面上的至少一个导电部件电连接。
根据第三方案，本发明提供一种包含有对抗出射和入射电磁干扰(EMI)的影响的屏蔽结构的电子封装件，包括具有相对的第一和第二表面的电路化陶瓷衬底，所述第一表面具有第一部分和第二部分；一导电接地带，其被掩埋在靠近其周边的所述衬底中并且在所述第一表面的所述第二部分和所述第二表面之间延伸；一半导体芯片，设置在所述第一表面的所述第一部分上；多个导电电路部件，位于所述衬底的所述第一表面的所述第一部分上并且均与所述半导体芯片电连接；以及一包括导电材料的盖部件，其设置在与面对所述衬底的表面远离的所述半导体芯片的表面上，因此所述接地带与设置在所述衬底的第二表面上的至少一个导电部件电连接，所述盖部件和至少一个所述导电电路部件位于所述衬底的第一表面的所述第一部分上，以便将电磁屏蔽赋予所述电子封装件；所述导电加固件位于所述衬底的第一表面上的所述第二部分上并靠近所述衬底的周边，所述加固件与所述盖部件电连接并且与位于所述衬底的第一表面上的所述第一部分上的至少一个所述导电电路部件电连接，以及通过所述导电接地带与位于所述衬底的第二表面上的至少一个导电部件电连接。
根据第四方案，本发明提供一种制备包含有对抗电磁干扰(EMI)的射出和射入的屏蔽结构的电子封装件的方法，包括提供具有相对的第一和第二表面的电路化衬底，所述第一表面具有第一部分和第二部分；一导电接地带，其被掩埋在所述衬底中并且在所述第一表面的所述第二部分和所述第二表面之间延伸；将一半导体芯片设置在所述第一表面的所述第一部分上；定位多个导电电路部件，使其位于所述衬底的所述第一表面的所述第一部分上并且均与所述半导体芯片电连接；以及设置一包括导电材料的盖部件，其被设置在与面对所述衬底的表面远离的所述半导体芯片的表面上，因此所述接地带与设置在所述衬底的第二表面上的至少一个导电部件电连接，所述盖部件和至少一个所述导电电路部件位于所述衬底的第一表面的所述第一部分上，以便将电磁屏蔽赋予所述电子封装件。
在一个实施例中，提供一种包括有机衬底或芯片载体的半导体器件，其中导电和导热结构的盖被粘接到置于衬底的周边区域和盖之间的加固件上，并且其中集成电路或者半导体芯片被定位在盖和有机衬底之间同时环绕加固件，并且包括位于芯片和具有柔顺、导热性质的衬底之间的粘接剂，以便促进部件之间的良好热机械连接的优良可靠性。掩埋在有机载体中的是导电接地带，以便围绕载体的周边部分延伸并且位于衬底的顶部和底部表面之间。加固件可以通过非导电粘接材料粘接到衬底上，以便覆盖位于芯片载体或衬底上的、围绕集成电路芯片延伸的有源电路化区域，并且具有在接地带上方延伸的导电粘接材料，接地带被掩埋在衬底中。
在另一实施例中，芯片载体或衬底可以包括安装有球栅阵列(BGA)的刚性陶瓷元件，该元件通过中间的焊料球与芯片互连，该焊料球可以掩埋在底胶(underfill)中。一导电和导热盖，例如散热帽结构被叠置在芯片上，并且通过适当的介电粘接剂连接。导电接地带被形成为靠近陶瓷衬底的周边以便被掩埋在其中，并且具有导电性质的EMI衬垫将接地带和散热盖或帽结构互相连接。接地带部件形成与球栅阵列的接地连接，以产生用于整个设置的EMI屏蔽。
在又一实施例中，盖或帽结构可以具有附属的环形凸缘部分，其通过EMI粘接剂与位于陶瓷衬底的周边区域中的、形成接地带的掩埋布线电气连通，然而在前述实施例中，不使用粘接剂，而是采用了EMI衬垫。
在上述两个实施例中采用的衬底例如陶瓷芯片载体的刚性或者内在坚硬本质消除了对于设置加固件结构的需要，而在第一实施例中需要设置加固件结构以便连接到硬度不佳的有机衬底或者叠层芯片载体。
因此，本发明的一个优点是提供一种包含有EMI屏蔽的新型电子封装结构，其包括定位在有机性质的衬底和导电盖或散热帽中间的加固件，在衬底和导电盖或散热帽之间设置有被加固件环绕的集成电路芯片，其中所述衬底被设置有用于产生EMI屏蔽的接地接头，在有机衬底的周边区域中掩埋有接地带。
本发明的另一优点在于提供了被描述为包括对抗射入或输入EMI能量的EMI屏障的类型的电子封装。本发明的又一优点在于提供了这里被描述为包括用于射出或辐射EMI能量的EMI屏蔽的类型的电子封装。
在一个实施例中，提供一种将EMI屏蔽赋予下述类型的半导体封装件的结构，其中一个EMI衬垫被插入在陶瓷衬底和金属盖或散热帽结构之间，并提供与金属盖或散热帽结构的电气连接以及与衬底上的球栅阵列的电气连接，所述陶瓷衬底具有被掩埋在其周边附近的带状接地布线。
在另一实施例中，提供一种电子封装件或半导体结构，其包括置于散热盖或帽上的环形附属凸缘和掩埋在陶瓷衬底中的、且连接至球栅阵列的导电布线之间的EMI粘接剂，以便形成与金属盖的接地连接，以便产生用于该结构的EMI屏蔽。
下面参考其优选实施例，仅通过示例的方式描述本发明，在附图中示出了优选实施例，在附图中图1总体示意性地示出了半导体封装的局部剖面表示的第一实施例，包括一有机衬底和一用于形成接地EMI屏蔽的加固件结构；图2示出了具有陶瓷衬底的封装件的第二实施例，其包括通过EMI衬垫与盖电连通的掩埋接地带，以在半导体封装件中形成EMI屏蔽；以及图3示出了半导体封装的第三实施例，其类似于第二实施例，但是利用了插入在电气接地线和导电帽或盖之间的EMI粘接剂，而不是衬垫，电气接地线在陶瓷衬底内部环绕地延伸。
具体实施例方式
图1示意性地示出了半导体封装件10，它包括一个有机衬底12(其可由叠层构成)和一个集成电路芯片14。在芯片14和衬底12之间插入的是适当的焊料球16，如技术上所公知的，其可以被包封在底胶材料(underfillmaterial)17中。
设置在芯片14上方的、与面对衬底12的一侧相对的、以及从芯片14向外径向延伸的是导电材料的盖或散热帽结构18，例如，但不局限于铜、铝、锡、铬、硅、碳化物、碳、金刚石、具有导电涂层的陶瓷、合金和其复合材料等，如本技术中所公知的，其通过导热柔顺性粘接剂20粘接到芯片上，以便促进它们互连的良好热机械可靠性，粘接剂的成分基本上是不导电或低导电率性质的，例如是导热和导电性质的银填充粘接剂。
被定位为沿着介于盖或帽结构18的下表面和有机衬底12的上表面中间的周边区域22延伸的是加固件24，其在它的平面内可以大致上呈盒状的结构，具有中心开口26，它与芯片14的周边界成间隔的关系延伸。加固件24可以由适当的导电材料组成，与由前述列出的材料组成的盖或散热帽18相类似。盖或帽结构18通过插入导电粘接剂28而固定到加固件24上，然而大不相同的，芯片和盖之间的粘接剂通常是柔顺导热性和非导电性粘接剂。替代地，粘接剂28可以是非导电性的，但是设置有内部导电元素以形成加固件24、盖18和衬底12之间的电通路。
有机衬底12的相对侧可以包括与焊料球16的电连接，例如作为示范性的，例如至阵列BGA30的电路路径，仅仅是示范性的，并且其形成与芯片14的电气互连，如本技术中所公知的。
在沿有机衬底12的周边的区域中掩埋的是环形电气接地带32，它在有机衬底的上表面和位于相对表面上的接头30之间延伸。如前所述，将加固件24粘接到盖或帽18上的是导电粘接材料，而在面对衬底的加固件的相对侧，是非导电粘接剂34，例如pyrolux，其覆盖衬底上的有源电路化区，以及是另外的导电粘接材料36，它在位于有机衬底12的上表面上的接地带32上方延伸，以便形成与加固件24的电气连接，然而位于衬底的下表面处的接地带与球栅阵列30电接触。衬底上表面上的内部电气电路具有用接地带32和位于模块周边的一个或多个焊料球16形成的接头38，从而由此产生用于整个半导体封装件10的电磁干扰(EMI)屏蔽，屏蔽EMI能量的输出，也形成输入或入射EMI能量的障碍。
尽管本质上提供用于各种类型的器件的EMI屏蔽的基本概念在技术上是公知的，而在与加固件24连接的有机衬底12的内部掩埋接地带32是具体和有利的设置，在本实施例中产生出优异和独特的EMI屏蔽。这对于目前本技术领域中预期的半导体器件的非常高速开关用途是特别有效的。
现在参考附图中的图2的实施例，在这个例子中，取消了图1的实施例中采用的加固件，因为衬底40包括刚性陶瓷材料，因此不需要使用加固件；硬度固有地由陶瓷材料的性质提供。
与前述实施例类似，集成电路芯片42被设置在陶瓷衬底40的上表面上，在其间插入了焊料球44，焊料球44被嵌入在底胶材料46中。盖或散热帽结构48从集成电路芯片42的周边界向外径向延伸，其由导电材料构成，如前所述，盖或帽结构与接地带50电气连接，接地带50由嵌入到衬底40的周边区域内的布线构成并且在其相对表面之间延伸。提供导电路径的EMI衬垫52被置于盖48和接地带50的上布线端之间，其末尾掩埋在衬底内并且沿着后者的周边设置，因此衬垫52可以粘接到盖或者接地带上。接地带50的下端与球栅阵列56电气接地连接，球栅阵列56位于远离芯片的衬底表面上，与芯片的另外电连接可以通过一个或多个焊料球和在盖和位于衬底40的上表面处的接地带布线端之间延伸的粘接剂提供。
参考附图中的图3的实施例，其基本上类似于图2的实施例，在本例中，导电帽或盖结构48配置有附属周边凸缘60，周边凸缘60具有与陶瓷衬底40的上表面非常靠近的下端表面62。因此，在盖的下表面和周边掩埋接地带50的上布线端之间延伸的图2的粘接材料的衬垫52的场所中，采用了也与至少一个焊料球44和芯片上的集成电路连通的导电EMI粘接剂64，以便形成EMI屏蔽结构，它类似于图1和2的实施例中的EMI屏蔽结构。
有利地，掩埋在各个实施例的衬底12、40的周边区域中的接地带提供围绕整个封装件或半导体结构的高效EMI屏蔽或屏障，从而减少或者甚至彻底消除在模块工作期间遇到的任何输出的EMI辐射和输入的EMI能量。
权利要求
1.一种包含有对抗电磁干扰(EMI)的辐射的屏蔽结构的电子封装件，包括一具有相对的第一和第二表面的电路化衬底，所述第一表面具有第一部分和第二部分；一导电接地带，其被掩埋在所述衬底中并且在所述第一表面的所述第二部分和所述第二表面之间延伸；一半导体芯片，设置在所述第一表面的所述第一部分上；多个导电电路部件，位于所述衬底的所述第一表面的所述第一部分上并且均与所述半导体芯片电连接；以及一包括导电材料的盖部件，其被设置在与面对所述衬底的表面远离的所述半导体芯片的表面上，因此所述接地带与设置在所述衬底的第二表面上的至少一个导电部件电连接，所述盖部件和至少一个所述导电电路部件位于所述衬底的第一表面的所述第一部分上，以便将电磁屏蔽赋予所述电子封装件。
2.如权利要求1所述的电子封装件，其中一导电加固件被定位在所述衬底的第一表面上的所述第二部分上，所述加固件与位于所述衬底的所述第一表面上的所述第一部分上的至少一个所述导电电路部件电连接，并且通过所述导电接地带与位于所述衬底的第二表面上的至少一个导电部件电连接。
3.如权利要求2所述的电子封装件，其中所述加固件与所述盖部件电连接。
4.如权利要求2或权利要求3所述的电子封装件，其中所述衬底由介电有机材料组成。
5.如前述任一权利要求所述的电子封装件，其中所述接地带被掩埋在靠近所述衬底的周边的所述衬底中。
6.如权利要求2至5中任一权利要求所述的电子封装件，其中一导电粘接剂被设置在所述加固件和所述接地带之间以及所述加固件和所述盖部件之间。
7.如权利要求2至6中任一权利要求所述的电子封装件，其中所述加固件位于所述衬底的周边附近，以便关于所述半导体芯片径向延伸。
8.如前述任一权利要求所述的电子封装件，其中一柔顺性、导热性粘接剂被设置在所述半导体芯片和所述盖部件之间。
9.如权利要求1所述的电子封装件，其中所述衬底包括刚性介电陶瓷材料，所述接地带通过置于所述衬底的第一表面上的第二部分和所述盖部件之间的导电衬垫与所述盖部件电连接。
10.如权利要求1所述的电子封装件，其中所述衬底包括刚性介电陶瓷材料，所述盖部件具有延伸到所述衬底的第一表面处的接地带附近的环形凸缘，所述接地带通过置于所述衬底的第一表面上的第二空间部分(secondaerial portion)和位于所述盖部件的所述环形附属凸缘上的面对端表面之间的导电粘接材料与所述盖部件电连接。
11.一种提供包含有对抗电磁干扰(EMI)的辐射和射入的屏蔽结构的电子封装件的方法，包括提供具有相对的第一和第二表面的电路化衬底，所述第一表面具有第一部分和第二部分；一导电接地带被掩埋在所述衬底中并且在所述第一表面的所述第二部分和所述第二表面之间延伸；将一半导体芯片设置在所述第一表面的所述第一部分上；定位多个导电电路部件，使其位于所述衬底的所述第一表面的所述第一部分上并且均与所述半导体芯片电连接；以及将一包括导电材料的盖部件设置在与面对所述衬底的表面远离的所述半导体芯片的表面上，因此所述接地带与设置在所述衬底的第二表面上的至少一个导电部件电连接，所述盖部件和至少一个所述导电电路部件位于所述衬底的第一表面的所述第一部分上，以便将电磁屏蔽赋予所述电子封装件。
全文摘要
包含有EMI屏蔽的电子封装件，尤其是包含其中掩埋有接地带的半导体芯片载体结构的半导体器件，其适于降低用于高速开关电子封装的出射和入射EMI辐射。
文档编号H01L23/29GK1539167SQ02815229
公开日2004年10月20日 申请日期2002年7月26日 优先权日2001年8月1日
发明者戴维·J·阿尔科, 戴维 J 阿尔科, T 科芬, 杰弗里·T·科芬, A 盖尼斯, 迈克尔·A·盖尼斯, C 哈梅尔, 哈维·C·哈梅尔, 英特兰特, 马里奥·英特兰特, L 彼得森, 布伦达·L·彼得森, 梅根·香浓, 香浓, E 萨布林斯基, 威廉·E·萨布林斯基, 克里斯托弗·T·斯普林, 托弗 T 斯普林, J 斯塔茨曼, 兰德尔·J·斯塔茨曼, 雷内·韦斯曼, 韦斯曼, A 齐茨, 杰弗里·A·齐茨 申请人:国际商业机器公司