专利名称：共态扼流圈阵列的制作方法
技术领域：
本发明涉及共态扼流圈阵列，具体地说，涉及具有在芯片素域中配置了两个在平面上观察时为彼此相邻的、包含有盘绕的线圈的共态扼流圈元件的结构的2元件型的共态扼流圈阵列。
图11是其说明图，该共态扼流圈(层叠型共态扼流圈)50是在交替层叠了绝缘体和线圈导体之后，通过一体烧成而制作的，通过电连接各线圈导体而形成线圈40和41、线圈42和43分别成一对的关系，构成了两个共态扼流圈。而且，在层叠体50a的给定位置上配置有与各线圈40、41、42、43的两端部导通的外部电极31a、31b、32a、32b、33a、33b、34a、34b。
但是，当象该层叠型共态扼流圈50那样，在平面地相邻配置了两个线圈时(即线圈40和42相邻，线圈41和43相邻)，如果要密集地配置各线圈，就存在着在相邻的线圈(构成线圈的内部导体)之间产生的串扰变大这一问题。
为此，在上述的层叠型共态扼流圈50中，为了不受来自相邻线圈的影响，远离另一对线圈42、43来配置一对线圈40、41。
因此，在层叠型共态扼流圈50中，就存在着必须隔开一段距离来配置各线圈，从而无法实现充分小型化这一问题，如果密集地配置各线圈，就会导致相邻线圈间的串扰变大的结果。
鉴于以上所述问题的存在，其本发明目的在于提供在芯片素域中配置了在平面上观察时为彼此相邻的两个共态扼流圈元件的2元件型的共态扼流圈阵列中，即使是在密集地配置了两个共态扼流圈元件的情况下，也能抑制线圈间的串扰、实现小型化的共态扼流圈阵列。
为了实现以上所述目的，本发明1的共态扼流圈阵列，是在芯片素域中配置了两个在平面上观察时为彼此相邻的、包含有盘绕的线圈的共态扼流圈元件的2元件型的共态扼流圈阵列，其特征在于所述盘绕的线圈构成为使相邻一侧的匝数比不相邻一侧的匝数少。
在平面上观察彼此相邻地配置在芯片素域中的两个线圈中，通过分别使彼此相邻一侧的匝数比不相邻一侧的匝数少，能减少从一方的线圈对另一方的线圈产生影响的磁通量，能抑制相邻线圈间的串扰。
另外，本发明2的共态扼流圈阵列其特征在于所述盘绕的线圈具有盘绕在大致同轴上的2个以上的螺旋形状部分。
当盘绕的线圈具有盘绕在大致同轴上的2个以上的螺旋形状部分时，容易发生相邻的线圈间的串扰，通过应用本发明，能减少从一方的线圈对另一方的线圈产生影响的磁通量，能抑制相邻的线圈间的串扰。
另外，本发明3的共态扼流圈阵列其特征在于所述相邻的线圈的盘绕方向彼此反向。
通过使相邻的线圈的盘绕方向彼此反向，能使相邻的线圈左右对称，能减小彼此的电感差。另外，能容易地使各线圈的彼此相邻一侧的匝数比不相邻一侧的匝数少，能使本发明更具实效。
另外，本发明4的共态扼流圈阵列其特征在于所述相邻的线圈各自的始端和终端的两端部在沿着所述芯片素域的彼此相邻的线圈的边界线的方向的彼此相反一侧的端部引出。
当相邻的线圈各自的始端和终端的两端部在沿着所述芯片素域的彼此相邻的线圈的边界线的方向的彼此相反一侧的端部引出时，能容易地以相邻一侧的匝数比不相邻一侧的匝数少的形态配置彼此相邻的线圈。
另外，本发明5的共态扼流圈阵列其特征在于所述芯片素域是通过层叠绝缘层和线圈结构而形成的层叠体，所述线圈具有由隔着绝缘层配置的，并且通过转接孔并联连接的第一线圈结构和第二线圈结构构成的2层结构，并且所述第一和第二线圈结构中，除了引出部分的主要部分隔着绝缘层彼此重叠。
线圈采用有第一线圈结构和第二线圈结构构成的2层结构，并且2层的线圈结构的主要部分几乎为相同的形状，当其结构为隔着绝缘层彼此重叠时，能使2层结构的线圈结构可靠地结合，不会导致电感下降，能减小导体电阻。
另外，本发明6的共态扼流圈阵列其特征在于在所述线圈的内周一侧的区域以及除了所述相邻的线圈的边界部的所述线圈的外周一侧区域，沿着线圈的轴向配置了磁路形成用的磁性体。
通过在线圈的内周一侧的区域以及除了相邻的线圈的边界部的线圈的外周一侧区域，沿着线圈的轴向配置磁路形成用的磁性体，能可靠地形成通过配置了磁性体的线圈的近中央部，到达线圈的外周一侧，再回到线圈的内周一侧的闭合磁路。因此，与以往的共态扼流圈相比，能提高线圈间的结合度，减少磁通量向相邻的线圈一侧的泄漏，能降低串扰。另外，能把差模的阻抗抑制在很低，能减少对传输来的信号波形的影响。
另外，本发明7的共态扼流圈阵列其特征在于所述芯片素域的上表面一侧和下表面一侧配置了磁性体衬底。
通过在芯片素域的上表面一侧和下表面一侧配置磁性体衬底，能使产生的磁通量封闭在芯片素域和磁性体衬底内，增强了构成一个共态扼流圈的线圈中产生的公共磁通量，能取得大的电感。另外，因为线圈间的结合度提高，所以减少了磁通量向相邻的线圈一侧的泄漏，能进一步降低串扰，能把差模的阻抗抑制在很低。
另外，本发明8的共态扼流圈阵列，是在芯片素域中配置了两个在平面上观察时为彼此相邻的、包含有盘绕的线圈的共态扼流圈元件的2元件型的共态扼流圈阵列，其特征在于所述线圈内周一侧的区域以及除了所述相邻的线圈的边界部的所述线圈的外周一侧区域，沿着线圈的轴向配置了磁路形成用的磁性体；并且，在所述芯片素域的上表面一侧和下表面一侧配置有磁性体衬底。
当象本发明8的共态扼流圈阵列那样，在线圈内周一侧的区域以及除了相邻的线圈的边界部之外的线圈的外周一侧区域，沿着线圈的轴向配置磁路形成用的磁性体，并且在芯片素域的上表面一侧和下表面一侧配置磁性体衬底时，即使不象本发明1～7的共态扼流圈阵列那样，具有“在构成2个共态扼流圈的彼此相邻的线圈中，使相邻一侧的匝数比不相邻一侧的匝数少”的结构，也能增强在构成一个共态扼流圈的多个线圈中产生的公共磁通量，能提高线圈间的结合度。因此，减少了磁通量向相邻线圈一侧的泄漏，从而能减少串扰。
图1是表示本发明的一个实施例(实施例1)的共态扼流圈阵列的主要部分结构的剖视图。
图2是表示本发明实施例1的共态扼流圈阵列的立体图。
图3是表示本发明实施例1的共态扼流圈阵列的线圈结构的俯视图。
图4是表示本发明实施例1的共态扼流圈阵列的主要部分结构的分解图。
图5是表示提供给串扰值测定的本发明的共态扼流圈阵列的线圈结构的俯视图。
图6是表示提供给串扰值测定的比较例的共态扼流圈阵列的线圈结构的俯视图。
图7是表示本发明的其他实施例(实施例2)的共态扼流圈阵列的主要部分结构的剖视图。
图8是表示本发明的其他实施例2的共态扼流圈阵列的主要部分结构的分解图。
图9是表示本发明的其他实施例(实施例3)的共态扼流圈阵列的主要部分结构的剖视图。
图10是表示本发明的其他实施例3的共态扼流圈阵列的主要部分结构的俯视图。
图11是表示以往的层叠型共态扼流圈的立体图。
下面简要说明附图符号。
1a-第一磁性体衬底；1b-第二磁性体衬底；2a1、2a2、2b1、2b2、3a1、3a2、3b1、3b2-线圈结构；3-引出电极；4-端子电极(外部电极)；5-孔(磁路孔)；6-磁性体；10-层叠体(芯片素域)；11-绝缘层；12a、12b、13a、13b-线圈；12a1、12a2、12b1、12b2、13a1、13a2、13b1、13b2-线圈的两端部(始端和终端)；14a、14b-共态扼流圈元件；15-接合结构体(部件主体)；16-转接孔；17、30-粘合层；20-磁性层；A-一对线圈的相邻一侧；B-一对线圈的不相邻一侧；L-边界线；M-闭合磁路。
图1是表示本发明的一个实施例(实施例1)的共态扼流圈阵列的主要部分结构的剖视图，图2是立体图，图3是表示线圈结构的俯视图，图4是表示该实施例1的共态扼流圈阵列的主要部分结构的分解图。
如图1～图4所示，该共态扼流圈阵列具有以下结构在把具有盘绕在近似同轴上，并且隔着绝缘层11(图4)在轴向分离配置的两个螺旋形状的线圈12a、13a的第一共态扼流圈元件14a(图1)和同样具有盘绕在近似同轴上，并且隔着绝缘层11(图4)在轴向分离配置的两个螺旋形状的线圈12b、13b的第二共态扼流圈元件14b(图1)配置为在平面上观察彼此相邻的层叠体芯片素域10的上下两面配置了第一磁性体衬底1a和第二磁性体衬底1b。
另外，为了在层叠体10的各线圈12a、12b、13a、13b的内周一侧区域和各线圈12a、12b、13a、13b的外周一侧区域(离开相邻的线圈的边界部的层叠体10的两端的区域)，形成了闭合磁路M(图1)，沿着各线圈12a、12b、13a、13b的轴向配置了填充了磁性体的磁路孔5。
另外，该共态扼流圈阵列具有配置在采用了上述的结构的接合结构体(零件主体)15的彼此相对的端面上的与线圈12a、12b、13a、13b的始端和终端的两端部(内周一侧端部和外周一侧端部)12a1、12a2、12b1、12b2、13a1、13a2、13b1、13b2导通的8个引出电极3(图4)；与各引出电极3导通的8个端子电极(外部电极)4(图2)。
而且，在该共态扼流圈阵列中，在线圈12a、12b和线圈13a、13b中，彼此相邻一侧(图3中，用A表示的一侧)的匝数比不相邻一侧(图3中，用B表示的一侧)的匝数少，在线圈12a、12b和线圈13a、13b中，在相邻一侧，匝数为2，不相邻一侧，匝数为3。
须指出的是，在该共态扼流圈阵列中，为了能使构成彼此相邻的线圈的导体的相邻一侧的匝数比不相邻一侧的匝数少，如图1、3、4所示，构成相邻的另各共态扼流圈元件14a、14b的线圈12a、12b、13a、13b中，彼此相邻的线圈12a、12b的盘绕方向以及相邻的线圈13a、13b的盘绕方向彼此反向，如图3所示，配置了线圈12a、12b和13a、13b，使它们对于把平面形状为长方形的层叠体10的长边2等分的中心线(相连的线圈12a、12b以及13a、13b的边界线)L左右对称。据此，配置了一个线圈的区域的形状为近正方形，能高效地配置螺旋状的线圈。
另外，各线圈12a、12b、13a、13b的内周一侧端部12a1、12b1、13a1、13b1在层叠体10的端部引出，并且，各线圈12a、12b、13a、13b的始端和终端的两端部12a1、12a2、12b1、12b2、13a1、13a2、13b1、13b2在沿着层叠体10的彼此相连的线圈12a、12b以及13a、13b的边界线L(图3)的方向的彼此相反一侧的端部引出。
在所述实施例1的共态扼流圈阵列中，第一磁性体衬底1a和第二磁性体衬底1b实现夹持在内部配置了两个线圈12、13的层叠体10的功能，在实施例1中，作为第一和第二磁性体衬底1a、1b，使用了高频特性好的铁氧体衬底。另外，作为磁性体衬底1a、1b，为了通过光刻法在其上形成绝缘层11、线圈(线圈结构)12a、12b、13a、13b时，没有障碍，希望使用研磨为表面粗糙度Ra在0.5μm以下的材料。
另外，作为填充了磁路孔5的磁性体6，使用配合了铁氧体微粉60～70vol％和聚酰亚胺树脂30～40vol％的磁性材料。通过使用配合了聚酰亚胺树脂和铁氧体微粉的材料作为磁性材料，能形成耐热性优异，并且与构成层叠体10的绝缘层11的紧贴性良好的磁性体6。须指出的是，作为添加的铁氧体微粉，为了对层叠体10不造成损伤，希望使用尽可能微细的铁氧体微粉，最好使用最大粒径在3μm以下的材料。须指出的是，作为构成磁性材料的树脂材料，并不局限于聚酰亚胺树脂，也能使用其它各种树脂材料，还能使用玻璃等。
另外，作为线圈12a、12b、13a、13b和引出电极3的构成材料(电极材料)，最好使用导电性好的Ag、Pd、Cu、Al等金属或它们的合金。须指出的是，在该实施例1中，使用Ag电极。
另外，作为绝缘层11，能使用聚酰亚胺树脂、环氧树脂、苯环丁烷树脂等各种树脂材料或SiO2等的玻璃、介质、与磁性层相比低导磁率的磁性体、玻璃陶瓷等。另外，当使用光刻法时，作为各材料，使用附加了感光功能的材料。另外，作为绝缘层11的构成材料，根据其目的，可以使用组合了多种材料的材料，须指出的是，在该实施例1中，作为构成绝缘层11的绝缘材料，使用了感光性聚酰亚胺树脂。
须指出的是，最好考虑加工性、紧贴性等来选择构成线圈结构等的电极材料和构成绝缘层的绝缘材料的组合。
在采用了如上所述那样构成的实施例1的共态扼流圈阵列中，在构成相邻的两个共态扼流圈元件14a、14b的各线圈12a、12b、13a、13b中，因为相邻一侧的匝数(匝数＝2)比不相邻一侧的匝数(匝数＝3)少，所以能减少从一方的线圈12a、13a向另一方的线圈12b、13b交链的磁通，能抑制相邻的线圈12a、12b之间以及13a、13b之间的串扰。
另外，在各线圈12a、12b、13a、13b的内周一侧区域和外周一侧区域，沿着各线圈12a、12b、13a、13b的轴向配置了填充了磁性体6的磁路孔5，所以例如如图1所示，能可靠地形成通过填充了磁性体6的磁路孔被配置的线圈12a(12b)的近中央部，到达线圈12a(12b)的外周一侧，再回到线圈12a(12b)的内周一侧的闭合磁路M。因此，与以往的共态扼流圈阵列相比，增强了构成一个共态扼流圈的一对线圈中产生的公共磁通量，能提高线圈间的结合度，能减少磁通量向相邻线圈一侧的泄漏，能降低串扰。另外，能把差模的阻抗抑制在很低，能减少对传输的信号波形的影响。
下面，说明本实施例1的共态扼流圈阵列的制造方法。
下面，说明制造具有两个共态扼流圈元件的一个共态扼流圈阵列的情况，但是，通常应用了在母板上形成了多个元件后，通过在给定的位置切断，分割为各零件(共态扼流圈阵列)，同时制造多个共态扼流圈阵列的方法。
(1)首先，在第一磁性体衬底1a上，层叠绝缘层11、内部电极(即，线圈12a、12b、13a、13b和构成引出电极3的电极结构)，形成在内部彼此相邻配置了具有盘绕在近似同轴上，并且隔着绝缘层11(图4)在轴向分离配置的两个螺旋形状的线圈12a、13a的第一共态扼流圈元件14a(图1)和同样具有盘绕在近似同轴上，并且隔着绝缘层11(图4)在轴向分离配置的两个螺旋形状的线圈12b、13b的第二共态扼流圈元件14b的层叠体10。
须指出的是，预先通过光刻法，在各绝缘层11中形成用于形成从第一磁性体衬底1a到以后的步骤中层叠的第二磁性体衬底1b的磁路的磁路孔5。
另外，在给定的绝缘层11中，预先形成用于连接线圈12a、12b、13a、13b的内周一侧端部12a1、12b1、13a1、13b1和引出电极3的转接孔16(图4)。须指出的是，在本实施例1中，从图4的下方开始，在第二层和第四层的绝缘层11中形成了转接孔16。
据此，形成了线圈12a、12b、13a、13b的内周一侧端部12a1、12b1、13a1、13b1通过转接孔16连接了引出电极3，并且外周一侧端部12a2、12b2、13a2、13b2在同一平面上连接了引出电极3，在彼此相对的端面上引出的层叠体10。
(2)接着，在层叠体10的上表面上，通过印刷工艺涂敷磁性体(在聚酰亚胺树脂中添加铁氧体微粉而形成的比导磁率2～7的材料)6，在配置在层叠体10中的磁路孔5中填充磁性体6。
(3)然后，在层叠体10的上表面上接合第二磁性体衬底1b。据此，形成了具有由第一和第二磁性体衬底1a、1b夹持层叠体10的结构的接合结构体(零件主体)15。另外，在层叠体10和第二磁性体衬底1b之间形成了非磁性的粘合层17。须指出的是，作为粘合层17，能使用各种粘合剂，例如能使用热可塑性的聚酰亚胺树脂。
须指出的是，当从母板分割多个元件即所谓的取得多个元件的制造方法时，在该时刻，通过切片的方法，在给定的位置切断接合结构体，分割为各元件。
(4)接着，在元件的端面形成与从线圈12、13引出的引出电极3导通的端子电极(外部电极)4(图2)。据此，取得了图1、2所示的共态扼流圈阵列。
使如上所述而形成的彼此相邻的线圈的配置形态不同，测定串扰值，调查了线圈的配置形态对串扰值的影响。
(a)如图5所示，当彼此相邻的线圈12a和12b为彼此相反的盘绕模式，并且相邻一侧的匝数为3，不相邻一侧的匝数为4时(即本发明实施例时)，串扰值为-60dB(在100MHz时)。
(b)另一方面，如图6(a)所示，当彼此相邻的线圈12a和12b为彼此相反的盘绕模式，并且相邻一侧的匝数为4，不相邻一侧的匝数为3时(即不满足本发明的条件的比较例时)，串扰值为-51dB(在100MHz时)，确认为比本发明实施例的特性恶化了。
(c)另外，如图6(b)所示，当彼此相邻的线圈12a和12b为同一方向的盘绕模式，并且在线圈12a中，相邻一侧的匝数为4，在不相邻一侧的匝数为3时，在另一方的线圈12b中，在相邻一侧的匝数为3，在不相邻一侧的匝数为4时(以往例时)，串扰值为-55dB(在100MHz时)，确认为比本发明实施例的特性恶化了。
由这些结果可知，根据本发明，能抑制构成相邻的线圈的导体间的串扰，即使在密集配置了多个元件(线圈)时，也能抑制线圈间的串扰。
须指出的是，在所述实施例1中，在层叠体10的上下两面配置了第一和第二磁性体衬底1a、1b，但是也能采用不具有第二磁性体衬底的结构。
图7是表示本发明的其他实施例(实施例2)的共态扼流圈阵列的主要部分结构的剖视图，另外图8是表示它的主要部分结构的分解图。
须指出的是，在表示实施例2的共态扼流圈阵列的图7和图8中，与图1～图4采用了相同符号的部分表示相同部分或相当的部分。
如图7和图8所示，该共态扼流圈阵列具有以下结构在第一磁性体衬底1a上配置了在内部配置了把具有盘绕在近似同轴上，在轴向分离配置的两个螺旋形状的线圈12a、13a的第一共态扼流圈元件14a和具有盘绕在近似同轴上，并且隔着绝缘层11在轴向分离配置的两个螺旋形状的线圈12b、13b的第二共态扼流圈元件14b的层叠体10；并且在层叠体10的上表面一侧配置了磁性层20，再在磁性层20上通过非磁性的粘合层30配置了第二磁性体衬底1b。
另外，为了在层叠体10的各线圈12a、12b、13a、13b的内周一侧区域和各线圈12a、12b、13a、13b的外周一侧区域(离开相邻的线圈的边界部的层叠体10的两端的区域)，形成了闭合磁路M(图7)，沿着各线圈12a、12b、13a、13b的轴向，配置了填充了磁性体6的磁路孔5。须指出的是，填充在磁路孔5中的磁性体6具有与配置在层叠体10的上表面一侧的磁性层20一体化的结构。
而且，在本实施例2的共态扼流圈阵列中，作为非磁性的粘合层30，使用了热可塑性的聚酰亚胺树脂，作为磁性体6，使用了配合了铁氧体微粉60～70vol％和聚酰亚胺树脂30～40vol％的磁性材料。
另外，在实施例2的共态扼流圈阵列中，各线圈12a、12b、13a、13b分别从隔着绝缘层11配置的，并且由转接孔16并联的第一线圈结构和第二线圈结构形成。
即，(1)线圈12a由第一线圈结构2a1和第二线圈结构2a2形成；(2)线圈12b由第一线圈结构2b1和第二线圈结构2b2形成；(3)线圈13a由第一线圈结构3a1和第二线圈结构3a2形成；(2)线圈13b由第一线圈结构3b1和第二线圈结构3b2形成。
而且，构成各线圈12a、12b、13a、13b的第一线圈结构和第二线圈结构中，除了各引出部分的主要部分几乎具有相同的形状，构成了隔着绝缘层11彼此重叠的2层结构。
这样，通过由转接孔16并联第一线圈结构2a1和第二线圈结构2a2，能降低电流电阻(Rdc)。
另外，通过在与形成引出电极3的绝缘层11相同的层中形成第二线圈结构2a2，能消除引出电极3导致的阶梯。
须指出的是，第一线圈结构2b1和第二线圈结构2b2、第一线圈结构3a1和第二线圈结构3a2、以及第一线圈结构3b1和第二线圈结构3b2也同样地构成。
在本实施例2的共态扼流圈阵列中，如以上所述，各线圈12a、12b、13a、13b为由第一线圈结构和第二线圈结构构成的2层结构，并且2层的线圈结构的主要部分为几乎相同的形状，并且彼此重叠，所以能使2层结构的线圈结构可靠地结合，不会招致电感的下降，能减小导体电阻。
另外，在磁路孔5中填充了磁性体6，并且在层叠体10的上表面一侧配置了磁性层20，所以如图7所示，能可靠地形成通过填充了磁性体6的磁路孔5被配置的线圈12b的近中央部，经过磁性层20，到达线圈12b的外周一侧，经过第一磁性体衬底1a，再回到线圈12b的内周一侧的闭合磁路M，能增强相对的线圈12a、13a以及12b、13b中产生的公共磁通量，能提高线圈间的结合度，能减少磁通量向相邻的线圈一侧的泄漏。另外，能把差模的阻抗抑制在很低，能降低对传输的信号波形的影响。
另外，通过配置在磁性层20和第二磁性体衬底1b之间的非磁性的粘合层30，确保了良好的粘合性，并且，虽然厚度很小，但是在磁性层20和第二磁性体衬底1b之间形成了非磁性的间隔部，所以与挨着磁性层20配置第二磁性体衬底1b时相比，一直到高频区域都能取得平坦的阻抗特性。
须指出的是，本实施例2的共态扼流圈阵列基本上具有与实施例1的共态扼流圈阵列同样的结构，能通过基于实施例1的共态扼流圈阵列的制造方法来制造。
图9是表示本发明的其他实施例(实施例3)的共态扼流圈阵列的主要部分结构的剖视图，图10是表示主要部分结构的俯视图。在表示实施例3的共态扼流圈阵列的图9和图10中，与图7、图8采用了相同符号的部分表示相同部分或相当的部分。
在该实施例3的共态扼流圈阵列中，相邻的线圈12a、12b以及线圈13a、13b的盘绕方向彼此相同，左侧的线圈12a、13a的相邻一侧的匝数分别为3，右侧线圈12b、13b相邻一侧的匝数分别为2。
其他的结构与所述实施例2的共态扼流圈阵列时同样，即具有以下所述结构在第一磁性体衬底1a上配置了在内部配置了把具有盘绕在近似同轴上，在轴向分离配置的两个螺旋形状的线圈12a、13a的第一共态扼流圈元件14a和具有盘绕在近似同轴上，并且隔着绝缘层11在轴向分离配置的两个螺旋形状的线圈12b、13b的第二共态扼流圈元件14b(图9)的层叠体10；并且在层叠体10的上表面一侧配置了磁性层20，在磁性层20上通过非磁性的粘合层30配置了第二磁性体衬底1b。
另外，为了在层叠体10的各线圈12a、12b、13a、13b的内周一侧区域和各线圈12a、12b、13a、13b的外周一侧区域(离开相邻的线圈的边界部的层叠体10的两端的区域)，形成了闭合磁路M(图9)，沿着各线圈12a、12b、13a、13b的轴向，配置了填充了磁性体6的磁路孔5。
如以上所述，在本实施例3的共态扼流圈阵列中，相邻的线圈12a、12b以及线圈13a、13b的盘绕方向彼此相同，左侧的线圈12a、13a的相邻一侧的匝数分别为3，右侧线圈12b、13b相邻一侧的匝数分别为2，虽然未象上述的实施例1和实施例2那样，使相邻一侧的匝数比不相邻一侧的匝数少，但是在各线圈12a、12b、13a、13b的内周一侧区域和各线圈12a、12b、13a、13b的外周一侧区域(离开相邻的线圈的边界部的层叠体10的两端的区域)，沿着各线圈12a、12b、13a、13b的轴向配置了填充了磁性体6的磁路孔5，比各在层叠体10的下表面一侧配置了第一磁性体衬底1a，在层叠体10的上表面一侧配置了磁性层20，又在磁性层20上通过粘合层30配置了第二磁性体衬底1b，所以能可靠地形成图9所示的闭合磁路M，能增强构成各共态扼流圈元件14a、14b的多个线圈中产生的公共磁通量，能提高线圈间的结合度，能减少磁通量向相邻线圈一侧的泄漏，能减少串扰。
须指出的是，在本发明中，线圈的形状并不局限于所述实施例的螺旋形状，能采用作为整体具有盘绕的形状的各种结构，例如能采用螺旋状(各层中可以为同一线圈直径，各层中也可以为不同线圈直径)，也可以是具有螺旋形状的部分和螺旋状的部分的形状。
另外，关于线圈的形成方法，并不局限于所述实施例的印刷法，也能使用利用了溅射的薄膜法和利用了感光性导电胶的光刻法。另外，能使用卷线形成线圈。
而且，在所述的实施例中，以通过层叠绝缘层而形成了芯片素域时为例进行了说明，但是芯片素域并不局限于此，也可以通过射出成形，铸造绝缘体。并且，此时线圈最好使用卷线。
本发明在其他方面也并不局限于所述的实施例，关于第一和第二磁性体衬底的构成材料和具体的形状、绝缘层的构成材料和厚度、线圈结构的构成材料、芯片素域为层叠体时的线圈结构和绝缘层的层叠数、线圈的引出位置、磁性层的构成材料、芯片素域的形状、形成在芯片素域上的磁路形成用的磁路孔的具体形状、配置位置等，在发明的范围内，可以有各种应用和变形。
如以上所述，本发明1的共态扼流圈阵列在平面上观察，在彼此相邻地配置在芯片素域中的两个线圈中，使彼此相邻一侧的匝数比不相邻一侧的匝数少，因此，能减少从一方的线圈对另一方的线圈造成影响的磁通量，能抑制相邻的线圈间的串扰。
另外，当象本发明2那样，盘绕的线圈具有盘绕在近似同轴上的2个以上的螺旋形状部分时，虽然容易发生相邻的线圈间的串扰，但是通过应用本发明，就能减少从一方的线圈对另一方的线圈造成影响的磁通量，就能抑制相邻的线圈间的串扰。
另外，当象本发明3的共态扼流圈阵列那样，使相邻的线圈的盘绕方向彼此反向时，能使相邻的线圈左右对称，能缩小彼此的电感的差。另外，能容易地使各线圈的彼此相邻一侧的匝数比不相邻一侧的匝数少，能使本发明更具实效。
另外，当象本发明4的共态扼流圈阵列那样，把相邻的线圈的各自的始端和终端的两端部在沿着芯片素域的彼此相邻的线圈的边界线的方向的彼此相反一侧的端部引出时，能容易地以相邻一侧的匝数比不相邻一侧的匝数少的形态来配置彼此相邻的线圈。
另外，当象本发明5的共态扼流圈阵列那样，使线圈为由第一线圈结构和第二线圈结构构成的2层结构，并且2层的线圈结构的主要部分几乎为同一形状，隔着绝缘层彼此重叠时，能准确地使2层结构的线圈结构结合，不会导致电感的下降，能减小导体电阻。
另外，当象本发明6的共态扼流圈阵列那样，在线圈的内周一侧区域和除了相邻的线圈的边界部的线圈的外周一侧区域，沿着线圈的轴向配置磁路形成用的磁性体时，能可靠地形成通过配置了磁性体的线圈的近中央部，到达线圈的外周一侧，再回到线圈的内周一侧的闭合磁路。因此，与以往的共态扼流圈阵列相比，能提高线圈间的结合度，能减少磁通量向相邻的线圈一侧的泄漏，能减少串扰。另外，能把差模的阻抗抑制到很低，能减小对传输的信号波形的影响。
另外，当象本发明7的共态扼流圈阵列那样，在芯片素域的上表面一侧和下表面一侧配置了磁性体衬底时，能使产生的磁通量关在芯片素域和磁性体衬底内，能增强构成一个共态扼流圈的一对线圈中产生的公共磁通量能得到大的电感。另外，因为线圈间的结合度提高，所以能减少磁通量向相邻的线圈一侧的泄漏，能减少串扰，能把差模的阻抗抑制在很低。
另外，当象本发明8的共态扼流圈阵列那样，在线圈的内周一侧区域和除了相邻的线圈的边界部之外的线圈的外周一侧区域，沿着线圈的轴向配置磁路形成用的磁性体，并且在芯片素域的上表面一侧和下表面一侧配置了磁性体衬底时，即使不具有象本发明1～7的共态扼流圈阵列那样，“在构成2个共态扼流圈的彼此相邻的线圈中，分别使相邻一侧的匝数比不相邻一侧的匝数少”的结构，也能增强构成一个共态扼流圈的多个线圈中产生的公共磁通量，能提高线圈之间的结合度。因此，能减少磁通量向相邻线圈一侧的泄漏，从而能减少串扰。
权利要求
1.一种共态扼流圈阵列，是在芯片素域中配置了两个在平面上观察时为彼此相邻的、包含有盘绕的线圈的共态扼流圈元件的2元件型，其特征在于所述盘绕的线圈构成为使相邻一侧的匝数比不相邻一侧的匝数少。
2.根据权利要求1所述的共态扼流圈阵列，其特征在于所述盘绕的线圈具有盘绕在大致同轴上的2个以上的螺旋形状部分。
3.根据权利要求1或2所述的共态扼流圈阵列，其特征在于所述相邻的线圈的盘绕方向为彼此反向。
4.根据权利要求1～3中任意一项所述的共态扼流圈阵列，其特征在于所述相邻的线圈各自的始端和终端的两端部，在沿着所述芯片素域的彼此相邻的线圈的边界线的方向的彼此为相反一侧的端部引出。
5.根据权利要求1～4中任意一项所述的共态扼流圈阵列，其特征在于所述芯片素域是通过层叠绝缘层和线圈结构而形成的层叠体，所述线圈隔着绝缘层配置，具有由通过转接孔并联连接的第一线圈结构和第二线圈结构构成的2层结构，并且，所述第一和第二线圈结构中，除了引出部分的主要部分隔着绝缘层彼此重叠。
6.根据权利要求1～5中任意一项所述的共态扼流圈阵列，其特征在于在所述线圈的内周一侧的区域、以及除了所述相邻的线圈的边界部的所述线圈的外周一侧区域，沿着线圈的轴向配置有磁路形成用的磁性体。
7.根据权利要求1～6中任意一项所述的共态扼流圈阵列，其特征在于所述芯片素域的上表面一侧和下表面一侧配置有磁性体衬底。
8.一种共态扼流圈阵列，是在芯片素域中配置了两个在平面上观察时为彼此相邻的、包含有盘绕的线圈的共态扼流圈元件的2元件型，其特征在于所述线圈的内周一侧区域、以及除了所述相邻的线圈的边界部的所述线圈的外周一侧区域，沿着线圈的轴向配置有磁路形成用的磁性体；并且，在所述芯片素域的上表面一侧和下表面一侧配置有磁性体衬底。
全文摘要
本发明提供一种共态扼流圈阵列，它是在层叠体(10)中配置了在平面上观察时为彼此相邻的、具有盘绕在近似同轴上的两个以上的螺旋形状的线圈的两个共态扼流圈元件(14a、14b)的2元件型，在平面上观察为彼此相邻地配置在层叠体(10)中的两个线圈(12a、12b)中，使相邻一侧A的匝数比不相邻一侧B的匝数少。使彼此相邻的线圈(12a、12b)的盘绕方向为反向。即使在密集地配置了两个共态扼流圈元件(线圈)时，也能抑制线圈之间的串扰。
文档编号H01F17/00GK1434468SQ0310279
公开日2003年8月6日 申请日期2003年1月21日 优先权日2002年1月22日
发明者伊藤健一, 松田胜治, 川口正彦 申请人:株式会社村田制作所