专利名称：碳化硅沟槽式金氧半电晶体的制作方法
技术领域：
本发明涉及相关半导体制程，特别是一种以碳化硅做为半导体基板的沟槽式金氧半电晶体结构及其形成方法。
背景技术：
目前市场上大于1000伏击穿电压功率的电晶体，多以硅晶圆为基板的Silicon IGBT(Insulated Gate Bipolar Transistor)担纲。然而IGBT元件由于是双载子元件，当欲将元件关闭的时候将遇到如何消除少数载子(MinorityCarriers)生命期(lifetime)的问题，如果不能从制程上多加入生命期抑制剂(Lifetime Killer)来缩短少数载子的生命期，则系统必须承受IGBT元件在关闭时间所消耗的功率。
相对地，以碳化硅为基板制造的金氧半电晶体(MOSFET)是单载子元件，可以使元件快速关闭而减少额外的功率消耗。这是因为碳化硅材料由于具有宽能带系数(3.26eV)、高临界击穿电场强度(3MV/cm)及高热导系数(4.9W/cm-K)已被视为未来发展功率元件的极佳材料。碳化硅制成的功率元件可以轻松达到1000伏击穿电压以上的需求，只要藉由调整磊晶层厚度使得操作电压甚至可达到5KV的高压。因此以碳化硅功率元件MOSFET取代硅IGBT已渐成趋势。根据理论估算，在相同击穿电压条件下，以碳化硅为底材制成的功率元件的RON，SP(电晶体开启时在线性区的电阻值)仅为硅功率元件的1/200至1/400。
为使元件在正常状态下是关闭的(Normal Off)，传统碳化硅沟槽式金氧半电晶体多采取反转层通道(Inversion Channel)。例如，Palmour所获得的美国专利第5506421号，标题为“Power Mosfet in Silicon Carbide”。请参考图1A所示的横截面示意图。图示汲极区包含碳化硅基板10掺杂以n型杂质及漂移层12。漂移层12上则是一p型杂质掺杂磊晶层14。沟槽27则形成于p型杂质掺杂磊晶层14之中，沟槽27底部则深入漂移层12内。闸极氧化层31则形成于沟槽底部、侧壁并延伸至P型杂质掺杂磊晶层14的上表面。闸极接触30则形成于闸极氧化层31上。此外，源极接触22除了形成P型杂质掺杂磊晶层14之外，更形成于沟槽27两侧的n型杂质掺杂区n+18，以使得源极接触保持在接地电位。图上显示终止区35及形成于其上的氧化层36。上述结构的最大缺点在于线性区片电阻值RON，SP太大。
为了解决该问题，采用累积层通道(Accumulation Channel)应是可行的方法。累积层通道可以让电子流动的通道由反转层通道的靠近半导体与氧化层的介面区域(Interface Region)转而移到半导体内部(BulkRegion)如此可提高电子的迁移率，进而降低元件的RON，SP。
采用累积层通道(Accumulation Channel)请参考美国专利6281521，一篇标题为“Silicon Carbide Horizontal Channel Buffered GateSemiconductor Devices”，由Singh所获得。该专利如图1B所示是一种平面式的元件。此结构的最大特色是没有闸极氧化层，取而代之的是以p型闸极层16来隔离闸极接触20与形成于碳化硅基板10上的漂移层12。而使得当施加偏压于闸极接触20时可以于漂移层12上方的通道区15产生一累积层通道。而当没有施加偏压于闸极接触20时通道挤压(Pinch Off)于p+基底区(p+base Region)14与闸极层16之间。为达到正常状态下关闭的目的(即零闸极偏压下，无电流由源极流向汲极24)，必须选定适当的漂移层12、p+基底区14及闸极层16的掺杂浓度，同时也必须选定适当的P+基底区14与闸极层16之间的间隙才能达到通道区15在没有闸极电压下是完全的空乏区。
Singh的专利虽可达到降低RON，SP的目的，然而由于闸极属于平面式而非沟槽式，因此，单位元件所需的面积将大于前述沟槽式金氧半电晶体结构。
发明内容
鉴于前述的问题，本发明将提供一种沟槽式累积型通道的金氧半电晶体用以提高电子的迁移率，进而降低元件的RON，SP。
本发明的目的是提供一种可耐高压的功率电晶体的制造方法，该电晶体是一种碳化硅基板的沟槽式金氧半电晶体结构。
本发明另一目的是提供以累积层通道的沟槽式金氧半电晶体结构来解决传统反转层通道的沟槽式金氧半电晶体结构线性操作电阻值高的问题。
本发明提供了一种沟槽金氧半电晶体结构，包含一n型杂质掺杂磊晶层及一n型杂质重掺杂的碳化硅基板，一n型导电杂质重掺杂区及一互为毗连形成于该磊晶层内并延伸至该磊晶层的上表面的p型导电杂质重掺杂区；一形成于该磊晶层内并与n型导电杂质重掺杂区相毗连的沟槽闸极；一形成于该磊晶层内并与沟槽闸极相距有间隙的p-base区，该间隙用以做为累积层通道。p-base区底部与沟槽深度大致相同，且同时与n型导电杂质重掺杂区及D型导电杂质重掺杂区互为毗连，使得源极金属层与p-base区保持相同电位。
此外，一隔离层形成于沟槽闸极上并覆盖部分n型导电杂质重掺杂区，而源极金属层形成于碳化硅基板上表面，同时连接基板上所有的n型导电杂质重掺杂区及p型导电杂质重掺杂区，其藉由隔离层与沟槽闸极来隔离。
本发明的沟槽式金氧半电晶体就结构而言，是属于累积层通道的一种金氧半电晶体，为使本发明的元件在闸极不施加电压的状态下是关闭状态，p-基底层与n漂移层杂质掺杂浓度是经适当选择的，此外，亦需规范累积层通道从而达到逆偏压下累积层通道成为空乏区。依据本发明的结构，击穿电压可以达到2200V，而电晶体在线性区的操作电压下，片电阻仅有11mΩ-cm2。就该击穿电压而言，已接近于理论值的极限，因此本发明元件与比传统具反转层通道的电晶体相比，更具有对抗因电子迁移率随元件操作温度升高而降低以致于RON，SP的升高的优点。
本发明的优选实施例将辅以下列附图在后面的说明文字中做更详细的阐述图1A显示具有反转层通道的传统碳化硅基板的沟槽式金氧半电晶体结构横截面示意图。
图1B显示具有累积层通道的传统碳化硅基板的平面式金氧半电晶体结构横截面示意图。
图2A显示依据本发明的方法在磊晶层内施以离子布植以形成p-base区的示意图。
图2B显示依据本发明的方法，全面离子布植，以形成n+重掺杂区的示意图。
图2C显示依据本发明的方法，以光阻或硬式罩幕定义沟槽闸极的示意图。
图2D显示依据本发明的方法，在去除光阻或硬式罩幕后，于沟槽侧壁及底部及基板上形成闸极氧化层，并以复晶硅层回填的示意图。
图2E显示依据本发明的方法定义沟槽闸极后的示意图。
图2F显示依据本发明的方法施以高温热氧化制程，以使裸露于沟渠上表面的复晶硅层氧化的示意图。
图2G显示依据本发明的方法形成光阻图案，再施以离子布植，以形成p+掺杂区的横截面示意图。
图2H显示依据本发明的方法于沟槽闸极上形成隔离层并覆盖部分n+重掺杂区，再形成源极接触金属层及汲极接触金属层的横截面示意图。
图2I显示依据本发明的方法形成金氧半电晶体的立体形式示意图。
图3显示本发明元件在不同闸极电压下以汲极电压和电流密度作图的电性模拟结果图。
图4显示本发明元件在闸极偏压为零时，汲极施以电压以测试击穿电压的电性模拟结果图。
图5显示本发明元件的击穿电压与线性工作电阻值下与世界各地著名研究机构制造的元件比较的示意图。
附图中的标记说明对照表
具体实施方式
本发明的沟槽金氧半电晶体制造方法，请参考图2A至图2I的横截面示意图。
请参考图2A，首先提供一碳化硅材质的半导体基板，该半导体基板包含一n型杂质重掺杂的n+基板100A与n型杂质掺杂的n-磊晶层100B做为漂移层(Drift Layer)。接着在该磊晶层100B上形成一具有定义p-base区105开口的光阻图案102。随后，以光阻图案102为罩幕，施以第一次离子布植，于磊晶层100内植入p型导电性杂质，例如铝或BF2+等导电性杂质，以形成p-base区105。p-base区105的深度约为0.8μm至5.0μm。
请参考图2B，紧接着在去除光阻图案102后，全面施以第二次离子布植，于磊晶层100B内植入n型导电性杂质。n型导电性杂质可以是例如氮离子，以形成n+掺杂层(图2C及以后则称为掺杂区)108，其中n+掺杂区108与该磊晶层100B的接面明显浅于该p-base区105与磊晶层100B的接面，其结果如图2B所示。
请参考图2C，于磊晶层100B上形成一金属层或氧化层。随后再以微影光阻及蚀刻技术定义金属层或氧化层110，以形成具有沟槽开口图案的硬式罩幕110。随后续以光阻及硬式罩幕110为蚀刻罩幕，或在光阻图案(未图示)去除后，续以硬式罩幕110为蚀刻罩幕，蚀刻磊晶层100B以形成沟槽120。沟槽120的深度约与p-base区105的深度相当。此外沟槽120的两侧与p-base区105相距宽度W的间隙，以做为累积层通道。
随后，请参考图2D。在移除硬式罩幕110后，全面形成一闸极氧化层130于沟槽120的底部、侧壁及该磊晶层100B表面。闸极氧化层130可以是高温沉积的氧化层HTO或热氧化法成长的氧化层或者是先沉积一薄层的多晶硅层再热氧化的闸极氧化层130。对优选实施例而言，闸极氧化层的厚度约为50nm至200nm。
紧接着，再全面沉积一多晶硅层140，以填满该沟槽120，并形成于半导体基板上。多晶硅层140可以用低压化学气相沉积法(LPCVD)并同步掺杂n型导电性杂质的方法沉积，也可以在沉积后于多晶硅层内再以POCL3扩散杂质磷原子。
随后，请参考图2E所示的横截面示意图，用微影及蚀刻技术定义多晶硅层140以定义出多晶硅沟槽闸极140A。一般而言，凸出于磊晶层100B上表面之上的多晶硅层140宽度W1可稍大于沟渠宽度W2，这样可以使多晶硅沟槽闸极140A的接触制程更容易进行。
在去除蚀刻罩幕后，随后进行热氧化制程，使多晶硅层140A的上表面氧化，以使沟渠闸极140A裸露的上表面包覆一氧化层150，当然磊晶层100B在热氧化制程中，也会生成一厚度与沟槽闸极140A上包覆的氧化层150厚度相比较薄的氧化层，如图2F所示。请注意，这一热氧化制程步骤是选择性的。当沟渠闸极140A凸出于磊晶层100B上表面不是很多时，氧化时间就不宜太久，或者可以省略本步骤。
请参考图2G所示的横截面示意图，接着，再形成一光阻图案165，用以定义双扩散源极中的p+掺杂区170。随后，即进行第三次离子布植，植入p型杂质以形成p+掺杂区170。p+掺杂区170毗邻n+掺杂区108，且布植深度也相同。
随后，请参考图2H所示的横截面示意图，先去除光阻图案165后，再沉积一氧化层180以做为源极与沟渠闸极的隔离层。对于优选实施例而言，这层隔离层180厚度约为0.3-1.0μm，可以选用例如正硅酸乙酯(TEOS)。紧接着再以微影及蚀刻技术定义隔离层180的范围及沟槽闸极的接触区(请参考图2I的局部解剖图；Topographic Diagram)。请注意隔离层用180来隔离沟渠闸极140A与源极金属接触(后述)，而源极金属接触则必须同时接触n+掺杂区108与p+掺杂区170，以使得包括p-基底105及其上相毗连的双掺杂区(n+掺杂区108与p+掺杂区170)同时可以保持相同的电位，因此，隔离层180的图案定义步骤需使n+掺杂区108部分裸露。
请参考图2H，随后，先施以退火程序以活化杂质，例如1400-1600℃进行30分钟到2小时的退火，之后，再以金属溅镀全面沉积一金属层。最后，施以微影技术及蚀刻技术以定义源极金属接触200及沟槽闸极金属接触210。此时，源极金属接触200与沟槽闸极金属接触210是分开的。
请参考图2I示，依据本发明的方法所形成的立体结构示意图。本图为一参考的实施例，图中的沟槽闸极元件可呈蜂巢状或长沟状排列或其他方式排列。
最后请参考图2H，先清除半导体基板背面所有氧化层，直到裸露n+掺杂碳化硅基板100A，随后，再全面施以金属溅镀在半导体基板的背面形成一金属层220，做为汲极金属接触层。之后，再一次热处理，以使源极金属200及汲极金属层220以及沟槽闸极金属层210形成低欧姆接触层。
依据上述实施例，本发明沟槽式金氧半电晶体结构是采用累积层通道，即紧邻沟槽闸极之下的通道位于n-漂移层或称n-磊晶层内。一般而言，累积层通道的元件是属于正常下开启(Normal-On)的元件，即当闸极电压为零时，若汲极端与源极端之间有电压差存在仍会有电流。本发明虽采用累积层通道，但仍希望元件为正常下关闭(Normal-Off)的元件，即当闸极电压为零时，通道需为截止状态。利用碳化硅材料本身具有宽能带隙的特性。即无偏压状态下碳化硅p-n接面的空乏区宽度比硅p-n接面的空乏区大的特性可以使本发明的元件很容易达到此目的。除此之外，可再藉由控制P-基底与n-drift区域的浓度关系和累积层通道宽度以达到当闸极电压为零时，累积层通道处于被完全空乏(FullyDepleted)状态。因此，对优选实施例而言，p-基底与n-漂移区域的浓度比控制在1015∶1012至1018∶1015。而累积层通道宽度W约为0.1-0.8μm。
因此，依据本发明实施例的制程，本发明的元件亦是正常状态下关闭的元件，而当闸极电压为正时，累积层通道中的电子会受到电场吸引而累积愈来愈多的电子，于是当汲极端与源极端之间有电压差时，即可传导电流。由于电子是在累积层中运动(属于多数载体)，因此不会产生电子因碰撞散射造成迁移率下降的问题，在高电子迁移率下，自然降低了电晶体开启时的阻值RON，SP。
图3至图5显示依据本发明方法制作的元件的电性模拟结果。其中模拟依据以下条件进行。沟槽深度与宽度为均为2μm。而p-基底与n-漂移区域的浓度关系控制在1018cm-3∶1015cm-3。累积层通道宽度w约为0.3-0.5μm。源极电压为0伏时，闸极电压与汲极电压则分别如图所示变化。
图3显示汲极电流一汲极电压(Id-Vd)，当VG＝VD＝10V时，RON，SP为11mΩ-cm2。
图4显示依据本发明元件的屏蔽(Blocking)特性模拟结果，显示模拟以电子撞击离子化程度(Electron Impact Ionization)对汲极电压曲线410及以电洞撞击离子化程度(Hole Impact Ionization Integral)对汲极电压曲线420及在逆向漏电流曲线430作图。此时沟槽闸极施加的电压为0伏。图中显示当闸极施加的电压为0伏，源极电压也是0伏，所加的汲极电压增加至2100伏时离子化程度才急剧增加，而在2200V时，离子化程度为1，表示已击穿，此时汲极击穿电压(breakdown voltage)达2200V。不过当只有汲极电压时，几平看不到漏电流，逆向漏电流曲线430贴平于水平轴，只有在击穿电压2200V时，才急剧增加。
我们再把本发明的元件与目前各国开发的碳化硅金氧半电晶体元件做一比较。图中显示，依据本发明制造的元件击穿电压虽不及KEPC所发表的元件(本发明的2200伏相对KEPC的6000伏)，但本发明的阻值RON，SP最低。这意味着，本发明的元件发热量最低，因此电子迁移率不会随温度上升而下降，因此可维持最佳的速度表现。且事实上，就碳化硅的击穿电压曲线与RON，SP的关系，显然以RON，SP等于10-2Ω-cm2而言，本发明的元件更接近于碳化硅所能达到的击穿电压极限。而事实上就多数的应用而言，2200伏的击穿电压可以满足需要。
本发明元件具有以下的优点(1)具高击穿电压，且由于是累积层通道因此线性工作电阻值低，因此可以使电子迁移率保持在一定的水准之上。
(2)本发明元件制作步骤简单，只需要七道光罩即可。
(3)虽然本发明元件是累积层通道，但仍是正常下关闭(Normal-Off)的元件，因此没有漏电流的问题。
以上描述了本发明的优选实施例，然其并非用以限定本发明。本领域技术人员对在此公开的实施方案可进行并不偏离本发明范畴和精神的改进和变化。
权利要求
1.一种形成沟槽金氧半电晶体的方法，该方法至少包含以下步骤提供包含n型掺杂磊晶层及n型重掺杂的碳化硅基板；在该磊晶层上形成一第一光阻图案，以定义p-基底掺杂区；施以第一次离子布植，于磊晶层内布植P型杂质，用以形成复数个p-base区；去除该第一光阻图案；全面施以第二次离子布植，于该磊晶层内布植n型杂质，用以形成n+掺杂区，其中n+掺杂区与该磊晶层的接面浅于该p-base区与磊晶层的接面；以微影及蚀刻技术在该磊晶层内定义一沟槽，该沟槽侧壁与该p-base区相隔以一间隙，该间隙为累积层通道；在该沟槽底部、侧壁及该碳化硅基板所有表面形成闸极氧化层；全面沉积一多晶硅层，填满该沟槽，并使之溢出该磊晶层；用微影及蚀刻技术定义该多晶砂层以定义出沟槽闸极；于上述结果的表面上形成第二光阻图案，用以定义p+掺杂区位置，该p+掺杂区位置紧邻该n+掺杂区以构成双杂质掺杂区，用以提供源极接触；施以第三次离子布植，用以在该磊晶层内形成该p+掺杂区；去除该第二光阻图案；在所有表面上形成介电层；用微影及蚀刻技术定义该介电层，用以在该沟槽闸极其余部分上形成裸露一沟槽多晶硅层的接触区及一隔离层，并覆盖部分的n+掺杂区；施以离子活化热处理，以使布植的杂质活化；于该磊晶层的上表面全面形成第一金属层；以微影及蚀刻技术定义该金属层，用以定义源极金属接触层及沟槽闸极金属层，该源极金属接触层同时形成于该p+区及该n+区上，该沟槽闸极金属层接触于多晶硅层的接触区；清除该n型重掺杂碳化硅基板背面的所有氧化层直到裸露该n型重掺杂碳化硅基板表面；及于该n型重掺杂碳化硅基板表面上全面形成第一金属层，该第二金属层是做为该沟槽金氧半电晶体的汲极。
2.如权利要求1的方法，包含在形成隔离层步骤前及定义沟槽闸极后施以热氧化制程以使该沟渠闸极裸露的上表面包覆第一氧化层。
3.如权利要求1的方法，其中上述沟槽深度为0.8-5.0μm，闸极氧化层厚度约为50-200nm，上述的隔离层是正硅酸乙酯，厚度为0.3-1.0μm。
4.如权利要求1的方法，其中上述的n型杂质为氮离子、p型杂质为铝离子或硼离子，上述的离子活化热处理温度为1400-1600℃。
5.如权利要求1的方法，包含在汲极金属接触定义后施以热处理以使该源极金属、汲极金属及沟槽闸极金属形成阻值低的欧姆接触层。
6.一种沟槽金氧半电晶体结构，至少包含一碳化硅基板，该碳化硅基板包含n型重掺杂的基板及形成于其上的n型杂质掺杂磊晶层；一形成于该磊晶层内并延伸至该磊晶层的上表面的n型导电杂质重掺杂区；一形成于该磊晶层内的沟槽闸极，该沟槽闸极包含一闸极氧化层及一复晶闸极层，其中该复晶闸极层凸出于该磊晶层的上表面；一掺杂有P型导电性杂质，并形成于该磊晶层内的p-基底层，该p-基底层与该沟槽闸极的侧壁相隔以一宽度，用以于该沟槽闸极的侧壁与该p一基底层之间的磊晶层中建构一累积层通道区；一形成于该沟槽闸极上并覆盖部分n型导电杂质重掺杂区的隔离层；一形成于该磊晶层内，并延伸至该磊晶层的上表面的p型导电杂质重掺杂区，该p型导电杂质重掺杂区与该n型导电杂质重掺杂区及该p-基底层互相毗邻；一同时形成于该n型导电杂质重掺杂区及该p型导电杂质重掺杂区上的源极金属接触层；一形成于该碳化硅基板的背面的汲极金属接触层。
7.如权利要求6的沟槽金氧半电晶体结构，其中上述的p-基底层的底部与该沟槽闸极的底部深度相同，闸极氧化层厚度为50-200nm，隔离层是正硅酸乙酯层。
8.如权利要求6的沟槽金氧半电晶体结构，其中在数量级上，上述的p-基底层的p型导电杂质浓度比该碳化硅基板内的n型导电杂质浓度高2至3个数量级，该累积层通道区宽度为该沟槽闸极在不加电压时，即使汲极区施加偏压，该累积层通道区仍为完全空乏区。
9.如权利要求6的沟槽金氧半电晶体结构，其中上述的源极金属接触层包含形成于该沟槽闸极的隔离层上，但不包含该沟槽闸极的端部，该端部是用以定义闸极接触区。
10.如权利要求6的沟槽金氧半电晶体结构，其中上述的复晶闸极层及该闸极氧化层部分覆盖于该n型导电杂质重掺杂区上，以使得该沟槽闸极凸出于磊晶层上表面的部分的宽度大于在该沟槽内的部分。
全文摘要
本发明涉及一种以碳化硅为基板制造的具有累积层通道的沟槽式金氧半电晶体结构。该电晶体结构包含沟槽闸极、以磊晶或离子布植形成的p－基底层、n+掺杂区、p+掺杂区及同时形成于n+掺杂区、p+掺杂区的源极接触及形成于碳化硅基板的汲极。累积层通道位于沟槽闸极与p－基底层之间。此外该基底层与源极具相同电位。本发明还公开了这种沟槽式金属半电晶体结构的形成方法。
文档编号H01L29/78GK1538508SQ0312190
公开日2004年10月20日 申请日期2003年4月15日 优先权日2003年4月15日
发明者许志维, 李永忠, 潘宗铭, 卓言 申请人:财团法人工业技术研究院