专利名称：闸极偏压可调式的静电放电防护电路的制作方法
技术领域：
本发明是有关于一种静电放电防护电路，特别有关于一种闸极偏压可调式的静电放电防护电路。
背景技术：
闸极驱动(gate-driven)或门极耦合(gate-coupled)的技术是广泛地用于传统的静电放电防护电路设计中。这两种静电放电防护电路的设计，可以使静电放电防护组件在受到静电放电脉冲袭击时，获得一闸极偏压，而降低导通静电放电防护组件的触发电位，并提高其导通的均匀度与效率。
图1是一传统闸极耦合输入静电放电防护电路。其包括了一NMOS晶体管MNESD、一PMOS晶体管MPESD、电阻R1及R2、电容C1及C2。晶体管MNESD的源极与汲极分别耦接至VSS及一输入接合垫。晶体管MPESD的源极与汲极分别耦接至VDD及输入接合垫。电阻R1及R2分别耦接于晶体管MNESD的闸极与VSS之间、以及晶体管MPESD的闸极与VDD之间。电容C1及C2则分别耦接于晶体管MNESD的闸极与输入接合垫之间、以及晶体管MPESD的闸极与输入接合垫之间。
电容C1及C2的作用在于将输入接合垫上的静电放电瞬时电压耦合至晶体管MNESD及MPESD的闸极上。藉由此一闸极耦合电压，静电放电防护晶体管MNESD及MPESD中的指状元件可以均匀地被导通而疏散静电放电电流，将输入接合垫上的电荷排除。
图2是一传统闸极驱动静电放电防护电路，设置于VDD及VSS供应电压源之间。其包括了一PMOS晶体管MP1、NMOS晶体管MN1、电阻R、电容C、以及NMOS晶体管MNESD。PMOS晶体管MP1的基极及源极共同耦接至VDD。NMOS晶体管MN1的基极与源极共同耦接至VSS，闸极与汲极则分别耦接至电晶MP1的闸极与汲极。电阻R耦接于VDD与晶体管MP1及MN1的闸极。电容C耦接于VSS与晶体管MP1及MN1的闸极间。NMOS晶体管MNESD的闸极耦接至晶体管MP1及MN1的汲极，源极与汲极则分别耦接至VSS及VDD。当一正向静电放电脉冲施加至VDD的接合垫上时，在电阻R的两端会产生一个瞬时压差并导通晶体管MP1，拉高了晶体管MNESD的闸极电位而使其导通，如此便经由导通的晶体管MNESD而产生了从VDD接合垫至VSS接合垫的静电放电电流路径。
图3是另一传统的闸极驱动静电放电防护电路。图3的闸极驱动电路中较图2多了两个晶体管MP2及MN2。其操作方法与图2的静电放电防护电路类似。当一正向静电放电脉冲施加至VDD的接合垫上时，在电阻R的两端会产生一个瞬时压差并导通晶体管MP1，拉高了晶体管MN2的闸极电位而使其导通。如此，晶体管MPESD的闸极电位被降低至VSS而使其导通。经由导通的晶体管MPESD，便产生了从VDD接合垫至VSS接合垫的静电放电电流路径。
然而，在深次微米的互补式金氧半(CMOS)制程中，如果静电放电防护晶体管MNESD的闸极电位在静电放电期间一直处于一高电位，就会形成静电放电晶体管MNESD的表面通道，而使得静电放电电流经由此极浅的通道流过。静电放电电流值通常是在数安培的谱。举例来说，在2K伏特的人体模型(HBM)静电放电事件中，静电放电电流量可达1.33安培。如此高的电流量流经极浅的表面通道时，不论静电放电晶体管的尺寸大小，均会造成一极高的电流密度，而很容易就使得静电放电晶体管MNESD损毁。这种被称为「过闸极驱动效应」(overstress gate-driven effect)的现象导致静电放电晶体管的静电放电耐受力降低。因此，在设计静电放电防护电路时，闸极电位必需在一定的设计限制范围(design window)下。这个限制范围已在J.Chen等人所提出的「次微米CMOS制程的闸极驱动NMOS静电放电防护电路的设计方法及最佳化」(“Design Methodologyand Optimization of Gate-Driven NMOS ESD Protection Circuits inSubmicron CMOS Processes”，IEEE Trans.on Electron Devices，vol.45，No.12，pp.2448-2456，Dec.1998.)一文中被提出。如果闸极电位过高时，静电放电防护组件的耐受力便会降低。静电放电防护组件的闸极电位最佳范围主要是由所使用的技术与制程来决定。
为了解决这个问题，美国第6249410号专利提出了一种不具过闸极驱动效应的静电放电防护电路，如图4-图6所示。从图中可以注意到，图4-图6中的静电放电防护电路分别是在第1-3图中于每一个静电放电防护晶体管的闸极与源极间加入一个二极管。为了避免在闸极上形成过高的电压，二极管在静电放电脉冲施加于接合垫上时会导通而将静电放电防护晶体管的闸极电位钳制在一定程度上，足够使静电放电防护组件导通但又不会造成任何损坏。
本发明提供了另一种新的闸极驱动与门极耦合的静电放电防护电路，其闸极偏压是可调的，以防止因过闸极电压效应造成静电放电耐受力的降低。
发明内容
本发明的第一目的在于提供一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一第一及第二供应电压，该静电放电防护电路包括一二极管，具有一正极及负极；一电阻，耦接于该二极管的负极及该第一接合垫之间；一电容，耦接于该二极管的负极与该第二接合垫之间；一第一晶体管，具有一第一导电性，其闸极耦接至该二极管的负极，汲极耦接至该二极管的正极，源极则耦接至该第二接合垫；一第二晶体管，具有一第二导电性，其闸极耦接至该二极管的负极，汲极耦接至该二极管的正极，源极则耦接至该第一接合垫；以及一第三晶体管，具有该第一导电性，其闸极耦接至该二极管的正极，汲极耦接至该第一接合垫，源极则耦接至该第二接合垫。
本发明的第二目的在于提供一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一第一及第二供应电压，该静电放电防护电路包括一列同向串连的二极管，两端具有一正极及负极；一电阻，耦接于该列二极管的负极及该第一接合垫之间；一电容，耦接于该列二极管的负极与该第二接合垫之间；一第一晶体管，具有一第一导电性，其闸极耦接至该列二极管的负极，汲极耦接至该列二极管的正极，源极则耦接至该第二接合垫；一第二晶体管，具有一第二导电性，其闸极耦接至该列二极管的负极，汲极耦接至该列二极管的正极，源极则耦接至该第一接合垫；以及一第三晶体管，具有该第一导电性，其闸极耦接至该列二极管的正极，汲极耦接至该第一接合垫，源极则耦接至该第二接合垫。
本发明的第三目的在于提供一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一第一及第二供应电压，该静电放电防护电路包括一第一二极管；一第二二极管，其负极耦接至该第一二极管的负极；一电阻，耦接于该第二二极管的正极及该第一接合垫之间；一电容，耦接于该第二二极管的正极与该第二接合垫之间；一第一晶体管，具有一第一导电性，其闸极耦接至该第一二极管的负极，汲极耦接至该第一二极管的正极，源极则耦接至该第二接合垫；一第二晶体管，具有一第二导电性，其闸极耦接至该第二二极管的正极，汲极耦接至该第一二极管的正极，源极则耦接至该第一接合垫；以及一第三晶体管，具有该第一导电性，其闸极耦接至该第一二极管的正极，汲极耦接至该第一接合垫，源极则耦接至该第二接合垫。
本发明的第四目的在于提供一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一第一及第二供应电压，该静电放电防护电路包括一列同向串连的第一二极管，两端具有一正极及负极；一第二二极管，其负极耦接至该列第一二极管的负极；一电阻，耦接于该第二二极管的正极及该第一接合垫之间；一电容，耦接于该第二二极管的正极与该第二接合垫之间；一第一晶体管，具有一第一导电性，其闸极耦接至该列第一二极管的负极，汲极耦接至该列第一二极管的正极，源极则耦接至该第二接合垫；一第二晶体管，具有一第二导电性，其闸极耦接至该第二二极管的正极，汲极耦接至该列第一二极管的正极，源极则耦接至该第一接合垫；以及一第三晶体管，具有该第一导电性，其闸极耦接至该列第一二极管的正极，汲极耦接至该第一接合垫，源极则耦接至该第二接合垫。
本发明的第五目的在于提供一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一第一及第二供应电压，该静电放电防护电路包括一第一晶体管，具有一第二导电性；一二极管，具有一正极及负极分别耦接至该第一晶体管的汲极与闸极；一电阻，耦接于该二极管的正极及该第一接合垫之间；一电容，耦接于该二极管的正极与该第二接合垫之间；一第二晶体管，具有一第一导电性，其闸极耦接至该二极管的负极，汲极耦接至该第一晶体管的源极，源极则耦接至该第二接合垫；一第三晶体管，具有该第二导电性，其闸极耦接至该二极管的正极，汲极耦接至该第一晶体管的源极，源极则耦接至该第一接合垫；以及一第四晶体管，具有该第一导电性，其闸极耦接至该第一晶体管的源极，汲极耦接至该第一接合垫，源极耦接至该第二接合垫。
本发明的第六目的在于提供一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一供应电压及一输入信号，该静电放电防护电路包括一二极管，具有一正极及负极；一电阻，耦接于该二极管的负极及该第一接合垫之间；一电容，耦接于该二极管的负极与该第二接合垫之间；一晶体管，其闸极耦接至该二极管的负极，汲极耦接至该第二接合垫，源极耦接至该第一接合垫，基极则耦接至该二极管的正极。
本发明的第七目的在于提供一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一供应电压及一输入信号，该静电放电防护电路包括一列同向串连的二极管，两端具有一正极及负极；一电阻，耦接于该列二极管的负极及该第一接合垫之间；一电容，耦接于该列二极管的负极与该第二接合垫之间；一晶体管，其闸极耦接至该列二极管的负极，汲极耦接至该第二接合垫，源极耦接至该第一接合垫，基极则耦接至该二极管的正极。
本发明的第八目的在于提供一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一供应电压及一输入信号，该静电放电防护电路包括一二极管，具有一正极及负极；一电阻，耦接于该二极管的正极及该第一接合垫之间；一电容，耦接于该二极管的正极与该第二接合垫之间；一晶体管，其闸极耦接至该二极管的正极，汲极耦接至该第二接合垫，源极耦接至该第一接合垫，基极则耦接至该二极管的负极。
本发明的第九目的在于提供一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一供应电压及一输入信号，该静电放电防护电路包括一列同向串连的二极管，两端具有一正极及负极；一电阻，耦接于该二极管的正极及该第一接合垫之间；一电容，耦接于该二极管的正极与该第二接合垫之间；一晶体管，其闸极耦接至该二极管的正极，汲极耦接至该第二接合垫，源极耦接至该第一接合垫，基极则耦接至该二极管的负极。
本发明的第十目的在于提供一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一第一及第二供应电压，该静电放电防护电路包括一二极管，具有一正极及负极；一第一晶体管，具有一第一导电性，其闸极耦接至该二极管的正极，汲极耦接至该二极管的负极，源极耦接至该第二接合垫；一第二晶体管，具有一第二导电性，其闸极耦接至该二极管的正极，汲极耦接至该二极管的负极，源极则耦接至该第一接合垫；一第三晶体管，具有该第一导电性，其汲极耦接至该二极管的正极，源极则耦接至该第二接合垫；一第四晶体管，具有该第二导电性，其闸极耦接至该第三晶体管的闸极，汲极耦接至该二极管的正极，源极耦接至该第一接合垫；一第五晶体管，具有该第二导电性，其闸极耦接至该二极管的负极，汲极耦接至该第二接合垫，源极则耦接至该第一接合垫；一电阻，耦接于该第三晶体管的闸极及该第一接合垫之间；一电容，耦接于该第三晶体管的闸极与该第二接合垫之间。
图1是一传统闸极耦合输入级静电放电防护电路；图2是一传统连接于VDD及VSS接合垫间的闸极驱动静电放电防护电路；图3是另一传统闸极驱动静电放电防护电路；图4-图6是美国第6249410号专利所揭露的无过闸极驱动效应的静电放电防护电路；图7A-图7C是本发明一第一实施例中的闸极驱动静电放电防护电路以及变化型；图8A-图8D是本发明一第二实施例中的闸极驱动静电放电防护电路以及变化型；图9A-图9C是本发明一第三实施例中的闸极驱动静电放电防护电路以及变化型；图10A及图10B是本发明一第四实施例中的闸极驱动静电放电防护电路以及变化型；图11A及图11B是本发明一第五实施例中的闸极驱动静电放电防护电路以及变化型；图12A及图12B是本发明一第六实施例中的闸极驱动静电放电防护电路以及变化型。
符号说明731、732、831、832、931、932、1041、1042、1031-1133、1231、1232-接合垫；71、81、911-913、102、1111-1114、121、126-二极管；72、82、92、103、1121、1122、124-电阻；74、84、94、105、1141、1142、125-电容；751-755、851-855、951-955、1011-1015、1151、1152、1221-1225-晶体管。
具体实施例方式
以下，就图式说明本发明的闸极偏压可调式的静电放电防护电路的各种实施例。
图7A是本发明一第一实施例中连接于VDD及VSS接合垫间的闸极驱动静电放电防护电路。其包括了一二极管71、电阻72、电容74、NMOS晶体管751及753、以及PMOS晶体管752。电阻72是耦接于二极管71的负极及VDD接合垫731之间。电容74是耦接于二极管71的负极及VSS接合垫732之间。晶体管751的闸极耦接至二极管71的负极，汲极耦接至二极管71的正极，源极则耦接至VSS接合垫732。晶体管752的闸极耦接至二极管71的负极，汲极耦接至二极管71的正极，源极则耦接至VDD接合垫731。晶体管753的闸极耦接至二极管71的正极，汲极耦接至VDD接合垫731，源极则耦接至VSS接合垫732。晶体管751、752、753的基极(Bulk)分别耦接至VSS接合垫732、VDD接合垫731、VSS接合垫732。
当一正向静电放电脉冲施加至VDD接合垫731上时，在电阻72的两端会因其与电容74间的电阻-电容延迟效应而产生一个瞬时压差。这个压差会导通晶体管752，拉高了晶体管753的闸极电位。晶体管753的闸极电位值会被二极管71及晶体管751钳制，而具有一最大值Vd+Vth，其中Vd是二极管的导通电压值而Vth是晶体管751的临限电压值。
此外，如图7B所示，二极管71亦可由NMOS晶体管754取代，其汲极用做正极，源极用做负极，基极耦接至VSS接合垫732，闸极与汲极耦接。如图7C所示，二极管71亦可由PMOS晶体管755取代，其汲极用做负极，源极用做正极，基极耦接至VDD接合垫731，闸极与汲极耦接。
图8A是本发明一第二实施例中连接于VDD与VSS间的闸极驱动静电放电防护电路。其包括了一列同向串连的二极管81、电阻82、电容84、NMOS晶体管851及853、以及PMOS晶体管852。电阻82是耦接于二极管串行81的负极Z及VDD接合垫831之间。电容84是耦接于二极管串行81的负极Z及VSS接合垫832之间。晶体管851的闸极耦接至二极管串行81的负极Z，汲极耦接至二极管串行81的正极A，源极则耦接至VSS接合垫832。晶体管852的闸极耦接至二极管串行81的负极Z，汲极耦接至二极管串行81的正极A，源极则耦接至VDD接合垫831。晶体管853的闸极耦接至二极管串行81的正极A，汲极耦接至VDD接合垫831，源极则耦接至VSS接合垫832。晶体管851、852、853的基极(Bulk)分别耦接至VSS接合垫832、VDD接合垫831、VSS接合垫832。
其操作方式与图7A的电路类似。晶体管853的闸极电位最大值为Vd1+Vd2+...+Vdn+Vth，其中Vd1、Vd2、...、Vdn分别是每一个二极管81的导通电压值而Vth是晶体管851的临限电压值。因此，可以藉由改变二极管81的数量来调整晶体管853的闸极电位值。
此外，如图8B所示，二极管81亦可由NMOS晶体管854取代，其汲极用做正极，源极用做负极，基极耦接至VSS接合垫832，闸极与汲极耦接。如图8C所示，二极管81亦可由PMOS晶体管855取代，其汲极用做负极，源极用做正极，基极耦接至VDD接合垫831，闸极与汲极耦接。如图8D所示，甚至亦可以使用NMOS晶体管854及PMOS晶体管855的组合来形成二极管串行。
图9A是本发明一第三实施例中连接于VDD及VSS接合垫间的闸极驱动静电放电防护电路。其包括了二极管911及912、电阻92、电容94、NMOS晶体管951及953、以及PMOS晶体管952。二极管912的负极是耦接至二极管911的负极。电阻92是耦接于二极管912的正极及VDD接合垫931之间。电容94是耦接于二极管912的正极及VSS接合垫932之间。晶体管951的闸极耦接至二极管911的负极，汲极耦接至二极管911的正极，源极则耦接至VSS接合垫932。晶体管952的闸极耦接至二极管912的正极，汲极耦接至二极管911的正极，源极则耦接至VDD接合垫931。晶体管953的闸极耦接至二极管911的正极，汲极耦接至VDD接合垫931，源极则耦接至VSS接合垫932。晶体管951、952、953的基极(Bulk)分别耦接至VSS接合垫932、VDD接合垫931、VSS接合垫932。
当一正向静电放电脉冲施加至VDD接合垫931上时，在电阻92的两端会因其与电容94间的电阻-电容延迟效应而产生一个瞬时压差。这个压差会导通晶体管952，拉高了晶体管953的闸极电位。晶体管953的闸极电位值会被二极管911及晶体管951钳制，而具有一最大值Vd+Vth，其中Vd是二极管的导通电压值而Vth是晶体管951的临限电压值。藉由电阻92及电容94所形成的电阻-电容常数值来控制二极管912正极电位的上升速度，可以使得二极管912因其负极电位上升速度较其正极快而被关闭，进而将电阻92及电容94所构成的电阻-电容电路与二极管911的负极隔绝。因此，NMOS晶体管953的导通时间可以更容易被控制。
此外，如图9B所示，二极管912亦可由NMOS晶体管954取代，其汲极用做正极，源极用做负极，基极耦接至VSS接合垫932，闸极与汲极耦接，而二极管912可由PMOS晶体管955取代，其汲极用做负极，源极用做正极，基极耦接至VDD接合垫931，闸极与汲极耦接。再如图9C所示，二极管911亦可由一列同向串连的二极管913取代，在此列二极管的两端分别具有一正极A及负极Z，使得晶体管953的闸极电位可经由改变二极管913的数量来调整。
图10A是本发明一第四实施例中连接于VDD及VSS接合垫间的闸极驱动静电放电防护电路。其包括了一PMOS晶体管1011及1013、二极管102、电阻103、电容105、以及NMOS晶体管1012及1014。二极管102的正极及负极分别耦接至晶体管1011的闸极及汲极。电阻103是耦接于二极管102的正极及VDD接合垫1041之间。电容105是耦接于二极管102的正极及VSS接合垫1042之间。晶体管1012的闸极耦接至二极管102的负极，汲极耦接至晶体管1011的源极，源极则耦接至VSS接合垫1042。晶体管1013的闸极耦接至二极管102的正极，汲极耦接至晶体管1011的源极，源极则耦接至VDD接合垫1042。晶体管1014的闸极耦接至晶体管1011的源极，汲极耦接至VDD接合垫1041，源极则耦接至VSS接合垫1042。晶体管1011-1014的基极分别耦接至VDD接合垫1041、VSS接合垫1042、VDD接合垫1041、VSS接合垫1042。
当一正向静电放电脉冲施加至VDD接合垫1041上时，在电阻103的两端会因其与电容105间的电阻-电容延迟效应而产生一个瞬时压差。这个压差会导通晶体管1013，拉高了晶体管1014的闸极电位。藉由电阻103及电容105所形成的电阻-电容常数值来控制晶体管1011的闸极电位的上升速度，可以使得PMOS晶体管1011因其源极电位上升速度较其闸极快而导通。晶体管1014的闸极电位值会被晶体管1012钳制，而具有一最大值Vth，其中Vth是晶体管1012的临限电压值。
此外，如图10B所示，二极管102亦可由NMOS晶体管1015取代，其汲极用做正极，源极用做负极，基极耦接至VSS接合垫1042，闸极与汲极耦接。二极管102亦可由PMOS晶体管(图未显示)取代，其汲极用做负极，源极用做正极，基极耦接至VDD接合垫1041，闸极与汲极耦接。
图11A是本发明一第五实施例中的闸极驱动静电放电防护电路。其包括了一二极管1111及1112、电阻1121及1122、电容1141及1142、PMOS晶体管1151及NMOS晶体管1152。电阻1121是耦接于二极管1111的负极及VDD接合垫1131之间。电容1141耦接于二极管1111的负极及输入接合垫1132之间。晶体管1151的闸极耦接至二极管1111的负极，汲极耦接至输入接合垫1132，源极耦接至VDD接合垫1131、基极则耦接至二极管1111的正极。电阻1122是耦接于二极管1112的正极及VSS接合垫1133之间。电容1142耦接于二极管1112的正极及输入接合垫1132之间。晶体管1152的闸极耦接至二极管1112的正极，汲极耦接至输入接合垫1132，源极耦接至VSS接合垫1133、基极则耦接至二极管1112的负极。
此外，如图11B所示，二极管1111可由一列同向串连的二极管1113取代，在此列二极管的两端分别具有一正极A1及负极Z1，而二极管1112亦可由一列同向串连的二极管1114取代，在此列二极管的两端分别具有一正极A2及负极Z2。如此使得晶体管1151及1152的闸极电位可经由改变二极管1113及1114的数量来调整。任何一个二极管均可由一NMOS晶体管取代，其汲极用做正极，源极用做负极，基极耦接至VSS接合垫1133，闸极与汲极耦接；或是由一PMOS晶体管取代，其汲极用做负极，源极用做正极，基极耦接至VDD接合垫1131，闸极与汲极耦接。
图12A是本发明一第六实施例中连接于VDD及VSS接合垫间的闸极驱动静电放电防护电路。其包括了一二极管121、NMOS晶体管1221及1223、PMOS晶体管1222、1224及1225、电阻124以及电容125。晶体管1221的闸极耦接至二极管121的正极，汲极耦接至二极管121的负极，源极则耦接至VSS接合垫1232。晶体管1222的闸极耦接至二极管121的正极，汲极耦接至二极管121的负极，源极则耦接至VDD接合垫1231。晶体管1223的汲极耦接至二极管121的正极，源极则耦接至VSS接合垫1232。晶体管1224的闸极耦接至晶体管1223的闸极，汲极耦接至二极管121的正极，源极则耦接至VDD接合垫1231。晶体管1225的闸极耦接至二极管121的负极，汲极耦接至VSS接合垫1232，源极则耦接至VDD接合垫1231。电阻124耦接于晶体管1223的闸极及VDD接合垫1231之间。电容125耦接于晶体管1223的闸极与VSS接合垫1232之间。晶体管1221-1225的基极分别耦接至VSS接合垫1232、VDD接合垫1231、VSS接合垫1232、VDD接合垫1231、VDD接合垫1231。
当一正向静电放电脉冲施加至VDD接合垫1231上时，在电阻124的两端会因其与电容125间的电阻-电容延迟效应而产生一个瞬时压差。这个压差会导通晶体管1224，拉高了晶体管1221的闸极电位而使其导通。随着晶体管1221的导通，晶体管1225的闸极电位被拉降至VSS。晶体管1225的闸极电位值会被二极管121及晶体管1222钳制，而具有一最大值VDD-Vd-Vth，其中Vd是二极管121的导通电压值而Vth是晶体管1222的临限电压值。
此外，如图12B所示，二极管121可由一列同向串连的二极管126取代，在此列二极管的两端分别具有一正极A及负极Z。如此使得晶体管1225的闸极电位可经由改变二极管126的数量来调整。任何一个二极管均可由一NMOS晶体管取代，其汲极用做正极，源极用做负极，基极耦接至VSS接合垫1232，闸极与汲极耦接；或是由一PMOS晶体管取代，其汲极用做负极，源极用做正极，基极耦接至VDD接合垫1231，闸极与汲极耦接。
综合上述，本发明提供了一种新的静电放电防护电路，其闸极偏压是可调的。其中，静电放电防护组件的闸极偏压可以轻易地调整在适当的范围内，以提高组件导通效率与均匀度，不会因任何过高的闸极偏压而造成静电放电防护力的降低。
权利要求
1.一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一第一及第二供应电压，该静电放电防护电路包括一二极管，具有一正极及负极；一电阻，耦接于该二极管的负极及该第一接合垫之间；一电容，耦接于该二极管的负极与该第二接合垫之间；一第一晶体管，具有一第一导电性，其闸极耦接至该二极管的负极，汲极耦接至该二极管的正极，源极则耦接至该第二接合垫；一第二晶体管，具有一第二导电性，其闸极耦接至该二极管的负极，汲极耦接至该二极管的正极，源极则耦接至该第一接合垫；以及一第三晶体管，具有该第一导电性，其闸极耦接至该二极管的正极，汲极耦接至该第一接合垫，源极则耦接至该第二接合垫。
2.根据权利要求1所述的闸极偏压可调式的静电放电防护电路，其中该第一晶体管更包括一耦接至该第二接合垫的基极，该第二晶体管更包括一耦接至该第一接合垫的基极，该第三晶体管更包括一耦接至该第二接合垫的基极，该二极管是一第四晶体管，具有该第一导电性，其汲极做为该正极使用，源极做为该负极使用，基极耦接至该第二接合垫，闸极则与汲极耦接，该二极管亦可为一第五晶体管，具有该第二导电性，其汲极做为该负极使用，源极做为该正极使用，基极耦接至该第一接合垫，闸极则与汲极耦接。
3.一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一第一及第二供应电压，该静电放电防护电路包括一列同向串连的二极管，两端具有一正极及负极；一电阻，耦接于该列二极管的负极及该第一接合垫之间；一电容，耦接于该列二极管的负极与该第二接合垫之间；一第一晶体管，具有一第一导电性，其闸极耦接至该列二极管的负极，汲极耦接至该列二极管的正极，源极则耦接至该第二接合垫；一第二晶体管，具有一第二导电性，其闸极耦接至该列二极管的负极，汲极耦接至该列二极管的正极，源极则耦接至该第一接合垫；以及一第三晶体管，具有该第一导电性，其闸极耦接至该列二极管的正极，汲极耦接至该第一接合垫，源极则耦接至该第二接合垫。
4.根据权利要求3所述的闸极偏压可调式的静电放电防护电路，其中该第一晶体管更包括一耦接至该第二接合垫的基极，该第二晶体管更包括一耦接至该第一接合垫的基极，该第三晶体管更包括一耦接至该第二接合垫的基极，该列二极管之一是一第四晶体管，具有该第一导电性，其汲极做为正极使用，源极做为负极使用，基极耦接至该第二接合垫，闸极则与汲极耦接，该列二极管的一亦可为一第五晶体管，具有该第二导电性，其汲极做为负极使用，源极做为正极使用，基极耦接至该第一接合垫，闸极则与汲极耦接。
5.一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一第一及第二供应电压，该静电放电防护电路包括一第一二极管；一第二二极管，其负极耦接至该第一二极管的负极；一电阻，耦接于该第二二极管的正极及该第一接合垫之间；一电容，耦接于该第二二极管的正极与该第二接合垫之间；一第一晶体管，具有一第一导电性，其闸极耦接至该第一二极管的负极，汲极耦接至该第一二极管的正极，源极则耦接至该第二接合垫；一第二晶体管，具有一第二导电性，其闸极耦接至该第二二极管的正极，汲极耦接至该第一二极管的正极，源极则耦接至该第一接合垫；以及一第三晶体管，具有该第一导电性，其闸极耦接至该第一二极管的正极，汲极耦接至该第一接合垫，源极则耦接至该第二接合垫。
6.根据权利要求5所述的闸极偏压可调式的静电放电防护电路，其中该第一晶体管更包括一耦接至该第二接合垫的基极，该第二晶体管更包括一耦接至该第一接合垫的基极，该第三晶体管更包括一耦接至该第二接合垫的基极，该第一与第二二极管之一是一第四晶体管，具有该第一导电性，其汲极做为该正极使用，源极做为该负极使用，基极耦接至该第二接合垫，闸极则与汲极耦接，该第一与第二二极管的一亦可为一第五晶体管，具有该第二导电性，其汲极做为该负极使用，源极做为该正极使用，基极耦接至该第一接合垫，闸极则与汲极耦接。
7.一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一第一及第二供应电压，该静电放电防护电路包括一列同向串连的第一二极管，两端具有一正极及负极；一第二二极管，其负极耦接至该列第一二极管的负极；一电阻，耦接于该第二二极管的正极及该第一接合垫之间；一电容，耦接于该第二二极管的正极与该第二接合垫之间；一第一晶体管，具有一第一导电性，其闸极耦接至该列第一二极管的负极，汲极耦接至该列第一二极管的正极，源极则耦接至该第二接合垫；一第二晶体管，具有一第二导电性，其闸极耦接至该第二二极管的正极，汲极耦接至该列第一二极管的正极，源极则耦接至该第一接合垫；以及一第三晶体管，具有该第一导电性，其闸极耦接至该列第一二极管的正极，汲极耦接至该第一接合垫，源极则耦接至该第二接合垫。
8.根据权利要求7所述的闸极偏压可调式的静电放电防护电路，其中该第一晶体管更包括一耦接至该第二接合垫的基极，该第二晶体管更包括一耦接至该第一接合垫的基极，该第三晶体管更包括一耦接至该第二接合垫的基极，该些第一与第二二极管之一是一第四晶体管，具有该第一导电性，其汲极做为该正极使用，源极做为该负极使用，基极耦接至该第二接合垫，闸极则与汲极耦接，该些第一与第二二极管的一亦可为一第五晶体管，具有该第二导电性，其汲极做为该负极使用，源极做为该正极使用，基极耦接至该第一接合垫，闸极则与汲极耦接。
9.一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一第一及第二供应电压，该静电放电防护电路包括一第一晶体管，具有一第二导电性；一二极管，具有一正极及负极分别耦接至该第一晶体管的汲极与闸极；一电阻，耦接于该二极管的正极及该第一接合垫之间；一电容，耦接于该二极管的正极与该第二接合垫之间；一第二晶体管，具有一第一导电性，其闸极耦接至该二极管的负极，汲极耦接至该第一晶体管的源极，源极则耦接至该第二接合垫；一第三晶体管，具有该第二导电性，其闸极耦接至该二极管的正极，汲极耦接至该第一晶体管的源极，源极则耦接至该第一接合垫；以及一第四晶体管，具有该第一导电性，其闸极耦接至该第一晶体管的源极，汲极耦接至该第一接合垫，源极耦接至该第二接合垫。
10.根据权利要求9所述的闸极偏压可调式的静电放电防护电路，其中该第一晶体管更包括一耦接至该第一接合垫的基极，该第二晶体管更包括一耦接至该第二接合垫的基极，该第三晶体管更包括一耦接至该第一接合垫的基极，该第四晶体管更包括一耦接至该第二接合垫的基极，该二极管是一第五晶体管，具有该第一导电性，其汲极做为该正极使用，源极做为该负极使用，基极耦接至该第二接合垫，闸极则与汲极耦接，该二极管亦可为一第六晶体管，具有该第二导电性，其汲极做为该负极使用，源极做为该正极使用，基极耦接至该第一接合垫，闸极则与汲极耦接。
11.根据权利要求9所述的闸极偏压可调式的静电放电防护电路，其中该二极管是一晶体管，其汲极做为正极，源极做为负极，基极耦接至该第一接合垫，闸极则与汲极耦接。
12.一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一供应电压及一输入信号，该静电放电防护电路包括一二极管，具有一正极及负极；一电阻，耦接于该二极管的负极及该第一接合垫之间；一电容，耦接于该二极管的负极与该第二接合垫之间；一晶体管，其闸极耦接至该二极管的负极，汲极耦接至该第二接合垫，源极耦接至该第一接合垫，基极则耦接至该二极管的正极。
13.一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一供应电压及一输入信号，该静电放电防护电路包括一列同向串连的二极管，两端具有一正极及负极；一电阻，耦接于该列二极管的负极及该第一接合垫之间；一电容，耦接于该列二极管的负极与该第二接合垫之间；一晶体管，其闸极耦接至该列二极管的负极，汲极耦接至该第二接合垫，源极耦接至该第一接合垫，基极则耦接至该二极管的正极。
14.根据权利要求13所述的闸极偏压可调式的静电放电防护电路，其中该列二极管之一是一晶体管，其汲极做为正极，源极做为负极，基极耦接至该第一接合垫，闸极则与汲极耦接。
15.一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一供应电压及一输入信号，该静电放电防护电路包括一二极管，具有一正极及负极；一电阻，耦接于该二极管的正极及该第一接合垫之间；一电容，耦接于该二极管的正极与该第二接合垫之间；一晶体管，其闸极耦接至该二极管的正极，汲极耦接至该第二接合垫，源极耦接至该第一接合垫，基极则耦接至该二极管的负极。
16.根据权利要求15所述的闸极偏压可调式的静电放电防护电路，其中该二极管是一晶体管，其汲极做为正极，源极做为负极，基极耦接至该第一接合垫，闸极则与汲极耦接。
17.一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一供应电压及一输入信号，该静电放电防护电路包括一列同向串连的二极管，两端具有一正极及负极；一电阻，耦接于该二极管的正极及该第一接合垫之间；一电容，耦接于该二极管的正极与该第二接合垫之间；一晶体管，其闸极耦接至该二极管的正极，汲极耦接至该第二接合垫，源极耦接至该第一接合垫，基极则耦接至该二极管的负极。
18.根据权利要求17所述的闸极偏压可调式的静电放电防护电路，其中该列二极管之一是一晶体管，其汲极做为正极，源极做为负极，基极耦接至该第一接合垫，闸极则与汲极耦接。
19.一种闸极偏压可调式的静电放电防护电路，耦接于一第一及第二接合垫之间，该第一及第二接合垫分别是用以接收一第一及第二供应电压，该静电放电防护电路包括一二极管，具有一正极及负极；一第一晶体管，具有一第一导电性，其闸极耦接至该二极管的正极，汲极耦接至该二极管的负极，源极耦接至该第二接合垫；一第二晶体管，具有一第二导电性，其闸极耦接至该二极管的正极，汲极耦接至该二极管的负极，源极则耦接至该第一接合垫；一第三晶体管，具有该第一导电性，其汲极耦接至该二极管的正极，源极则耦接至该第二接合垫；一第四晶体管，具有该第二导电性，其闸极耦接至该第三晶体管的闸极，汲极耦接至该二极管的正极，源极耦接至该第一接合垫；一第五晶体管，具有该第二导电性，其闸极耦接至该二极管的负极，汲极耦接至该第二接合垫，源极则耦接至该第一接合垫；一电阻，耦接于该第三晶体管的闸极及该第一接合垫之间；一电容，耦接于该第三晶体管的闸极与该第二接合垫之间。
20.根据权利要求19所述的闸极偏压可调式的静电放电防护电路，其中该第一晶体管更包括一耦接至该第二接合垫的基极，该第二晶体管更包括一耦接至该第一接合垫的基极，该第三晶体管更包括一耦接至该第二接合垫的基极，该第四晶体管更包括一耦接至该第一接合垫的基极，该第五晶体管更包括一耦接至该第一接合垫的基极，该二极管是一第六晶体管，具有该第一导电性，其汲极做为该正极使用，源极做为该负极使用，基极耦接至该第二接合垫，闸极则与汲极耦接，该二极管亦可为一第七晶体管，具有该第二导电性，其汲极做为该负极使用，源极做为该正极使用，基极耦接至该第一接合垫，闸极则与汲极耦接。
全文摘要
本发明提供一种闸极偏压可调式的静电放电防护电路，耦接于接收第一及第二供应电压的第一及第二接合垫之间，包括一二极管、电阻、电容、以及第一、第二、第三晶体管。电阻耦接于二极管的负极及第一接合垫之间。电容耦接于二极管的负极与第二接合垫之间。第一晶体管具有第一导电性，其闸极耦接至二极管的负极，汲极耦接至二极管的正极，源极则耦接至第二接合垫。第二晶体管具有第二导电性，其闸极耦接至二极管的负极，汲极耦接至二极管的正极，源极则耦接至第一接合垫。第三晶体管具有第一导电性，其闸极耦接至二极管的正极，汲极耦接至第一接合垫，源极则耦接至第二接合垫。
文档编号H01L27/02GK1551447SQ0313478
公开日2004年12月1日 申请日期2003年9月30日 优先权日2003年5月19日
发明者柯明道, 罗文裕 申请人:矽统科技股份有限公司