专利名称：半导体元件的制作方法
技术领域：
本发明是关于一种半导体元件，特别是关于一种包含动态开启电压的金属氧化物半导体晶体管的半导体元件。
背景技术：
金属氧化物半导体场效晶体管(MOSFET)由于具备功耗低、可靠度高及弹性的电路设计等优点，目前已被广泛地应用在集成电路上。为了具有最佳的工作性能，晶体管的开启电压均设计在关闭时仅存有很低的漏电流，而在导通时则维持很高的饱合电流。晶体管在导通时的饱合电流以下式表示ID=12kn′(WL)(VGS-Vt)2]]>其中，Vt代表开启电压、VGS代表栅极与源极的电压差、k′n代表跨导参数、L代表沟道长度，而W代表沟道宽度。一般而言，晶体管设计成具有较高的开启电压，以降低或避免晶体管在关闭时的漏电流。然而根据上式，较高的开启电压将使得晶体管导通时的饱合电流值降低。晶体管的开启电压可以下式表示Vt=Vt0±γ[2φf-VSB-2φf]]]>其中，Vt0代表源极与基极的偏压为0时的开启电压，VSB代表源极与衬底的偏压值，而2φf表示源极在强反转(strong inversion)时的表面势能。由上式可知，通过改变源极与衬底的偏压，可调整晶体管的开启电压。
图1是美国专利第6,166,584号(以下称’584专利)揭示的一NMOS晶体管10的剖视图。如图1所示，NMOS晶体管10包含一P型衬底24、一源极扩散区14、一漏极扩散区16、一栅极20及一沟道28。P型衬底24的电位是由P+型衬底接触扩散区26的外接电压控制。亦即，’584专利是利用一外部控制电路来控制P型衬底24的电位，进而调整NMOS晶体管10的开启电压。
图2是美国专利第6,124,618号(以下称’618专利)揭示的一具动态开启电压的晶体管的示意图。如图2所示，NMOS晶体管100是利用一偏压装置200控制衬底130的电位，进而调整NMOS晶体管100的开启电压。
虽然’584专利及’618专利揭示的技术均可调整晶体管的开启电压。然而，’584专利及’618专利揭示的技术都必须使用外部的电压控制电路来控制晶体管的衬底电压，将使得具有动态开启电压的晶体管电路更为复杂。
发明内容
本发明的主要目的是提供一种包含动态开启电压的金属氧化物半导体晶体管的半导体元件。
为达到上述目的，本发明揭示一种半导体元件。该半导体元件包含一具有一阱区的衬底、一设置在该阱区中的漏极扩散区与源极扩散区、一设置在该阱区表面的栅绝缘层、一设置在该栅绝缘层上的栅极、一设置在该阱区中的衬底接触扩散区以及一设置在阱区中的绝缘槽。该阱区可属于P型导电型态，而该衬底接触扩散区则属N型导电型态。该绝缘槽是设置在该衬底接触扩散区与该漏极扩散区之间或该衬底接触扩散区与该源极扩散区之间。该绝缘槽的深度大于该漏极扩散区或该源极扩散区的结深度。本发明的半导体元件可视为是由一金属氧化物半导体晶体管、一结二极管及一电气连接该金属氧化物半导体晶体管及该结二极管的电阻构成。结二极管可视为由该衬底接触扩散区与该阱区构成，而该电阻则是该阱区的本征电阻(Intrinsic resistance)。
相较于现有技艺，本发明具有下列的优点1.本发明的半导体元件具有相当简单的结构，而且不需要使用外部电路来控制其金属氧化物半导体晶体管的衬底与源极的偏压。
2.本发明的金属氧化物半导体场效晶体管在关闭时保持有很低的漏电流，而在导通时可提高13％的漏极电流。
图1是美国专利第6,166,584号揭示的一NMOS晶体管的剖视图；图2是美国专利第6,124,618号揭示的一具动态开启电压半导体装置的示意图。
图3是本发明第一实施例的半导体元件的剖视图；图4示例本发明的半导体元件的等效电路图；图5A与图5B是显示现有技艺与本发明的漏极电流与栅极电压的关系图；图6是本发明第二实施例的半导体元件的剖视图。
图中元件符号说明40 半导体元件42 N型衬底50 P型阱52 源极扩散区54 漏极扩散区56 栅氧化层58 栅极60、62 绝缘槽64 衬底接触扩散区70 NMOS晶体管80 结二极管90 电阻140 半导体元件，142 P型衬底150 N型阱，152 源极扩散区，154 漏极扩散区，156 栅氧化层，158 栅极160 绝缘槽，162 绝缘槽，164 衬底接触扩散区200 偏压装置，201、203、205、207 曲线210 P型晶体管开关具体实施方式
图3是本发明第一实施例的半导体元件40的剖视图。如图3所示，该半导体元件40包含一N型衬底42、一设置在该N型衬底42中的P型阱区50、一设置在该P型阱区50中的N+型漏极扩散区54与N+型源极扩散区52、一设置在该P型阱区50表面的栅绝缘层56、一设置在该栅绝缘层56上的栅极58、一设置在该P型阱区64中的N+型衬底接触扩散区64以及一设置在该P型阱区64中的绝缘槽62。
该绝缘槽62设置在该N+型衬底接触扩散区64与该漏极扩散区54之间，且该绝缘槽62的深度大于该漏极扩散区54的结深度。虽然图3示例的半导体元件40是将N+型衬底接触扩散区64及绝缘槽62设置在漏极扩散区54侧，熟悉该项技术人员应了解该N+型衬底接触扩散区64及该绝缘槽62还可设置在该源极扩散区52侧。
图4示例本发明的半导体元件40的等效电路图。如图4所示，半导体元件40可视为由一NMOS晶体管70、一结二极管80及一电气连接该NMOS晶体管70及该结二极管80的电阻90所构成。请参考图3，结二极管80可视为由该N+型衬底接触扩散区64与该P型阱区50构成，而该电阻90则是该P型阱区50的本征电阻。
当NMOS晶体管70导通时，漏极扩散区54与源极扩散区52间的电流将因热载流子效应而产生电子-空穴对。电子将流向漏极扩散区52，而空穴将经N+型衬底接触扩散区64流出半导体元件40，迫使结二极管80轻微地导通，且使得P型阱区50呈现约0.3至0.4伏特的正电压。因此，P型阱区50与源极扩散区52间将产生0.3至0.4伏特的偏压，使得NMOS晶体管70的开启电压下降。当NMOS晶体管70关闭时，漏极扩散区54与源极扩散区52间没有任何的导通电流，开启电压将维持不变。
图5A与图5B显示现有技术与本发明的漏极电流与栅极电压的关系图，其中曲线201及205代表本发明的半导体元件40，而曲线203及207则代表图1的元件。请参考图5A的曲线201及203，本发明与现有技术在栅极电压为零时，漏极电流均小于10-9安培，亦即本发明的半导体元件40在关闭时仅有很低的漏电流。请参考图5B，代表现有技术的曲线207在栅极电压约0.6伏时，才开始产生漏极电流。而本发明的曲线205在栅极电压约0.4伏特时，即已产生漏极电流，亦即本发明的半导体元件40的开启电压已降为0.4伏特。此外，曲线205在线性区的漏极电流比曲线207增加13％，即本发明具有提高漏极电流的功效。
图6是本发明第二实施例的半导体元件140的剖视图。如图6所示，该半导体元件140包含一P型衬底142、一设置在该P型衬底142中的N型阱区150、一设置在该N型阱区150中的P+型漏极扩散区154与P+型源极扩散区152、一设置在该N型阱区150表面的栅绝缘层156、一设置在该栅绝缘层156上的栅极158、一设置在该N型阱区150中的P+型衬底接触扩散区164，以及一设置在该N型阱区150中的绝缘槽162。
该绝缘槽162设置在该P+型衬底接触扩散区164与该漏极扩散区154之间，且该绝缘槽162的深度大于该漏极扩散区154的结深度。虽然图6示例的半导体元件140是将P+型衬底接触扩散区164及绝缘槽162设置在该漏极扩散区154侧，熟悉该项技术的人员应了解该P+型衬底接触扩散区164及该绝缘槽162还可设置在该源极扩散区152侧。
相较于现有技艺，本发明具有下列的优点1.本发明的半导体元件具有相当简单的结构，而且不需要使用外部电路来控制其金属氧化物半导体晶体管的衬底与源极的偏压。
2.本发明的金属氧化物半导体晶体管在关闭时保持有很低的漏电流，而在导通时可提高13％的漏极电流。
本发明的技术内容及技术特点已揭示如上，然而熟悉本项技术的人士仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。
权利要求
1.一种半导体元件，包含一衬底、一设置在该衬底中的阱区、一设置在该阱区中的漏极扩散区与源极扩散区、一设置在该阱区表面的栅绝缘层、一设置在该栅绝缘层上的栅极、一设置在该阱区中的衬底接触扩散区，以及设置在该阱区中的至少一绝缘槽；该衬底接触扩散区的导电型态与该阱区的导电型态相反。
2.根据权利要求1所述的半导体元件，其特征在于所述阱区属P型导电型态，而该衬底接触扩散区属N型导电型态。
3.根据权利要求1所述的半导体元件，其特征在于所述阱区属N型导电型态，而该衬底接触扩散区是属P型导电型态。
4.根据权利要求1所述的半导体元件，其特征在于所述绝缘槽设置在该衬底接触扩散区与该漏极扩散区之间。
5.根据权利要求4所述的半导体元件，其特征在于所述绝缘槽的深度大于该漏极扩散区的结深度。
6.根据权利要求1所述的半导体元件，其特征在于所述绝缘槽设置在该衬底接触扩散区与该源极扩散区之间。
7.根据权利要求6所述的半导体元件，其特征在于所述绝缘槽的深度大于该源极扩散区的结深度。
8.一种半导体元件，包含一衬底、一设置在该衬底中的阱区、一设置在该阱区中的衬底接触扩散区、一由该阱区与该衬底接触扩散区构成的结二极管、一由该阱区的本征电阻构成的电阻，以及一电气连接于该电阻的金属氧化物半场效晶体管。
9.根据权利要求8所述的半导体元件，其特征在于所述金属氧化物半场效晶体管包含一设置在该阱区中的漏极扩散区与源极扩散区、一设置在该阱区的表面栅绝缘层，及一设置在该栅绝缘层上的栅极；
10.根据权利要求9所述的半导体元件，其特征在于其另包含一设置在该衬底接触扩散区与该漏极扩散区之间的绝缘槽。
11.根据权利要求10所述的半导体元件，其特征在于所述绝缘槽的深度大于该漏极扩散区的结深度。
12.根据权利要求9所述的半导体元件，其特征在于所述绝缘槽的深度大于该源极扩散区的结深度。
13.根据权利要求10所述的半导体元件，其特征在于所述绝缘槽的深度大于该源极扩散区的结深度。
14.根据权利要求9所述的半导体元件，其特征在于所述阱区属P型导电型态，而该衬底接触扩散区属N型导电型态。
15.根据权利要求9所述的半导体元件，其特征在于所述阱区属N型导电型态，而该衬底接触扩散区属P型导电型态。
全文摘要
本发明的半导体元件包含一具有一阱区的衬底、一设置在该阱区中的漏极扩散区与源极扩散区、一设置在该阱区表面的栅绝缘层、一设置在该栅绝缘层上的栅极、一设置在该阱区中的衬底接触扩散区以及绝缘槽。该衬底接触扩散区的导电型态与该阱区的导电型态相反。本发明的半导体元件可视为是由一金属氧化物半导体晶体管、一结二极管及一电气连接该金属氧化物半导体晶体管及结二极管的电阻构成。结二极管可视为由该衬底接触扩散区与该阱区构成，而该电阻则是该阱区的本征电阻。
文档编号H01L29/66GK1581487SQ0314970
公开日2005年2月16日 申请日期2003年8月4日 优先权日2003年8月4日
发明者张耀文, 卢道政 申请人:旺宏电子股份有限公司