专利名称：裸晶形态的积体电路封装组件的制作方法
技术领域：
本实用新型属于积体电路封装组件，特别是一种裸晶形态的积体电路封装组件。
背景技术：
传统的积体电路封装组件中，常见以引线框架(lead frame)作为封装组件中晶片电性导接介质，利用引线框架完成积体电路封装组件除了应符合单向表面结合的要求外，在不增加外部印刷电路板表面结合面积状态下或条件下，于特定场合需要能垂直向堆叠结合(stack mounting)。
如图1所示，习知的以引线框架作为导接介质且能垂直向堆叠结合的积体电路封装组件1包括正面11形成电极端12的晶片10、具有数个形成内接端21接脚20的引线框架、数金属焊线40及封装胶体30。
引线框架数接脚20的内接端21黏设于晶片10的正面11；数金属焊线40电性连接于晶片10的电极端12及引线框架接脚20的内接端21，且以压模(molding)形成封装胶体30以密封晶片10及引线框架接脚20的内接端21，并使接脚20内接端21具有显露于封装胶体30第一表面31以作为第一向表面接触点的显露表面23，接脚20的延伸端22系由封装胶体30第一表面31侧边延伸出并弯折成J形脚，延伸端22系形成于封装胶体30的第二表面32，以作为第二向表面接触点。因此，数个积体电路封装组件1系能垂直向堆叠。然而，引线框架数个接脚20的延伸端22系由封装胶体30悬空伸出，在成形后，任何碰撞均可能使接脚20的延伸端22歪斜，导致表面接合不良，所以接脚20的厚度要足够厚，以减轻歪斜程度，如此，连带使得积体电路封装组件1厚度较大，不宜高密度堆叠。
另一种习知积体电路封装组件，如美国专利第5,894,108号专利揭示了晶片背面裸露，以降低整体封装组件的厚度的设计，其晶片系显露于封装胶体外，但其接脚的稳固性不如前述传统结构的接脚稳固，易于脱落，且仅能作单向表面接合，无法堆叠利用，运用领域有限。
发明内容
本实用新型的目的是提供一种表面接合对位效果好、可垂直向高密度堆叠、厚度薄的裸晶形态的积体电路封装组件。
本实用新型包括晶片、金属引线框架及绝缘封装胶体；晶片具有形成数个电极端的正面及对应的背面；金属引线框架包含数个弯脚，每一弯脚形成延伸端；绝缘封装胶体结合晶片及弯脚；封装胶体具有第一表面及第二表面；晶片的背面系显露于封装胶体第一、二表面中之一的表面而呈裸晶形态；封装胶体第一、二表面中之一的表面周边形成数个容设并限定弯脚延伸端的限位缺口槽。
其中封装胶体由第一表面至第二表面的厚度系不大于0.6cm。
封装胶体由第一表面至第二表面的厚度系不大于0.4cm。
限位缺口槽的深度不大于相对应弯脚延伸端的厚度。
限位缺口槽呈具有斜向放大侧壁的开口扩张状。
每一弯脚具有对应延伸端的内接端，内接端具有显露于封装胶体第一表面的显露表面。
弯脚内接端具有借以与晶片电极端电性导通的端部；端部系形成于与内接端显露表面不相同的平面而完全被封装胶体包覆。
弯脚内接端的端部贴附于内置贴片。
弯脚内接端的端部与晶片的电极端之间以数条金属焊线连接。
晶片电极端设有导电凸块以电性连接晶片电极端及弯脚。
由于本实用新型包括晶片、金属引线框架及绝缘封装胶体；晶片具有形成数个电极端的正面及对应的背面；金属引线框架包含数个弯脚，每一弯脚形成延伸端；绝缘封装胶体结合晶片及弯脚；封装胶体具有第一表面及第二表面；晶片的背面系显露于封装胶体第一、二表面中之一的表面而呈裸晶形态；封装胶体第一、二表面中之一的表面周边形成数个容设并限定弯脚延伸端的限位缺口槽。借由晶片背面显露及封装胶体的限位缺槽口，使弯脚延伸端容设并限定于封装胶体的限位缺槽口，能构成可垂直向堆叠且整体呈超薄形态，在相同高度下可高密度垂直向堆叠更多个裸晶形态的积体电路封装组件；不仅表面接合对位效果好，而且可垂直向高密度堆叠、厚度薄，从而达到本实用新型的目的。
图1、为习知的积体电路封装组件结构示意剖视图。
图2、为本实用新型实施例一结构示意剖视图。
图3、为本实用新型实施例一结构示意俯视图。
图4、为本实用新型实施例一结构示意仰视图。
图5、为图2中A部局部放大图(显示缺口槽)。
图6、为数个本实用新型实施例一堆叠接合使用状态示意图。
图7、为本实用新型实施例一封装过程示意图。
图8、为本实用新型实施例二结构示意剖视图。
具体实施方式
如图2、图3、图4所示，本实用新型裸晶形态的积体电路封装组件100包括晶片110、金属引线框架及绝缘封装胶体130。
晶片110系选自微处理器、微控制器、各式记忆体、特殊应用积体电路或影像处理晶片，晶片110具有形成积体电路布局的正面111及对应的背面113。晶片110正面111系形成数个电极端(electrode)112，如平垫状焊垫(bondingpad)或凸起的凸块(bump)，晶片110的电极端112系电性导接至引线框架。
引线框架为铜、铁或合金等具有适当延展性的金属，其包含数个弯脚120，弯脚120呈U形，每一弯脚120区分为位于封装胶体130内、外的内接端121及延伸端122，内接端121具有显露于封装胶体130第一表面131的显露表面123，内接端121系以其端部124电性导通至晶片110的电极端112。如图2、图3所示，较佳系利用数条金线或铝线等金属焊线140连接于弯脚120内接端121的端部124与晶片110的电极端112之间，端部124系形成于与内接端121显露表面123不相同的平面，以使得端部124可完全被封装胶体130包覆而具有较佳稳固性，内接端121的显露表面123系显露于封装胶体130的第一表面131，可供第一向表面接合；如图2、图4所示，弯脚120的延伸端122系由封装胶体130的侧边延伸出并弯折至封装胶体130的第二表面132周边，以供第二向表面接合。
封装胶体130系由热固性绝缘树脂以压模(molding)技术形成，封装胶体130系具有第一表面131及第二表面132。如图2、图3所示，晶片110的背面113系显露于封装胶体130的第一表面131而呈裸晶形态。弯脚120的内接端121显露表面123系形成于封装胶体130第一表面131周边，弯脚120的延伸端122系弯折至封装胶体130第二表面132周边。
如图5、图7所示，封装胶体130第二表面132周边在压模时即形成数个限位缺口槽133，借由限位缺口槽133容设并限定弯脚120延伸端122，以达到弯脚120能准确对位表面接合的功效，更能达到垂直向高密度堆叠的运用，因此，可降低弯脚120所需要的结构强度，从而可将引线框架的厚度降低至约0.127cm，而习知的J形脚厚度要求为0.2cm，限位缺口槽133的深度以不大于相对应弯脚120延伸端120的厚度为较佳。如图5所示，限位缺口槽133呈具有斜向放大侧壁的开口扩张状，以有利于表面接合时，弯脚120延伸端122导引对位，也就是说，即使弯脚120的延伸端122有些许偏斜，在表面接合(surface mounting)时，弯脚120的延伸端122能被斜向侧壁正确导引修正至限位缺口槽133，在弯脚120密集排列设计下，弯脚120的延伸端122宽度应略窄于弯脚120内接端121的宽度。
本实用新型裸晶形态的积体电路封装组件1借由晶片110背面113显露及呈U形弯脚120的设计，能构成可垂直向堆叠且整体呈超薄形态。
封装胶体130由第一表面131至第二表面132的厚度系不大于0.6cm，更可达到不大于0.4cm的程度。如此，如图6所示，在相同高度下可高密度垂直向堆叠更多个裸晶形态的积体电路封装组件100。此外，由于晶片110不被引线框架所承载，在封装后，晶片110如同“果冻”般固定于封装胶体130，使引线框架与晶片110无直接的结合关系，而是由封装胶体130结合晶片110及引线框架，可降低热应力对晶片110的影响。
如图7所示，本实用新型在制造过程中，晶片110背面113与引线框架系贴附于外置型胶带(external tape)150上，在电性连接晶片110与引线框架后，连同外置型胶带150一并置入压模模具，在形成封装胶体130时即成形限位缺口槽133，在撕离外置型胶带150后，便可将引线框架弯脚120的延伸端122弯折至封装胶体130的限位缺口槽133内，并使弯脚120的延伸端122以接触封装胶体130的第二表面132为较佳。
实施例二限位缺口槽133除了可形成于封装胶体130第二表面132外，亦可形成于封装胶体230的第一表面231以与晶片210的裸露的背面213位于同一表面上。
如图8所示，本实用新型裸晶形态的积体电路封装组件200包括晶片210、金属引线框架及绝缘封装胶体230。
晶片210系选自微处理器、微控制器、各式记忆体、特殊应用积体电路或影像处理晶片，晶片210具有形成积体电路布局的正面211及对应的背面213。晶片210正面211系形成数个电极端(electrode)212。
封装胶体230系由热固性绝缘树脂以压模(molding)技术形成，封装胶体230系具有第一表面231及第二表面232。
引线框架为铜、铁或合金等具有适当延展性的金属，其包含数个弯脚220，弯脚220呈U形，每一弯脚220区分为位于封装胶体230内、外的内接端221及延伸端222。较佳地弯脚220内接端221系贴附有内置贴片(internal tape)242，弯脚220内接端221具有显露出封装胶体230第二表面232的显露表面223；弯脚220的延伸端222系由封装胶体230的侧边延伸出并弯折至封装胶体230的第一表面231周边的限位缺口槽233。
晶片210的背面213系显露于封装胶体230的第一表面231而呈裸晶形态；弯脚220的内接端221显露表面223系形成于封装胶体230第二表面232周边，弯脚220的延伸端222系弯折至封装胶体230第一表面231周边。弯脚220内接端221的端部224系形成于与内接端221显露表面223不相同的平面；晶片210电极端212利用覆晶(flip chip)或内引指接合(inner lead bonding)技术以导电凸块(bump)241与引线框架弯脚220内接端221的端部224电性连接。
权利要求1.一种裸晶形态的积体电路封装组件，它包括晶片、金属引线框架及绝缘封装胶体；晶片具有形成数个电极端的正面及对应的背面；金属引线框架包含数个弯脚，每一弯脚形成延伸端；绝缘封装胶体结合晶片及弯脚；封装胶体具有第一表面及第二表面；其特征在于所述的晶片的背面系显露于封装胶体第一、二表面中之一的表面而呈裸晶形态；封装胶体第一、二表面中之一的表面周边形成数个容设并限定弯脚延伸端的限位缺口槽。
2.根据权利要求1所述的裸晶形态的积体电路封装组件，其特征在于所述的封装胶体由第一表面至第二表面的厚度系不大于0.6cm。
3.根据权利要求1所述的裸晶形态的积体电路封装组件，其特征在于所述的封装胶体由第一表面至第二表面的厚度系不大于0.4cm。
4.根据权利要求1所述的裸晶形态的积体电路封装组件，其特征在于所述的限位缺口槽的深度不大于相对应弯脚延伸端的厚度。
5.根据权利要求1所述的裸晶形态的积体电路封装组件，其特征在于所述的限位缺口槽呈具有斜向放大侧壁的开口扩张状。
6.根据权利要求1所述的裸晶形态的积体电路封装组件，其特征在于所述的每一弯脚具有对应延伸端的内接端，内接端具有显露于封装胶体第一表面的显露表面。
7.根据权利要求6所述的裸晶形态的积体电路封装组件，其特征在于所述的弯脚内接端具有借以与晶片电极端电性导通的端部；端部系形成于与内接端显露表面不相同的平面而完全被封装胶体包覆。
8.根据权利要求7所述的裸晶形态的积体电路封装组件，其特征在于所述的弯脚内接端的端部贴附于内置贴片。
9.根据权利要求1或7所述的裸晶形态的积体电路封装组件，其特征在于所述的弯脚内接端的端部与晶片的电极端之间以数条金属焊线连接。
10.根据权利要求1所述的裸晶形态的积体电路封装组件，其特征在于所述的晶片电极端设有导电凸块以电性连接晶片电极端及弯脚。
专利摘要一种裸晶形态的积体电路封装组件。为提供一种表面接合对位效果好、可垂直向高密度堆叠、厚度薄的积体电路封装组件提出本实用新型，它包括晶片、金属引线框架及绝缘封装胶体；晶片具有形成数个电极端的正面及对应的背面；金属引线框架包含数个弯脚，每一弯脚形成延伸端；绝缘封装胶体结合晶片及弯脚；封装胶体具有第一表面及第二表面；晶片的背面系显露于封装胶体第一、二表面中之一的表面而呈裸晶形态；封装胶体第一、二表面中之一的表面周边形成数个容设并限定弯脚延伸端的限位缺口槽。
文档编号H01L23/28GK2631038SQ0320660
公开日2004年8月4日 申请日期2003年7月29日 优先权日2003年7月29日
发明者顾沛川, 鲁明朕, 吴政庭 申请人:南茂科技股份有限公司, 百慕达南茂科技股份有限公司, 宏茂微电子(上海)有限公司