专利名称：具有低电阻值的芯片电阻器及其制造方法
技术领域：
本发明涉及一种例如具有如1Ω以下那样低电阻值的芯片电阻器及其制造方法。
背景技术：
以往，这种芯片电阻器，例如，如以往技术的特开2001-118701号公报等所记载，电阻体利用在如铜等具有低电阻的基材的金属(以下，称为低电阻的金属)中添加如镍等具有比上述基材的金属电阻的高的电阻的金属(以下，称为高电阻的金属)而成的合金形成为长方体。而且，结构上，在该电阻体中的长方体的左右两端设置用于通过锡焊等方法连接到印刷电路板等上的连接端子电极。
另外，在这种芯片电阻器中，其两连接端子电极间的电阻值，在很大程度上依赖于构成该电阻体的合金中的固有电阻。上述合金中的固有电阻，以在低电阻的金属相对于高电阻的金属的比例大时低、在高电阻的金属相对于低电阻的金属的比例大时高的方式，与低电阻的金属相对于高电阻的金属的比例成反比、与高电阻的金属相对于低电阻的金属的比例成正比。
因此，在以往的芯片电阻器中，在预先确定了该电阻体的长方体的沿长方向的长度尺寸和与该长方向呈直角方向的宽度尺寸的情况下，要更加降低该两连接端子电极间的电阻值、即芯片电阻器的电阻值，可形成采用以下任何一方或两方的构成①将上述合金形成提高低电阻的金属相对于高电阻的金属的比例的合金；②加大上述电阻体的板厚尺寸。
但是，一般情况下，金属材料存在电阻因温度而变化的电阻温度系数，已知该电阻温度系数具有纯金属高于合金的性质。
因此，为了降低上述芯片电阻器的电阻值，如上述①那样，在构成该电阻体的合金中增加低电阻的金属(基材的金属)的比例，由于该合金接近上述低电阻的金属(基材的金属)的纯度，因此存在提高上述芯片电阻器的电阻温度系数的问题。
从而，为了降低上述芯片电阻器的电阻值，如上述②那样，加大上述电阻体的板厚尺寸，这不仅导致芯片电阻器的重量的增加，还难于将电阻体的长方向的两端弯曲加工成连接端子电极。并且，还存在非常难进行用于通过对电阻体刻设微调槽调节为规定值的微调的问题。
另外，金属材料的电阻温度系数，在基本上是纯金属的情况下为正(与温度成正比)，但在是将多种该纯金属合金化构成的合金的情况下，在其部分合金中存在呈现负(与温度成反比)的电阻温度系数。在将具有该负的电阻温度系数的合金用作电阻体的时候，存在该负的电阻温度系数，在上述芯片电阻器中仍然呈现负的电阻温度系数的问题。
此外，除上述外，作为这种的低电阻值的芯片电阻器，例如，如以往技术的特开2002-57009号公报等所记载，还有如下的构成，利用在如铜等低电阻的金属中添加如镍等高电阻的金属而成的合金等的金属板将该电阻体形成长方形的芯片体，在该电阻体中的下面中的长方向的两端部分，接合由具有比上述电阻体的合金的电阻低的电阻的金属形成的连接端子片，在该两连接端子电极的表面形成用于锡焊到印刷电路板等上的金属镀层。
但是，该特开2002-57009号公报中记载的芯片电阻器，由于是在电阻体的下面的两端接合用于锡焊到印刷电路板等的金属板制的连接端子电极的构成，因此在锡焊时，有时熔融焊锡会越过两连接端子电极堆积到电阻体的下面，而该电阻体的电阻值变化。因此，为了避免变化该电阻值，必须通过将较大地加厚上述两连接端子电极的厚度尺寸，来扩大从电阻体的下面到印刷电路板的间隙，因此，不仅芯片电阻器的整体的高度尺寸增高，还存在重量增加的问题。
发明内容
本发明的目的在于提供一种解决上述问题的芯片电阻器及其制造方法。
为了实现这样的目的，本发明的具有低电阻值的芯片电阻器，如在第1项发明中，由用高电阻的金属和低电阻的金属的合金形成长方体的电阻体、和设在该电阻体的两端的连接端子电极构成，其特征在于在上述电阻体的表面上，形成有由电阻比构成该电阻体的合金低的纯金属制成的镀层。
此外，在第2项发明中，其特征在于构成上述电阻体的合金具有负的电阻温度系数。
此外，在第3及第4项发明中，其特征在于在上述电阻体的中途部分设置截面积的部分缩小部，并用上述镀层填埋该截面积的部分缩小部。
此外，在第5项发明中，其特征在于形成在电阻体的表面的镀层，在连接端子电极之间被断开、或连接端子电极之间的至少一部分被形成窄宽度。
此外，在第6及第7项发明中，其特征在于将上述连接端子电极设成从电阻体的两端一体延伸到该电阻体的下面侧的形式，并将上述镀层延长到其表面。
此外，在第8项及第9项发明中，其特征在于在上述电阻体的下面的两端固定作为连接端子电极的金属板，并由绝缘体覆盖形成了上述镀层的电阻体的上面和电阻体的下面中的上述连接端子电极之间。
此外，在第10及第11项发明中，其特征在于将电阻体的至少下面除两端部分之外用绝缘体覆盖，在上述电阻体的下面中未被上述绝缘体覆盖的两端部分形成金属镀层，并将该金属镀层作为上述电阻体的连接端子电极。
此外，在第12及第13项发明中，其特征在于与覆盖上述电阻体的下面的绝缘体的厚度大致相等或加厚地形成形成在下面两端部分上的金属镀层的厚度。
此外，在第14及第15项发明中，其特征在于用绝缘体覆盖上述电阻体的上面及左右两侧面。
此外，关于本发明的具有低电阻值的芯片电阻器的制造方法，在第16项发明中，其特征在于，包括由高电阻的金属和低电阻的金属的合金板来制作一体设置多根构成电阻体的引线的引线框的工序；对于上述引线框的各引线的电阻体的表面由纯金属形成镀层的工序；调整上述引线框的各引线的电阻体的电阻值的工序；用绝缘体覆盖上述引线框的各引线的电阻体后，从引线框上切下该电阻体的工序。
此外，在第17项发明中，其特征在于，包括将一体化排列多个用高电阻的金属和低电阻的金属的合金形成长方体的电阻体而成的电阻体用合金板、和使用电阻比该合金板低的金属的连接端子电极用金属板重叠接合，而形成叠层素材金属板的工序；在上述叠层素材金属板的电阻体用合金板的上面形成纯金属的镀层后、去除上述连接端子电极用金属板中的连接端子电极以外的部分，或者，在去除上述叠层素材金属板中的连接端子电极以外的部分后、在上述电阻体用合金板的上面形成纯金属的镀层的工序；用绝缘体覆盖上述电阻体用合金板的上面及上述连接端子电极用金属板的下面中的连接端子电极以外的部分的工序；按每个电阻体切断上述叠层素材金属板的工序。
此外，在第18项发明中，其特征在于，包括由金属板制作长方形的电阻体的工序；对于电阻体的表面形成纯金属镀层的工序；除其两端部分之外，用绝缘体覆盖上述电阻体中的至少下面的工序；对于上述电阻体的下面中的未被上述绝缘体覆盖的两端部分，形成作为上述电阻体的连接端子电极的金属镀层的工序。
此外，第19项发明中，其特征在于，包括由金属板制作长方形的电阻体的工序；对于电阻体的表面形成纯金属镀层的工序；除其下面的两端部分之外，用绝缘体覆盖上述电阻体的下面、下面及左右两侧面的工序；对于上述电阻体的下面中的未被上述绝缘体覆盖的两端部分，形成作为上述电阻体的连接端子电极的金属镀层的工序。
此外，在第20项发明中，其特征在于，包括由金属板制作一体设置多根构成电阻体的引线而成的引线框的工序；对于上述引线框的各引线的电阻体的表面，形成纯金属的镀层的工序；除了其两端部分之外，用绝缘体覆盖上述引线框的各引线的电阻体的至少下面的工序；在从引线框上切下上述引线框的各引线框上的电阻体后、对于其下面中的未被上述绝缘体覆盖的两端部分形成作为上述电阻体的连接端子电极的金属镀层，或者，对于上述各引线的电阻体的下面中的未被上述绝缘体覆盖的两端部分形成作为电阻体的连接端子电极的金属镀层后、从引线框切下电阻体的工序。
如上所述，通过在由高电阻的金属和低电阻的金属的合金制的电阻体的表面形成电阻比上述合金低的纯金属的镀层，而与只由合金构成电阻体时相比，因上述纯金属镀层的部分可相应降低两连接端子电极间的电阻值。
由此，能够不在构成上述电阻体的合金中增加低电阻的金属相对于高电阻的金属的比例，并且，不加大上述电阻体的板厚尺寸的情况下，降低两连接端子电极间的电阻值、即芯片电阻器的电阻值。因此，在使其长度尺寸及宽度尺寸相同的状态下降低芯片电阻器的电阻值的时候，不需要提高低电阻的金属的比例，换句话讲，由于不接近于纯低电阻的金属(基材的金属)的程度，因此不增加电阻温度系数。另外，由于不需要加大上述电阻体的板厚尺寸，所以能够确实避免难于微调电阻值及难于弯曲加工上述连接端子电极，且避免增加重量。
此时，上述纯金属镀层的电阻温度系数，由于一般为正的，因此，如第2项发明所述，通过将电阻体形成具有负的电阻温度系数的金属合金制的，能够使该电阻体的负的电阻温度系数与形成在该电阻体的表面上的镀层的正的电阻温度系数相抵。因此，能够避免在芯片电阻器中呈现负的电阻温度系数、或者能够减小在芯片电阻器中呈现的负的电阻温度系数。
此外，通过形成第3及第4项发明所述的构成，能够更加降低芯片电阻器的电阻值。
并且，通过形成第5项发明所述的构成，能够任意设定芯片电阻器的电阻值。
进而，通过形成第6及第7项发明所述的构成，能够容易在上述电阻体的两端设置连接端子电极，同时利用延长到其表面的镀层来提高该两连接端子电极的相对于印刷电路板等的锡焊性。而且，能够利用延长到两连接端子电极的表面的镀层来降低芯片电阻器的电阻值。
另外，在第8项及第9项发明所述的构成中，在电阻体的下面的两端因定作为连接端子电极的金属板，通过用绝缘体覆盖电阻体的下面的连接端子电极间，而在相对印刷电路板等的锡焊时，由于能够用覆盖其下面的绝缘体阻止熔融焊锡堆积到电阻体的下面，因此通过减薄上述两连接端子电极的厚度，确实降低电阻体的电阻值的变化。所以，能够减小高度尺寸，同时能够谋求轻量化。
另外，如果采用第16及第17项发明所述的制造方法，能够同时低成本地制造多个上述构成的芯片电阻器。
此外，如第10及第11项发明所述，通过除其两端部分之外，用绝缘体覆盖金属板制的电阻体的下面，在该下面中的未被上述绝缘体覆盖的两端部分，形成金属镀层，从而能够将上述金属镀层形成相对于上述电阻体的两端的连接端子电极。换句话讲，由于能够利用厚度薄的金属镀层形成上述电阻体的两端的连接端子电极，所以能够减小芯片电阻器的高度尺寸。
而且，在相对印刷电路板等的锡焊时，由于能够用覆盖该下面的绝缘体来阻止熔融焊锡堆积到电阻体的下面，因此能够通过减薄上述两连接端子电极的厚度，确实降低电阻体的电阻值的变化。所以，能够降低高度尺寸，同时能够谋求轻量化。
在此情况下，如第12及第13项发明所述，通过与覆盖上述电阻体的下面的绝缘体的厚度大致相等或加厚地形成上述金属镀层的厚度，在进行相对于印刷电路板等的锡焊时，能够减小或消除上述金属镀层从印刷电路板上的翘起。因此具有能够提高锡焊的可靠性及强度的优点。
此外，如第18、第19及第20项发明所述，在其制造时，由于不需要接合两块金属板的工序、及切削加工去除上述一方的部分金属板的工序，所以能够大幅度降低制造成本。
特别是如第14、第15及第19项发明所述，通过也用绝缘体覆盖上述电阻体的上面及左右两侧面，而在锡焊时，能够确实降低熔融焊锡附着在电阻体的上面及/或左右两侧面引起的电阻值的变化，另外，在形成上述金属镀层时，由于能够采用筒镀法，有利于简化金属镀工序，进一步降低制造成本。
此外，如果采用第20项发明所述的制造方法，由于使用引线框，能够大量生产，因此能够进一步降低制造成本。
图1是表示本发明的第1实施方式的芯片电阻器的斜视图。
图2是图1的II-II的剖面图。
图3是表示上述芯片电阻器的第1变形例的斜视图。
图4是表示上述芯片电阻器的第2变形例的斜视图。
图5是表示上述芯片电阻器的第3变形例的斜视图。
图6是表示上述芯片电阻器的第3变形例的局部俯视图。
图7是图6的VII-VII的剖面图。
图8是表示制造上述芯片电阻器时的第1工序的斜视图。
图9是表示制造上述芯片电阻器时的第2工序的斜视图。
图10是表示制造上述芯片电阻器时的第3工序的斜视图。
图11是表示制造上述芯片电阻器时的第4工序的斜视图。
图12是表示本发明的第2实施方式的芯片电阻器的斜视图。
图13是图12的XIII-XIII的剖面图。
图14是表示制造上述芯片电阻器时的第1工序的斜视图。
图15是图14的XV-XV的放大剖面图。
图16是表示制造上述芯片电阻器时的第2工序的斜视图。
图17是图16的XVII-XVII的放大剖面图。
图18是表示制造上述芯片电阻器时的第3工序的斜视图。
图19是图18的XIX-XIX的放大剖面图。
图20是表示本发明的第3实施方式的芯片电阻器的斜视图。
图21是表示微调上述电阻体的状态的斜视图。
图22是仰视观察用绝缘体覆盖上述电阻体的状态的斜视图。
图23是图22的XXIII-XXIII的剖面图。
图24是表示本发明的第3实施方式的芯片电阻器的纵剖主视图。
图25是图24的仰视图。
图26是图24的XXVI-XXVI的剖面图。
图27是表示制造上述芯片电阻器时使用的引线框的斜视图。
图28是表示使用上述引线框的制造工序的第1状态的斜视图。
图29是表示使用上述引线框的制造工序的第2状态的斜视图。
具体实施例方式
下面，参照
本发明的实施方式。
图1及图2表示第1实施方式的芯片电阻器1。
该芯片电阻器1，由被形成为长度尺寸为L、宽度尺寸为W及厚度尺寸为T、的长方体的电阻体2、以向该电阻体2的下面侧折弯的方式一体设置在该电阻体2的两端的一对连接端子电极3、覆盖上述电阻体2的耐热合成树脂或玻璃等绝缘体4构成。
上述电阻体2及两连接端子电极3，例如，为如铜·镍合金、镍·铬合金或铁·铬合金等那样，在具有低电阻的基材的金属(以下，称为低电阻的金属)中添加具有比该基材的金属的电阻高的电阻的金属(以下，称为高电阻的金属)而成的合金。
此外，当然也可以将上述低电阻的金属及高电阻的金属的任何一方或双方，形成为低电阻的金属和高电阻的金属的合金。
并且，在上述电阻体2的表面，以该镀层5延伸到上述两连接端子电极3的表面的方式，形成由具有比构成该电阻体2的合金低的电阻的铜或银等纯金属构成的镀层5。
另外，上述镀层5，当然也可以在用绝缘体4覆盖上述电阻体2之前形成。此外，在图1中，符号6是通过激光照射等刻设的微调槽，用于调节上述电阻体2的电阻值。利用刻设该微调槽6进行的电阻值的调节，在形成上述镀层5后，并且，在用绝缘体4覆盖上述电阻体2之前进行。
如此，通过在高电阻的金属和低电阻的金属的合金制的电阻体2的表面，形成由电阻比上述合金低的纯金属构成的镀层5，而与只由合金构成电阻体2时相比，上述纯金属镀层5部分可相应降低两连接端子电极3间的电阻值。由此，能够不在构成上述电阻体2的合金中增加相对于高电阻的金属的低电阻的金属的比例，并且，不加大上述电阻体2的板厚尺寸T的情况下，降低两连接端子电极3间的电阻值，即，芯片电阻器1的电阻值。
另外，芯片电阻器1，在其两连接端子电极3上相对于印刷电路板等进行锡焊。在这种情况下，通过将形成在上述电阻体2的表面上的镀层5延伸到上述两连接端子电极3的表面，能够利用延伸到其表面的镀层5提高该两连接端子电极3相对于印刷电路板等的锡焊性。此外，利用延伸到两连接端子电极3的表面的镀层5，能够进一步降低芯片电阻器1的电阻值。
如图3所示，通过在连接端子电极3、3之间将形成在电阻体2的表面的镀层5断开适当长度S范围，或者如图4所示，通过把形成连接端子电极3、3之间的镀层5一部分变窄、或减薄镀层5的厚度，能够得到提高上述芯片电阻器1的电阻值。此外，如图5所示，通过在电阻体2的下面形成镀层5′，或者加厚上述镀层5的厚度，还能够降低电阻值。通过适当选择如此的构成，能够任意设定电阻值。
另外，如图6及图7所示，对于电阻体2至少开设1个以上的从其长方向侧面向横向延伸的切槽7、或开设贯通孔等，部分缩小该电阻体2的截面积，再通过以形成在电阻体2的表面的镀层5或形成在电阻体2的两面的镀层5、5′来填埋该切槽7或贯通孔等的部分截面积缩小部，而能够将芯片电阻器1的电阻值形成更低的、微小的电阻值。
可是，上述镀层5、5’的纯金属的电阻温度系数，一般是正的。因此，例如，通过对于如43％～45wt％为Ni、余量为铜的铜镍合金等那样具有负的电阻温度系数的合金金属制的电阻体2，形成具有该正的电阻温度系数的纯金属的镀层5、5’，能够使上述电阻体2的负的电阻温度系数与形成在该电阻体2的表面上的镀层5的正的电阻温度系数相抵。因此，能够避免在芯片电阻器1中呈现负的电阻温度系数，或者，能够减小在芯片电阻器1中呈现的负的电阻温度系数。
下面，在制造上述第1实施方式的芯片电阻器1时，能够采用以下所述的方法。
即，如图8所示，在由板厚T的合金板冲压而成引线框A上，在长方向按适当间距的间隔一体设置用于形成多根规定长度尺寸L的电阻体2和其两端的连接端子电极3的引线A1，在该各引线A1的上面中的与上述电阻体2及两连接端子电极3的长度相当的宽度尺寸K的部分上形成由纯金属构成的镀层5。
下面，如图9所示，在从引线框A分开上述各引线A1的一端后，在该各引线A1的两端，接触通电用的探针，通过一边测定电阻体2的电阻值一边利用对电阻体2照射激光束等来开设微调槽6，而将电阻体2的电阻值调整到规定的额定值。
然后，如图10所示，用绝缘体4覆盖上述各引线A1中的电阻体2的部分。
另外，如图11所示，在从引线框A分开上述各引线A1的另一端后，通过进行对两连接端子电极3的弯曲加工，能够得到图1及图2所示的结构的芯片电阻器1。
下面，图12及图13示出本发明的第2实施方式的芯片电阻器11。
该芯片电阻器11，由形成长度尺寸为L、宽度尺寸为W及厚度尺寸为T的长方体构成的电阻体12、固定在该电阻体12的下面的两端的连接端子电极13、覆盖上述电阻体12的绝缘体14构成。
上述电阻体12，与上述第1实施方式时同样，例如，铜·镍合金、镍·铬合金或铁·铬合金等那样，是对于具有低电阻的基材的金属(以下，称为低电阻的金属)中添加具有比该基材的金属电阻的高的电阻的金属(以下，称为高电阻的金属)而成的合金。
对此，两连接端子电极13，是具有比构成上述电阻体12的合金低的电阻的合金制的或铜等纯金属制的。
另外，在上述电阻体12的表面，形成由具有比构成该电阻体12的合金低的电阻的铜或银等纯金属构成的镀层15。
通过形成该镀层15，与上述第1实施方式时同样，与只由合金构成电阻体12时相比，上述纯金属镀层15部分可相应降低两连接端子电极13间的电阻值。因此，能够在不在构成上述电阻体12的合金中增加低电阻的金属相对于高电阻的金属的比例，并且，也不加大上述电阻体12的板厚尺寸T的情况下，降低两连接端子电极13间的电阻值、即芯片电阻器11的电阻值。
即使在该第2实施方式中，当然也能够采用上述图3、图4、图5、图6及图7的构成。
此外，即使在该第2实施方式中，通过将电阻体12设成如43％～45wt％Ni、余量为铜的铜镍合金等那样具有负的电阻温度系数的合金制的，能够避免在芯片电阻器11中呈现负的电阻温度系数，或者，能够减小在芯片电阻器11中呈现的负的电阻温度系数。
另外，在制造上述第2实施方式的芯片电阻器11时，能够采用以下所述的方法。
即，首先，如图14及图15所示，准备在纵向及横向并排一体化多个上述电阻体12而形成的电阻体用合金板B1，在该电阻体用合金板B1的下面，通过重叠接合形成上述连接端子电极13的连接端子电极用金属板B2，制作叠层素材金属板B。在该叠层素材金属板B的上述电阻体用合金板B1的上面中的上述各电阻体12的位置分别形成纯金属镀层15。
然后，如图16及图17所示，在上述叠层素材金属板B的上述连接端子电极用金属板B2中，残留上述电阻体12的两端的连接端子13的部分，利用切削加工或腐蚀等适当的方法去除其他部分。
然后，如图18及图19所示，用绝缘体14覆盖上述叠层素材金属板B上的上述电阻体用合金板B1的整个上面和上述电阻体用合金板B1的下面中的上述各连接端子电极13间的部分。
另外，最后，通过沿区分每个电阻体12的纵向的切断线B’及横向的切断线M”，切断上述叠层素材金属板B，能够得到图12及图13所示的结构的芯片电阻器11。
此外，在本制造方法中，也可以在利用切削加工等方法去除上述叠层素材金属板B上的连接端子电极用金属板B2中的、连接端子电极13以外的部分的工序后，进行在上述叠层素材金属板B上的电阻体用合金板B1的上面形成纯金属镀层15的工序。
下面，根据图20及图26，说明本发明的第3实施方式。首先，图20表示形成长度尺寸为L、宽度尺寸为W及厚度尺寸为T的长方体的电阻体22。该电阻体22，例如，是如铜·镍合金、镍·铬合金或铁·铬合金等那样，对于具有低电阻的基材的金属(以下，称为低电阻的金属)中添加具有比该基材的金属高的电阻的金属(以下，称为高电阻的金属)而成的合金制的。而且，通过长度尺寸L、宽度尺寸W的长方形来形成如此的合金制的厚度尺寸T的金属板。
而且，在该电阻体22的表面形成具有比构成该电阻体22的合金的电阻低的电阻的铜或银等纯金属构成的镀层25。通过形成该镀层25，与上述第1实施方式时同样，与只由合金构成电阻体22时相比，上述纯金属镀层25部分可相应降低两连接端子电极23、23’间的电阻值。因此，能够不在构成上述电阻体22的合金中增加低电阻的金属相对于高电阻的金属的比例，并且，不加大上述电阻体22的板厚尺寸T的情况下，降低两连接端子电极23、23’间的电阻值、即芯片电阻器21的电阻值。
即使在该第3实施方式中，当然也能够采用上述图3、图4、图5、图6及图7的构成。
下面，在上述电阻体22的两端接触通电用的探针，如图21所示，通过一边测定该电阻体22的电阻值一边利用对电阻体22照射激光束等来开设微调槽26，能将电阻体22的电阻值调整到规定的额定值。
然后，如图22及图23所示，用耐热性合成树脂或玻璃等绝缘体24，覆盖上述电阻体22的上面22a、下面22b及左右两侧面22c、22d。在利用该绝缘体24覆盖时，上述电阻体22的下面22b中两端的部分22b’、22b”除外，换句话讲，不覆盖上述电阻体22的下面22b中两端的部分22b’、22b”地构成。
另外，将该多个电阻体装入筒镀容器中，例如，通过进行铜或银等纯金属的金属镀处理，而在未被上述电阻体22中上述绝缘体24覆盖的部分，即，在上述电阻体22的下面22b中两端的部分22b’、22b”，形成金属镀层23、23’，来构成相对于上述电阻体22的两端的连接端子电极。
经过以上工序，能够得到图24～图26所示结构的芯片电阻器21。
即，该芯片电阻器21，由用金属板构成长方形的电阻体22，和除其下面22b中两端的部分22b’、22b”之外覆盖该电阻体22的上面22a、下面22b及左右两侧面22c、22d的绝缘体24构成，在上述电阻体22的下面22b中的未由上述绝缘体24覆盖的两端的部分22b’、22b”，形成由电阻比上述电阻体22的金属低的金属如铜或镍等构成的金属镀层23、23’。
通过此构成，能够将上述金属镀层23、23’形成相对于上述电阻体22的两端的连接端子电极。换句话讲，由于能够用厚度薄的金属镀层23、23’形成上述电阻体22的两端的连接端子电极，所以能够降低芯片电阻器21的高度尺寸H。
此外，在进行相对于印刷电路板等的锡焊时，能够用覆到该下面22b的绝缘体24，来阻止熔融焊料堆积到电阻体22的下面22b。
此时，如上所述，通过形成用绝缘体24也覆盖电阻体22的上面22b及左右两侧面22c、22d的构成，在进行相对于印刷电路板等的锡焊时，还能够可靠阻止熔融焊料附着在电阻体22的上面22a及/或左右两侧面22c、22d上。
进而，通过与上述绝缘体24中覆盖上述电阻体22的下面的部分的厚度t0相等或比其加厚地形成上述两金属镀层23、23’的厚度t1，而在进行相对于印刷电路板等的锡焊时，能够减小或消除上述金属镀层23、23’的从印刷电路板的翘起。
在制造上述构成的芯片电阻器21时，能够更具体地采用使用以下所述的引线框。
即，如图27所示，在由规定厚度的金属板冲压而成引线框C上，沿长方向按适当间距的间隔一体设置多根形成上述电阻体2的引线C1。另外，在电阻体22的表面形成由纯金属构成的镀层25。
下面，如图28所示，在从引线框C分开上述各引线C1的一端后，在该引线C1的电阻体22的两端，接触通电用的探针，通过一边测定电阻体22的电阻值一边利用对电阻体22照射激光束等来开设微调槽26，而将电阻体22的电阻值调整到规定的额定值。
然后，如图29所示，与上述的实施方式相同地，用绝缘体24覆盖上述各引线C1中的电阻体22的部分。
然后，在从引线框C分开上述各引线C1的电阻体22后，通过进行筒镀等金属镀处理，形成作为上述电阻体22的连接端子电极的金属镀层23、23’，制成芯片电阻器21，或者，对于从上述各引线C1的电阻体22中的绝缘体24露出的部分，在形成作为上述电阻体22的连接端子电极的金属镀层23、23’后，从引线框A上分开，制成芯片电阻器21。
如此，通过在芯片电阻器21的制造中使用引线框C，能够进一步降低制造成本。
权利要求
1.一种具有低电阻值的芯片电阻器，由用高电阻的金属和低电阻的金属的合金形成长方体的电阻体、和设在该电阻体的两端的连接端子电极构成，其特征在于在上述电阻体的表面上，形成有由电阻比构成该电阻体的合金低的纯金属的镀层。
2.如权利要求1所述的具有低电阻值的芯片电阻器，其特征在于构成上述电阻体的合金具有负的电阻温度系数。
3.如权利要求1所述的具有低电阻值的芯片电阻器，其特征在于在上述电阻体的中途部分设置截面积的部分缩小部，并用上述镀层填埋该截面积的部分缩小部。
4.如权利要求2所述的具有低电阻值的芯片电阻器，其特征在于在上述电阻体的中途部分设置截面积的部分缩小部，并用上述镀层填埋该截面积的部分缩小部。
5.如权利要求1～4中任一项所述的具有低电阻值的芯片电阻器，其特征在于形成在电阻体的表面的镀层，在连接端子电极之间被断开、或连接端子电极之间的至少一部分被形成窄宽度。
6.如权利要求1～4中任一项所述的具有低电阻值的芯片电阻器，其特征在于将上述连接端子电极设成从电阻体的两端一体延伸到该电阻体的下面侧的形式，并将上述镀层延长到其表面。
7.如权利要求5所述的具有低电阻值的芯片电阻器，其特征在于将上述连接端子电极设成从电阻体的两端一体延伸到该电阻体的下面侧的形式，并将上述镀层延长到其表面。
8.如权利要求1～4中任一项所述的具有低电阻值的芯片电阻器，其特征在于在上述电阻体的下面的两端固定作为连接端子电极的金属板，并用绝缘体覆盖形成了上述镀层的电阻体的上面和电阻体的下面中的上述连接端子电极之间。
9.如权利要求5所述的具有低电阻值的芯片电阻器，其特征在于在上述电阻体的下面的两端固定作为连接端子电极的金属板，并用绝缘体覆盖形成了上述镀层的电阻体的上面和电阻体的下面中的上述连接端子电极之间。
10.如权利要求1～4中任一项所述的具有低电阻值的芯片电阻器，其特征在于将电阻体的至少下面除两端部分之外用绝缘体覆盖，在上述电阻体的下面中未被上述绝缘体覆盖的两端部分形成金属镀层，并将该金属镀层作为上述电阻体的连接端子电极。
11.如权利要求5所述的具有低电阻值的芯片电阻器，其特征在于将电阻体的至少下面除两端部分之外用绝缘体覆盖，在上述电阻体的下面中未被上述绝缘体覆盖的两端部分形成金属镀层，并将该金属镀层作为上述电阻体的连接端子电极。
12.如权利要求10所述的具有低电阻值的芯片电阻器，其特征在于与覆盖上述电阻体的下面的绝缘体的厚度大致相等或加厚地形成形成在下面两端部分上的金属镀层的厚度。
13.如权利要求11所述的具有低电阻值的芯片电阻器，其特征在于与覆盖上述电阻体的下面的绝缘体的厚度大致相等或加厚地形成形成在下面两端部分上的金属镀层的厚度。
14.如权利要求10所述的具有低电阻值的芯片电阻器，其特征在于用绝缘体覆盖上述电阻体的上面及左右两侧面。
15.如权利要求11～13中任一项所述的具有低电阻值的芯片电阻器，其特征在于用绝缘体覆盖上述电阻体的上面及左右两侧面。
16.一种具有低电阻值的芯片电阻器的制造方法，其特征在于，包括由高电阻的金属和低电阻的金属的合金板来制作一体设置多根构成电阻体的引线的引线框的工序；对于上述引线框的各引线的电阻体的表面形成纯金属的镀层的工序；调整上述引线框的各引线的电阻体的电阻值的工序；用绝缘体覆盖上述引线框的各引线的电阻体后，再从引线框上切下该电阻体的工序。
17.一种具有低电阻值的芯片电阻器的制造方法，其特征在于，包括将一体化排列多个用高电阻的金属和低电阻的金属的合金形成长方体的电阻体而成的电阻体用合金板、和使用电阻比该合金板低的金属的连接端子电极用金属板进行重叠接合，而形成为叠层素材金属板的工序；在上述叠层素材金属板的电阻体用合金板的上面形成纯金属的镀层后、再去除上述连接端子电极用金属板中的连接端子电极以外的部分，或者，在去除上述叠层素材金属板中的连接端子电极以外的部分后、再在上述电阻体用合金板的上面形成纯金属的镀层的工序；用绝缘体覆盖上述电阻体用合金板的上面及上述连接端子电极用金属板的下面中的连接端子电极以外的部分的工序；按每个电阻体切断上述叠层素材金属板的工序。
18.一种具有低电阻值的芯片电阻器的制造方法，其特征在于，包括由金属板制作长方形的电阻体的工序；对于电阻体的表面形成纯金属镀层的工序；将上述电阻体中的至少下面除其两端部分之外，用绝缘体覆盖的工序；对于上述电阻体的下面中的未被上述绝缘体覆盖的两端部分，形成作为上述电阻体的连接端子电极的金属镀层的工序。
19.一种具有低电阻值的芯片电阻器的制造方法，其特征在于，包括由金属板制作长方形的电阻体的工序；对于电阻体的表面形成纯金属镀层的工序；将上述电阻体的下面、下面及左右两侧面除其下面的两端部分之外，用绝缘体覆盖的工序；对于上述电阻体的下面中的未被上述绝缘体覆盖的两端部分，形成作为上述电阻体的连接端子电极的金属镀层的工序。
20.一种具有低电阻值的芯片电阻器的制造方法，其特征在于，包括由金属板制作一体设置多根构成电阻体的引线而成的引线框的工序；对于上述引线框的各引线的电阻体的表面，形成纯金属的镀层的工序；将上述引线框的各引线的电阻体中的至少下面除了其两端部分之外，用绝缘体覆盖的工序；在从引线框上切下上述引线框的各引线框上的电阻体后、再对于其下面中的未被上述绝缘体覆盖的两端部分形成作为上述电阻体的连接端子电极的金属镀层，或者，对于上述各引线的电阻体的下面中的未被上述绝缘体覆盖的两端部分形成作为电阻体的连接端子电极的金属镀层后、再从引线框切下电阻体的工序。
全文摘要
一种具有低电阻值的芯片电阻器及其制造方法，其目的是，在具有由高电阻的金属和低电阻的金属形成为长方体的电阻体、和设在该电阻体中的长方体的长方向两端的连接端子电极的芯片电阻器中，能够不会导致增大电阻温度系数及重量地减小该电阻值。该芯片电阻器，通过在上述电阻体的表面上形成由电阻比构成该电阻体的合金低的纯金属构成的镀层，而实现上述目的。
文档编号H01C17/28GK1630919SQ0380360
公开日2005年6月22日 申请日期2003年6月12日 优先权日2002年6月13日
发明者塚田虎之 申请人:罗姆股份有限公司