专利名称：含有钨合金阻挡层的结构及其制作方法
技术领域：
本发明涉及到电子器件如集成电路(IC)芯片的互连线，更确切地说是涉及到封装在集成电路中的铜互连线。
背景技术：
过去，Al-Cu及其有关合金是制作电子器件如集成电路芯片互连线的优选合金。Al-Cu中的Cu含量典型地为0.3-4％。
用Cu和Cu合金代替Al-Cu作为芯片的互连材料在性能上有许多优点。由于Cu和某些铜合金的电阻率低于Al-Cu，使性能得到改善，这样就可使用较窄的线条，并实现较高的引线密度。
Cu金属化的优点已为半导体工业界所认识。事实上，由于其高电导率和改善可靠性，半导体工业正在迅速地舍弃铝而选用铜作为芯片互连材料。
制作芯片互连包括许多相关的工序。具体说来，铜互连是使用所谓的双嵌入(Dual Damascene)工艺，其中一个通道和一条引线是在一个工序中一起制作的。成功地制作双嵌入铜互连线需要克服的几个重要的综合问题是阻挡层和籽层膜的连续性和铜电镀工艺的能力，以在沿双嵌入沟槽侧壁、底面以及沿引线中间得到无缝和无孔的沉积层。此外，1999年版的International Technology Roadmap forSemiconductors呼唤在未来的互连金属化中需要直径小的孔和高的长宽比。
在许多现有技术中，铜是电沉积在铜籽层上的，而铜籽层沉积在扩散层上。扩散阻挡层和Cu籽层二者典型地都是用物理汽相沉积(PVD)、离化物理汽相沉积(IPVD)、或化学汽相沉积(CVD)技术(Hu et al.，Mat.Chem.Phys.，52(1998)5)来沉积的。所有这些方法，PVD、IPVD、和CVD都需要专用的真空设备。而且，扩散阻挡层常由两层(例如，Ti/TiN双层阻挡层)组成。
因此，为简化工艺和/或所需的层，现有技术还有改进的余地。
发明内容
本发明使用某些钨的扩散阻挡层，使得能够实现完全封装的集成电路铜互连线。本发明是关于使用电沉积的含钴和/或镍的钨合金扩散阻挡层的。
本发明也使在阻挡层上用电化学方法直接沉积铜成为可能。
尤其是，本发明涉及到一种电子学结构，该结构含有衬底，衬底的介电层中有通道开孔；此通道开孔具有底层，是将钴、镍或二者沉积在通道开孔的侧壁、下表面而成的；在底层侧壁和下表面上的阻挡层；其中阻挡层包括电沉积的钨合金层，钨合金层至少包括选自钴、镍及其混合物组中的一种。
本发明的另一方面涉及到一种电子学结构的制作方法，包括在衬底上制作绝缘材料层；在绝缘材料层中用光刻确定和制作引线和/或通道凹槽，互连导体材料将沉积在其中；覆盖沉积钴、镍或二者的底层；在底层上电沉积钨合金阻挡层，该阻挡层至少包括选自钴、镍及其混合物组中的一种。
从下面的详细描述，本技术领域的熟练人员将容易明了本发明的其他目的和优点。在下面的描述中，通过简单地说明实现本发明所设想的最佳模式，表示和描述了本发明的优选实施方式。将认识到，此发明可有其他的和不同的实施方式，其几处详情也可在明显不同的方面作出修改而没有背离本发明。因此，其描述只是说明而不是限制。
图1-6为根据本发明的电子学结构在不同的制作阶段的示意图。
具体实施例方式
将参照附图以便于了解本发明。如图1所示，在衬底1(例如，半导体晶片衬底)上提供绝缘材料层2如二氧化硅可得到本发明的结构。
用图2所示的熟知技术在绝缘材料层2中光刻确定和制作引线和/或通道开孔3。根据本发明，在此结构上覆盖沉积钴和/或镍底层4，优选地为钴，如图3所示。此沉积典型地用CVD(化学汽相沉积)法来实现，或优选地用溅射法。溅射法典型地为PVD(物理汽相沉积)或IPVD(离化物理汽相沉积)。溅射典型地是在约1-5kW的电功率和的10-80mTorr的惰性气体(例如氩)压强下进行的。不必进一步讨论底层的沉积，因为这是本技术领域的熟练人员明白了此项公开后容易弄清楚的。
钴和/或镍底层典型地约为10-200nm厚，更典型地约为50-100nm厚。
下面，在底层4上沉积阻挡层5，如图4所示。此阻挡层5为钴和/或镍的合金。所选的钨合金优选地含有与底层4相同的金属。例如，当底层4为钴时，阻挡层5则为钴和钨的合金。此合金也可包含次要合金量的其他材料如磷。
此合金典型地含有至少约2％原子比的钨，更典型地约为15-20％原子比的钨。
能够含有超过10％原子比的钨是十分令人惊讶的。例如，在现有技术的Co-W(P)合金中，无电镀沉积的，W的含量只有7％(Lopatin et al.，Mat.Res.Soc.Symp.Proc.Vol.451(1997)463)。使用本发明能得到W含量约达20％原子比的Co-W(P)合金，和W含量约达15％原子比的Co-W合金。
阻挡层5典型地约为5-200nm厚，更典型地约为10-100nm厚。
阻挡层5典型地用电沉积在溅射的底层4上。电沉积阻挡层5用的溶液包含钨离子源如(NH4)2WO4和(NH4)10W12O41；钴离子源如CoCl2或CoSO4或镍离子源如NiCl2、Ni(NO3)2或NiSO4；络合剂，表面活性剂和pH值调节剂。例如，一种电沉积Co-W合金的合适溶液含有(NH4)2WO4(或(NH4)10W12O41)，CoCl2(或CoSO4)，柠檬酸钠(Na3-citrate)，NH4Cl，Triton X-114，加NH4OH至pH9.26。一种电沉积Co-W(P)合金的溶液含有(NH4)2WO4，CoCl2，柠檬酸钠，硼酸，Triton X-114，加NH4OH至pH8.90，以及Na2H2PO2。Co2+离子的络合度和溶液的pH值被调节至得到所需的合金结构和所需粘附强度，这对于本技术领域的熟练人员一旦明白了本公开是很容易调节的。在合金的电沉积中，沉积金属量的比值(M1/M2)或电流密度的比值(i1/i2)取决于交换电流密度、转换系数、平衡电位、以及界面的电位差。平衡电位，在某些情形下的交换电流密度和转换系数，可由溶液中络合的金属离子和改变pH值来改变。按照能斯脱方程(Nernst equation)，平衡电位与金属离子及配合基的浓度(活性)、该离子的络合剂有关。这样，在合金的电沉积中，合金的组分可由改变溶液中金属离子的浓度和pH值来改变。本技术领域的熟练人员可用此法和改变界面的电位差(超电位)来得到所需的结构和合金性质。
W的含量可由改变沉积的电流密度来控制。此电流密度典型地为约5-20mA/cm2。扩散阻挡层防止Cu从互连线扩散入绝缘体(例如，SiO2或其他具有低介电常数的绝缘体)和Si衬底。
然后在扩散阻挡层5上沉积铜或铜合金层6，如图5所示。铜可直接沉积在阻挡层5上，无须任何附加的籽层，籽层是用电化学沉积法如电镀或无电镀来沉积的。合适的电镀液成分的实例公开在序号为09/348632的美国专利中，这里引入作为参考。用镀铜来填充引线和/或通道的开孔3。
在衬底上表面上的任何层4、5和6都可如图6所示用例如化学机械抛光法来除去，以提供平整的结构，使铜与衬底齐平，并达到各引线和/或通道的电隔离。
如果需要，化学机械抛光可在沉积铜之前进行，如果是无电镀铜的话。
本发明的技术可用于单嵌入和双嵌入结构。
下面介绍一些非限定实例以进一步说明本发明。
实例1Co-W衬层从下列成分的碱性溶液电沉积在有图形的晶片上，晶片上覆盖溅射有100nm的Co(NH4)10W12O41·H2O 5-30g/LCoCl2·6H2O 10-40g/LNa3-citrate·2H2O 20-80g/LNH4Cl15/40g/LpH9.26，用NH4OH调节Triton X-114 0.05-1.0mL/L温度 20-35℃Co阳极电沉积是在10mA/cm2的沉积率下进行的。
沉积成分的俄歇分析表明，沉积的合金含有15.1％的W。沉积的0.35im宽的引线(互连线)是保形的，厚约200nm。
实例2重复实例1，除了沉积率为20mA/cm2外。沉积成分的俄歇分析表明，沉积的合金含有7.6％的W。沉积的0.35im宽的引线是保形的，厚约160nm。
实例3Co-W衬层从下列成分的碱性溶液电沉积在有图形的晶片上，晶片上覆盖溅射有100nm的Co(NH4)2WO45-25g/LCoCl2·6H2O10-40g/LNa3-citrate·2H2O 20-80g/LNH4Cl 15-40g/LNa2H2PO25-20g/L
pH8.11，用NH4OH调节Triton X-114 0.05-1.0mL/L温度 60-85℃Co阳极电沉积是在5mA/cm2的沉积率下进行的。
沉积层的俄歇分析表明，沉积的合金含有12.3％的W和2.9％的P。沉积层厚约75nm。
实例4重复实验3，除了沉积率为10mA/cm2外。
沉积层的俄歇分析表明，沉积的合金含有18.8％的W和2.4％的P。沉积层厚约70nm。
前面的描述说明和描述了本发明。此外，此公开表示和描述的只是本发明的优选实施方式，但如上所述，应知本发明能用于各种其他的组合、变更、和场合，也能在这里所表达的发明概念范围内作出与上述讲述和/或相关技术的技艺或知识相称的改变或修改。还打算由上述的实施方式来说明实现本发明的最佳模式，并使本技术领域的其他熟练人员能够以这种或其他实施方式以及此发明的特殊应用或使用所需的各种修改来利用此发明。因此，此描述不欲将此发明限于这里所公开的形式。权利要求也可被解释为包括可能的实施方式。
权利要求
1.一种电子结构包含具有介电层的衬底，介电层中有通道开孔；通道开孔具有钴、镍或二者的底层，所述底层沉积在通道开孔的侧壁和下表面；以及在底层侧壁和下表面上的阻挡层；其中阻挡层包括电沉积的合金层，合金层包含选自由钴、镍、及其混合物组成的组之中的至少一种；和钨。
2.权利要求1的结构，还包含在阻挡层上填充通道开孔的铜或铜合金。
3.权利要求1的结构，其中介电层包括二氧化硅。
4.权利要求1的结构，其中通道开孔约100-500nm深。
5.权利要求1的结构，其中底层约10-200nm厚。
6.权利要求1的结构，其中底层包括钴。
7.权利要求1的结构，其中阻挡层包括钴-钨合金。
8.权利要求1的结构，其中合金包含至少约2％原子比的钨。
9.权利要求1的结构，其中合金包含约15％原子比的钨。
10.权利要求1的结构，其中合金包含约19％原子比的钨，且为钴-钨和磷的合金。
11.权利要求10的结构，其中合金包含约2-10％的磷。
12.权利要求1的结构，其中阻挡层厚约5-200nm。
13.一种电子结构的制作方法，包括在衬底上制作绝缘材料层；在绝缘材料层中光刻确定和制作用于引线和/或通道的凹槽，互连导体材料将沉积在其中；覆盖沉积钴、镍或二者的底层；在底层上电沉积合金阻挡层，合金包含选自由钴、镍、及其混合物组成的组中的至少一种；和钨。
14.权利要求1的方法，还包括在阻挡层上沉积铜或铜合金来填充凹槽。
15.权利要求14的方法，其中铜或铜合金是用化学汽相沉积法直接沉积在阻挡层上的。
16.权利要求14的方法，还包括使该结构平面化。
17.权利要求13的方法，其中覆盖沉积是用溅射或CVD法。
18.权利要求13的方法，其中底层包含钴。
19.权利要求13的方法，其中阻挡层包含钴-钨合金。
20.权利要求13的方法，其中合金包含至少约2％原子比的钨。
21.权利要求13的方法，其中合金包含约15％原子比的钨。
22.权利要求13的方法，其中合金包含约19％原子比的钨，且为钴-钨和磷的合金。
23.权利要求22的方法，其中合金包含约2-10％的磷。
24.权利要求13的方法，其中阻挡层厚约5-200nm。
25.权利要求13的方法，其中介电层包括二氧化硅。
26.权利要求13的方法，其中通道开孔约100-500nm深。
27.权利要求13的方法，其中底层约10-200nm厚。
28.权利要求13的方法，其中覆盖淀是用PVD或IPVD法。
29.采用权利要求13的方法得到的电子结构。
全文摘要
互连线结构包含具有介电层的衬底，介电层中有通道开孔；其中的开孔中有钴和/或镍底层、钴和/或镍合金阻挡层；并提供钨。
文档编号H01L21/3205GK1505141SQ20031011973
公开日2004年6月16日 申请日期2003年12月3日 优先权日2002年12月4日
发明者帕纳约蒂斯·安德里察考斯, 史蒂文·H·贝彻, 桑德拉·G·马尔霍特拉, 米兰·保诺维奇, 克雷格·兰塞姆, G 马尔霍特拉, H 贝彻, 兰塞姆, 保诺维奇, 帕纳约蒂斯 安德里察考斯 申请人:国际商业机器公司