专利名称：基于Si/SiGe的空穴型共振隧穿二极管的制作方法
技术领域：
本发明属于新型半导体器件和纳米电子器件领域，特别涉及一种基于Si/SiGe的空穴型共振隧穿二极管。
背景技术：
随着硅基超大规模集成电路平面工艺技术的不断发展，微电子器件的特征尺寸不断缩小日益接近其物理极限。在该尺寸量级上，微电子器件的量子效应在载流子传输和器件工作上将占主导地位。这种特征尺寸为纳米量级且利用量子效应工作的半导体器件一般被称为纳米量子器件。例如量子点器件，单电子器件，共振隧穿二极管等等。其中，共振隧穿二极管因其制作加工工艺较为成熟而且具有独特的微分负阻特性，更加受到众多研究者的青睐。将它用于高频振荡器、多值逻辑电路及存储器电路等电路设计中能够有效地减少电路中器件单元数目，并且能够减小芯片面积。所以，共振隧穿二极管被公认为是极富发展前景的纳米量子器件之一。
美国专利US6229153公布了一种采用GaAs/AlGaAs/InGaAs材料制备共振隧穿二极管的方法。但是该种方法存在着造价高，与当前主流的Si半导体平面工艺不兼容等问题，使其应用受到极大的限制。
本发明提出一种基于Si/SiGe的空穴型共振隧穿二极管。它的制作工艺与当前主流的Si半导体平面工艺相兼容，能够更有效的提高集成电路的集成度。采用Si/SiGe材料制作空穴型共振隧穿二极管的原理如下当在Si衬底上外延生长的SiGe应变层的厚度小于其临界厚度时，弛豫Si和应变SiGe之间的能带不连续主要出现在价带，导带近似连续。我们正是利用这种价带的不连续性构造空穴型共振隧穿二极管所需的双势垒单量子阱结构。
发明内容
本发明的目的是提出一种基于Si/SiGe的空穴型共振隧穿二极管。其特征在于采用应变SiGe层做空穴量子阱，未掺杂的Si做空穴势垒。其主要组成部分有高掺杂P型Si衬底，在此衬底上采用化学气相淀积方法或分子束外延方法依次淀积上未掺杂的SiGe层、Si层、SiGe层、Si层、SiGe层及重掺杂的P型Si形成的台面结构，和分别在衬底上和台面结构上溅射金属形成的电极。
本发明的有益效果是已有实验证明它达到了预期目的，在室温下能够观察到明显的微分负阻现象。制作工艺与当前主流的Si半导体平面工艺相兼容，能够更有效的提高集成电路的集成度。
图1a为基于Si/SiGe的空穴型共振隧穿二极管结构示意图。
图1b为图1a.对应能带图。
图2a偏压为0下价带能级示意图。
图2b偏压为Va下价带能级示意图。
图2c偏压为Vb下价带能级示意图。
图2d为基于Si/SiGe的空穴型共振隧穿二极管的电流电压关系曲线示意图。
图3为测试的基于Si/SiGe的空穴型共振隧穿二极管的电流电压关系曲线图。
具体实施例方式
图1a所示为基于Si/SiGe的空穴型共振隧穿二极管结构示意图。采用双势垒单量子阱结构，在重掺杂P型(掺杂浓度要求大于1E+19cm-3)Si衬底7上，采用化学气相淀积法依次生长以下各层厚度为8nm-20nm的SiGe层1，其中Ge占体积比0.2-0.5％，作为第一spacer区；厚度为1nm-6nm的Si层2，做为第一势垒区；厚度为2nm-6nm的SiGe层3，其中Ge占体积比0.2-0.5％，做为量子阱区；厚度为2nm-6nm的Si层4，做为第二势垒区；厚度为8nm-20nm的SiGe层5，其中Ge占体积比0.2-0.5％，作为第二spacer区；厚度为1um-3um的重掺杂P型(掺杂浓度大于1E+19cm-3)Si层6做接触层，用以制作电极引线。
当在Si衬底上外延生长的SiGe应变层的厚度小于其临界厚度时，弛豫Si和应变SiGe之间的能带不连续主要出现在价带，导带近似连续。而体Si禁带比应变SiGe的禁带宽，所以Si层做空穴势垒，应变SiGe层做空穴量子阱。图1a所示结构对应的能带图如图1b所示。因为做为量子阱的SiGe层很薄，接近电子的德布罗意波长的量级，阱中的空穴能级根据量子效应分裂成若干个分立能级。在图2a中给出了偏压为零时热平衡状态的情况。当偏压增加时，阳极一侧接近势垒的地方形成一个空穴积累区，在阴极一侧靠近势垒的地方形成耗尽区。只有很少的空穴能够隧穿通过双势垒。一旦偏压达到Va值时，使阳极一侧价带中被占据的能态与量子阱中E1空能态齐平，此时发生共振隧穿，如图2b所示。在这一点，许多的空穴能够隧穿通过左边势垒进入量子阱中，并接着隧穿通过右边势垒进入阴极一侧价带中未被占据的能态。当偏压进一步增加到Vb时，图2a中左边的价带边上升高过E1，能够隧穿过势垒的电子数剧减，如图2c所示。谷值电流主要是源于过剩载流子的电流组分，它随偏压的增加而增加。声子协助或杂质协助隧穿对这个电流亦有贡献。基于Si/SiGe的空穴型共振隧穿二极管电流电压关系曲线示意图如图2d所示。
该基于Si/SiGe的空穴型共振隧穿二极管制备过程为1.在已准备好的重掺杂P型衬底7上气相淀积各层薄膜；2.采用RIE干法刻蚀外延好的材料，得到台面结构；3.用LPCVD生长一层SiO2，作为绝缘层8；4.光刻后湿法腐蚀出电极接触孔；5.溅射铝膜，作为电极引线；6.光刻、腐蚀出衬底电极9和台面电极10，并合金化。
如果我们在台面电极10和衬底电极9之间加上电压，测试流过该单元的电流，我们就可以得到该单元的电流电压关系曲线。本基于Si/SiGe的空穴型共振隧穿二极管样品电流电压关系曲线如图3所示，其曲线形状与图2d所示电流电压关系曲线相似。
权利要求
1.一种基于Si/SiGe的空穴型共振隧穿二极管，其特征在于用应变SiGe层做空穴量子阱，用Si做空穴势垒，形成空穴的双势垒单量子阱结构，用高掺杂P型Si作衬底，在此衬底上采用化学气相淀积方法或分子束外延等方法依次淀积上未掺杂的SiGe层、Si层、SiGe层、Si层、SiGe层及重掺杂的P型Si形成的台面结构，并分别在衬底上和台面结构溅射金属形成电极。
全文摘要
本发明公开了属于新型半导体器件和纳米电子器件领域的一种基于Si/SiGe的空穴型共振隧穿二极管。采用应变SiGe层做空穴量子阱，用Si做空穴势垒，形成空穴的双势垒单量子阱结构。用高掺杂P型Si作衬底，在此树底上采用化学气相淀积方法或分子束外延等方法依次淀积上未掺杂的SiGe层、Si层、SiGe层、Si层、SiGe层及重掺杂的P型Si形成的台面结构，并分别在衬底上和台面结构上形成的电极。实验证明在室温下对样品进行电流电压特性测试能够观察到明显的微分负阻现象。制作工艺与当前主流的Si半导体平面工艺相兼容，能够更有效地提高集成电路的集成度。
文档编号H01L29/88GK1564325SQ20041000624
公开日2005年1月12日 申请日期2004年3月17日 优先权日2004年3月17日
发明者陈培毅, 熊晨荣, 邓宁, 王燕, 王民生 申请人:清华大学