专利名称：薄膜晶体管阵列基板及其制造方法
技术领域：
本发明涉及到液晶显示(LCD)装置及其制造方法。本发明具体涉及到一种薄膜晶体管阵列基板，所形成的衬垫料不会影响孔径比。
背景技术：
液晶显示器(LCD)都是用电场控制液晶材料的光透射比来显示图像。液晶显示器的公共电极被形成在上基板上，象素电极被形成在下基板上，布置成彼此面对的两个电极，用公共电极和象素电极之间形成的电场驱动液晶。
液晶显示器具有一个薄膜晶体管阵列基板(下基板)和一个滤色片阵列基板(上基板)，两个基板彼此面对并粘结到一起，用来在两个基板之间均匀维持一个盒间隙的衬垫料，以及处在由衬垫料所提供的空间内的液晶。
薄膜晶体管阵列基板包括多条信号线，多个薄膜晶体管，以及用来对准上面所形成的液晶的定向膜。滤色片基板包括用来表现色彩的滤色片，防止漏光的黑色矩阵，以及用来对准上面所形成的液晶的定向膜。
衬垫料被划分成按散布方法形成的球形衬垫料和按光刻技术形成的图形衬垫料。
用一个散布器在基板上分散球形衬垫料来维持上下基板之间的盒间隙。然而却难以均匀散布球形衬垫料。另外，球形衬垫料会在上下基板之间滚动，引起波纹现象。
图形衬垫料是采用光刻技术(photolithography)在基板上形成的图形，使得衬垫料被固定在特定位置来维持上下基板之间的盒间隙。然而，由于图形衬垫料是用光刻技术形成的，需要一个额外的掩模步骤。另外，在用光刻技术形成图形衬垫料时，仅有一小部分衬垫料材料被实际用于形成图形衬垫料，而95％以上的大部分衬垫料材料要从基板上除去，这样会增加生产成本。
为了解决这一问题，有人提出了用喷墨设备形成具有衬垫料的薄膜晶体管阵列基板。
图1的平面图表示现有技术的薄膜晶体管阵列基板，在其中用喷墨设备形成衬垫料，而图2表示沿图1中I-I’线提取的薄膜晶体管阵列基板的截面图。
参见图1和2，现有技术的薄膜晶体管阵列基板包括按彼此交叉的方式形成在下基板1上的栅极线2和数据线4，形成在各个交叉点上的薄膜晶体管，交叉点所限定的象素区34内的象素电极22，形成在栅极线2和一个存储电极24之间的交叠部分的一个存储电容28，以及与存储电容28交叠的一个衬垫料32。
栅极线2向薄膜晶体管30的栅极6提供栅极信号。形成的栅极线在栅极线2和数据线4彼此交叠并将一个栅极绝缘薄膜12夹在中间的区域上具有第一宽度W1，并在象素电极22之间的区域上具有比第一宽度W1要宽的第二宽度W2。也就是说，栅极线2在与数据线4交叠的区域具有比较窄的宽度。这样就能降低提供给数据线4的象素信号与提供给栅极线2的栅极信号之间的耦合造成的信号干扰。
所形成的数据线4具有第三宽度W3，并通过薄膜晶体管30的漏极10向象素电极22提供象素信号。
薄膜晶体管30响应栅极线2的栅极信号对连接到象素电极22的数据线4的象素信号充电。为此，薄膜晶体管30包括连接到栅极线2的栅极6，连接到数据线4的源极8，以及连接到象素电极22的漏极10。薄膜晶体管30还包括与栅极6交叠的一个有源层14，将栅极绝缘薄膜12夹在中间，并在源极8和漏极10之间限定了一个沟道。在有源层14上有一个欧姆接触层16，其用于与源极8和漏极10形成电阻接触。
通过第一接触孔20a连接到薄膜晶体管30的漏极10的象素电极22穿过一个钝化薄膜18被形成在象素区34内。
由此在通过薄膜晶体管30获得象素信号的象素电极22与获得一个参考电压的公共电极(未表示)之间形成一个电场。在提供这样一个电场时，按预定方向布置在薄膜晶体管阵列基板和滤色片阵列基板之间的液晶分子因液晶分子的介电各向异性而旋转。结果，象素区34上的光透射比就会按照液晶分子的旋转量有所不同，这样就能显示出图像。
存储电容28包括栅极线2，与栅极线2交叠的存储电极24，夹在中间的栅极绝缘薄膜12，以及通过贯穿钝化薄膜18的第二接触孔20b连接到存储电容28的象素电极22。存储电容28能使充入象素电极22的象素信号稳定维持到充入下一个象素信号。
衬垫料32在薄膜晶体管阵列基板和滤色片阵列基板之间维持一个盒间隙。用一个喷墨设备在薄膜晶体管阵列基板上与滤色片阵列基板的黑色矩阵(未表示)交叠的区域形成衬垫料32。也就是说，形成的衬垫料32与形成在薄膜晶体管阵列基板上的TFT30或存储电容28交叠。
以下要参照图3A到3C详细解释用喷墨设备制造衬垫料32的一种方法。
如图3A所示，将一个喷墨设备40对准下基板1。然后如图3B所示用喷墨设备40在下基板1的TFT30或存储电容28上面散布一种衬垫料材料33。如果对喷墨头44的压电元件施加一个电压，就会产生一个物理压力。这一物理压力形成一个导管，用来将容纳衬垫料材料33的罐42连接到一个喷嘴46，反复挤压释放，通过喷嘴46将衬垫料材料33散布到下基板1上。
然后将通过喷墨设备40的喷嘴46散布到下基板1上的衬垫料材料33对一个光源48发出的紫外线曝光，或是如图3C所示执行热处理。这样就能按预定的宽度W和高度H在下基板1上固定衬垫料32。
在按照现有技术用喷墨设备形成衬垫料32的过程中，低粘度的衬垫料材料33借助重力通过喷嘴，被散布到基板1上。这样，衬垫料材料33就会广泛散布，难以将衬垫料32固定在预定位置。换句话说，为了不影响LCD的孔径比，衬垫料32必须需要形成在下基板能够被上基板的黑色矩阵覆盖的区域上，这些区域包括TFT30，存储电容28，数据线4，和栅极线2。对于散布的衬垫料32，衬垫料32不期望地形成在没有与黑色矩阵交叠的象素电极上，这样会影响孔径比，并且衬垫料32会在象素电极22上作为污点出现。
发明内容
对此，本发明提出了一种薄膜晶体管阵列基板及其制造方法，能够基本上消除因现有技术的局限和缺点造成的这些问题。
本发明的优点是提供了一种薄膜晶体管阵列基板，所形成的衬垫料不会影响孔径比。
以下要说明本发明的附加特征和优点，有些内容可以从说明书中看出，或者是通过对本发明的实践来学习。采用说明书及其权利要求书和附图中具体描述的结构就能实现并达到本发明的目的和其他优点。
为了按照本发明的意图实现上述目的和其他优点，以下要具体和广泛地说明，一种薄膜晶体管阵列基板例如是包括一个基板上的栅极线；栅极线上的栅极绝缘薄膜；栅极绝缘薄膜上的数据线，数据线与栅极线交叉限定象素区，栅极绝缘薄膜位于栅极线与数据线之间，栅极线和数据线至少有一个包括一个突起；栅极线和数据线交叉点上的薄膜晶体管；象素区上的象素电极，所述象素电极连接到薄膜晶体管；以及用喷墨系统分配在突起内的衬垫料。
按照本发明的另一方面，制造薄膜晶体管阵列基板的一种方法例如是包括在一个基板上形成栅极线；在栅极线上形成栅极绝缘薄膜；在栅极绝缘薄膜上形成数据线，数据线与栅极线交叉限定象素区，栅极绝缘薄膜位于栅极线与数据线之间，栅极线和数据线至少有一个包括一个突起；在栅极线和数据线交叉点上形成薄膜晶体管；在象素区上形成象素电极，象素电极连接到薄膜晶体管；以及用喷墨系统在突起内形成衬垫料。
按照本发明的另一方面，制造薄膜晶体管阵列基板的一种方法例如是包括在下基板上形成栅极线；形成与栅极线交叉限定一个象素区的数据线，数据线与栅极线交叉限定一个象素区，其中栅极线和数据线至少有一个包括一个突起；在栅极线和数据线交叉点上形成薄膜晶体管，薄膜晶体管包括源极，漏极和栅极；在象素区上形成象素电极，象素电极连接到薄膜晶体管的漏极；以及用一个分配器在突起内形成衬垫料。
应该意识到以上对本发明的概述和下文的详细说明都是示例性和解释性的描述，都是为了进一步解释所要求保护的发明。
所包括的用来便于理解本发明并且作为本申请一个组成部分的附图表示了本发明的实施例，连同说明书一起可用来解释本发明的原理。在附图中图1的平面图表示现有技术的薄膜晶体管阵列基板；图2表示沿图1中I-I’线提取的薄膜晶体管阵列基板的截面图；
图3A到3C的截面图表示按照现有技术用喷墨系统形成衬垫料的一种制造工艺；图4的平面图表示形成在没有被黑色矩阵遮挡的象素电极上的一个衬垫料；图5的平面图表示按照本发明第一实施例的薄膜晶体管阵列基板；图6是沿图5中的II-II’线提取的薄膜晶体管阵列基板的一个截面图；图7的平面图表示图5中所示另一种类型的薄膜晶体管阵列基板；图8A到8F的平面图和截面图表示图5和6中所示薄膜晶体管阵列基板的一种制造工艺；图9的平面图表示按照本发明第二实施例的薄膜晶体管阵列基板；图10是沿图9中的III-III’线提取的薄膜晶体管阵列基板的一个截面图；图11的平面图表示图9中所示另一种类型的薄膜晶体管阵列基板；图12A到12E的平面图和截面图表示图9和10中所示薄膜晶体管阵列基板的一种制造工艺；图13A到13E的平面图和截面图表示图12B中所示薄膜晶体管阵列基板制造工艺中的第二掩模步骤；以及图14的平面图表示按照本发明第三实施例的薄膜晶体管阵列基板。
具体实施例方式
以下要具体参照附图描述本发明的实施例。
图5的平面图表示按照本发明第一实施例的薄膜晶体管阵列基板，而图6是沿图5中的II-II’线提取的薄膜晶体管阵列基板的一个截面图。
参见图5和6，按照本发明第一实施例的薄膜晶体管阵列基板包括具有不同宽度的栅极线52和与下基板上的栅极线52交叉的数据线54，二者之间有一个栅极绝缘薄膜62。薄膜晶体管阵列基板还包括形成在交叉点上的薄膜晶体管80，被交叉点限定的象素区84内的象素电极72，形成在栅极线52与一个存储电极74之间交叠部分上的一个存储电容78，以及与存储电容78交叠形成的一个衬垫料82。
栅极线52向薄膜晶体管80的栅极56提供栅极信号。栅极线52包括限定一个象素区84的线部分52a和从线部分52a突出的突起52b。形成线部分52a的宽度是d1，比现有技术中栅极线的第一宽度W1要窄，用来补偿因突起52b引起的象素电极72的孔径比下降。突起52b的宽度d2比线部分52a要宽，在线部分52a中用喷墨设备形成与存储电极74交叠的衬垫料82。按照本发明的第一实施例，突起52b的垂直宽度大约是30μm-50μm，与数据线54平行，而水平宽度大约是30μm-50μm，与数据线54垂直。突起52b可以采取矩形形状，其宽度如图5所示大于衬垫料82的直径，或是可以采取圆形形状，其直径如图7所示大于衬垫料82的直径。
数据线54通过薄膜晶体管80的漏极60向象素电极72提供象素信号。
薄膜晶体管80响应栅极线52上的栅极信号将数据线54上象素信号充入象素电极72。为此，薄膜晶体管80包括连接到栅极线52的栅极56，连接到数据线54的源极58，以及连接到象素电极72的漏极60。另外，薄膜晶体管80还包括与栅极56交叠的一个有源层64，二者之间是栅极绝缘薄膜62，并且在源极58和漏极60之间限定了一个沟道。在有源层64上是一个欧姆接触层66，用来与源极58和漏极60形成电阻接触。
通过贯穿一个钝化薄膜68的第一接触孔70a连接到薄膜晶体管80的漏极60的象素电极72被形成在象素区84内。
这样就会在通过薄膜晶体管80获得象素信号的象素电极72与获得一个参考电压的公共电极(未表示)之间形成一个电场。在提供这样一个电场时，按预定方向布置在薄膜晶体管阵列基板和滤色片阵列基板之间的液晶分子因液晶分子的介电各向异性而旋转。结果，象素区84上的光透射比就会按照液晶分子的旋转量有所不同，这样就能显示出图像。
存储电容78包括栅极线52，与栅极线52交叠的存储电极74，夹在中间的栅极绝缘薄膜62，以及通过贯穿钝化薄膜68的第二接触孔70b连接到存储电极74的象素电极72。存储电极74与栅极线52的突起52b交叠，将栅极绝缘薄膜62夹在中间。按照本发明原理的存储电极74可以和栅极线52的线部分52a及突起52b都部分交叠，为了增大存储电容78的容量而制造成“T”形。存储电容78能使充入象素电极72的象素信号稳定维持到充入下一个象素信号。
衬垫料82在薄膜晶体管阵列基板和滤色片阵列基板之间维持一个盒间隙。可以用一个喷墨设备在栅极线52的突起区域上形成按照本发明原理具有半圆形或半椭圆形的衬垫料82，使衬垫料82与滤色片基板的黑色矩阵(未表示)交叠。也就是说，形成的衬垫料82与存储电容78交叠。
图8A到8F的平面图和截面图表示图5和6中按照本发明第一实施例的薄膜晶体管阵列基板的一种制造工艺。
参见图8A，用第一掩模步骤在下基板51上形成包括栅极线52和栅极56的第一导电图形组。具体地说，在下基板51上用淀积技术例如是溅射方法形成一个栅极金属层。栅极金属层可以用铝(Al)，铝合金，钼(Mo)和铜(Cu)等等制成。然后用包括蚀刻步骤的光刻步骤对栅极金属层构图，形成包括具有线部分52a和突起52b的栅极线52及栅极56的第一导电图形组。
参见图8B，用第二掩模步骤在具有第一导电图形组的下基板51上形成栅极绝缘薄膜62及包括一个有源层64和一个欧姆接触层66的半导体图形。具体地说，用诸如等离子体增强化学蒸汽淀积(PECVD)方法和溅射方法等淀积技术在具有第一导电图形组的下基板51上形成栅极绝缘薄膜62。栅极绝缘薄膜62是用无机绝缘材料例如是氧化硅(SiOx)或氮化硅(SiNx)构成的。用诸如等离子体增强化学蒸汽淀积(PECVD)方法等淀积技术在具有栅极绝缘薄膜62的下基板51上依次形成第一半导体层和第二半导体层。此处的第一半导体层是用没有掺杂杂质的非晶硅构成的，而第二半导体层是用掺杂了N-型或P-型杂质的非晶硅构成的。然后用包括干法蚀刻工艺的光刻工艺对第一和第二半导体层构图，形成包括有源层64和欧姆接触层66的半导体图形。
参见图8C，用第三掩模步骤在具有半导体图形的下基板51上形成第二导电图形组。具体地说，用诸如溅射方法等淀积技术在上面形成了半导体图形的栅极绝缘薄膜62上淀积一个源极/漏极金属层。源极/漏极金属层是用铬(Cr)，钼(Mo)和铜(Cu)构成的。然后用诸如蚀刻工艺等光刻工艺对源极/漏极金属层构图，形成包括数据线54，存储电极74，源极58和漏极60的第二导电图形组。然后采用干法蚀刻工艺用源极58和漏极60作为掩模消除薄膜晶体管沟道部分上的欧姆接触层66，暴露出有源层64。
参见图8D，用第四掩模步骤在具有第二导电图形组的下基板51上形成包括第一和第二接触孔70a和70b的钝化薄膜68。具体地说，钝化薄膜68被形成在栅极绝缘薄膜62上。钝化薄膜68是用无机绝缘材料制成的，例如是栅极绝缘薄膜62采用的材料，或是具有小介电常数的一种有机绝缘材料，例如是一种丙烯酸有机化合物，BCB(苯并环丁烯，benzocyclobutene)，或是PFCB(全氟环丁烷，perfluorocyclobutane)等等。用包括干法蚀刻工艺的光刻工艺对钝化薄膜68构图，形成第一和第二接触孔70a和70b。形成的第一接触孔70a贯穿钝化薄膜68暴露出漏极60，而形成的第二接触孔70b贯穿钝化薄膜68暴露出存储电极74。
参见图8E，用第五掩模步骤在具有钝化薄膜68的下基板51上形成第三导电图形组。具体地说，用诸如溅射方法等淀积技术在钝化薄膜68上形成一个透明导电薄膜。透明导电薄膜是用铟锡氧化物(ITO)，氧化锡(TO)，铟锌氧化物(IZO)或铟锡锌氧化物(ITZO)构成的。然后用光刻工艺对透明导电薄膜构图形成象素电极72。象素电极72通过第一接触孔70a连接到漏极60，并且通过第二接触孔70b连接到存储电极74。
参见图8F，在具有象素电极72的下基板51上形成一个衬垫料82。具体地说，在与栅极线52的突起5交叠的象素电极72上用喷墨系统形成一种衬垫料材料。然后用紫外线或热处理步骤使衬垫料材料固化，形成与栅极线52的突起52b交叠的具有预定高度和宽度的衬垫料82。
图9的平面图表示按照本发明第二实施例的薄膜晶体管阵列基板，而图10是沿图9中的III-III’线提取的薄膜晶体管阵列基板的一个截面图。
参见图9和10，下基板51上的薄膜晶体管阵列基板包括具有不同宽度的栅极线52和与栅极线52交叉的数据线54，二者之间有一个栅极绝缘薄膜62。薄膜晶体管阵列基板还包括形成在交叉点上的薄膜晶体管80，被交叉点限定在象素区84内的象素电极72，形成在栅极线52与象素电极72之间交叠部分上的一个存储电容78，以及与栅极线52交叠形成的一个衬垫料82。
栅极线52向薄膜晶体管80的栅极56提供栅极信号。栅极线52包括限定一个象素区84的线部分52a和从线部分52a突出的突起52b。形成线部分52a的宽度是d1，比现有技术中栅极线的第一宽度W1要窄，用来补偿因突起52b引起的象素电极72的孔径比下降。突起52b的宽度d2比线部分52a要宽，在突起部分52b中用喷墨设备形成与象素电极72交叠的衬垫料82。按照本发明的第二实施例，突起52b的垂直宽度大约是30μm-50μm，与数据线54平行，而水平宽度大约是30μm-50μm，与数据线54垂直。突起52b可以采取矩形形状，其宽度如图9所示大于衬垫料82的直径，或是可以采取圆形形状，其直径如图11所示大于衬垫料82的直径。
数据线54通过薄膜晶体管80的漏极60向象素电极72提供象素信号。
薄膜晶体管80响应栅极线52上的栅极信号将数据线54上象素信号充入象素电极72。为此，薄膜晶体管80包括连接到栅极线52的栅极56，连接到数据线54的源极58，以及连接到象素电极72的漏极60。另外，薄膜晶体管80还包括与栅极56交叠的一个有源层64，二者之间是栅极绝缘薄膜62，并且在源极58和漏极60之间限定了一个沟道。在有源层64上是一个欧姆接触层66，用来与源极58和漏极60形成电阻接触。
通过贯穿一个钝化薄膜68的第一接触孔70a连接到薄膜晶体管80的漏极60的象素电极72被形成在象素区84内。
这样就会在通过薄膜晶体管80获得象素信号的象素电极72与获得一个参考电压的公共电极(未表示)之间形成一个电场。在提供这样一个电场时，按预定方向布置在薄膜晶体管阵列基板和滤色片阵列基板之间的液晶分子因液晶分子的介电各向异性而旋转。结果，象素区84上的光透射比就会按照液晶分子的旋转量有所不同，这样就能显示出图像。
存储电容78包括栅极线52的突起52b，与栅极线52的突起52b交叠的象素电极72，夹在中间的栅极绝缘薄膜62和钝化薄膜68。存储电容78能使充入象素电极72的象素信号稳定维持到充入下一个象素信号。
衬垫料82在薄膜晶体管阵列基板和滤色片阵列基板之间维持一个盒间隙。可以用一个喷墨设备在栅极线52的突起区域上形成按照本发明原理具有半圆形或半椭圆形的衬垫料82，使衬垫料82与滤色片基板的黑色矩阵(未表示)交叠。也就是说，形成的衬垫料82与存储电容78交叠。
图12A到12E的平面图和截面图表示图9和10中所示薄膜晶体管阵列基板的一种制造工艺。
参见图12A，用第一掩模步骤在下基板51上形成包括栅极线52和栅极56的第一导电图形组。具体地说，在下基板51上用淀积技术例如是溅射方法形成一个栅极金属层。栅极金属层可以用铝(Al)，铝合金，钼(Mo)和铜(Cu)等等制成。然后用包括蚀刻步骤的光刻步骤对栅极金属层构图，形成包括具有线部分52a和突起52b的栅极线52及栅极56的第一导电图形组。
参见图12B，用诸如等离子体增强化学蒸汽淀积(PECVD)方法和溅射方法等淀积技术在具有第一导电图形组的下基板51上形成栅极绝缘薄膜62。栅极绝缘薄膜62是用无机绝缘材料例如是氧化硅(SiOx)或氮化硅(SiNx)构成的。
进而用第二掩模步骤在栅极绝缘薄膜62上形成包括层叠的有源层64和欧姆接触层66的半导体图形及包括数据线54，源极58和漏极60的第二导电图形。下文会参照图13A和13B来说明第二掩模步骤。
参见图12C，用第三掩模步骤在具有第二导电图形组的下基板51上形成一个包括接触孔70的钝化薄膜68。具体地说，钝化薄膜68被形成在栅极绝缘薄膜62上。钝化薄膜68是用无机绝缘材料制成的，例如是栅极绝缘薄膜62采用的材料，或是具有小介电常数的一种有机绝缘材料，例如是一种丙烯酸有机化合物，BCB(苯并环丁烯，benzocyclobutene)，或是PFCB(全氟环丁烷，perfluorocyclobutane)等等。然后用包括干法蚀刻工艺的光刻工艺对钝化薄膜68构图，形成接触孔70。形成的接触孔70贯穿钝化薄膜68暴露出漏极60。
参见图12D，用第四掩模步骤在具有钝化薄膜68的下基板51上形成第三导电图形组。具体地说，用诸如溅射方法等淀积技术在钝化薄膜68上形成一个透明导电薄膜。透明导电薄膜是用铟锡氧化物(ITO)，氧化锡(TO)，铟锌氧化物(IZO)或铟锡锌氧化物(ITZO)构成的。然后用包括湿法蚀刻工艺的光刻工艺对透明导电薄膜构图形成象素电极72。象素电极72通过接触孔70连接到漏极60，并且与栅极线52的突起52b形成交叠，将栅极绝缘薄膜62和钝化薄膜68夹在中间。
参见图12E，在具有象素电极72的下基板51上形成一个衬垫料82。具体地说，在与栅极线52的突起52b交叠的象素电极72上用喷墨系统形成一种衬垫料材料。然后用紫外线或热处理步骤使衬垫料材料固化，形成与栅极线52的突起52b交叠的具有预定高度和宽度的衬垫料82。
图13A到13E的平面图和截面图表示薄膜晶体管阵列基板制造工艺中的第二掩模步骤。
如图13A所示，用诸如等离子体增强化学蒸汽淀积(PECVD)方法和溅射方法等淀积技术在栅极绝缘薄膜62上依次形成第一半导体层63，第二半导体层65，和一个源极/漏极金属层67。此处的第一半导体层63是用没有掺杂杂质的非晶硅构成的，而第二半导体层65是用掺杂了N-型或P-型杂质的非晶硅构成的。源极/漏极金属层67是用铬(Cr)，钼(Mo)和铜(Cu)制成的。
然后在源极/漏极金属层154上形成一个光刻胶(photo-resist)薄膜，并且如图13B所示在下基板51的上部布置第二掩模90。第二掩模90有一个透明材料的掩模基板92，在掩模基板92的屏蔽区域P2上形成的一个屏蔽件94，以及在掩模基板92的局部曝光区域P3上的一个衍射曝光件96(或是一个半透明件)。此处，掩模基板92曝光的区域成为曝光区P1。用第二掩模90为光刻胶薄膜曝光然后显影形成光刻胶图形98，它在分别对应着第二掩模90的衍射曝光件96和屏蔽件94的屏蔽区域P2和局部曝光区域P3之间的边界区域中有一个阶梯件。形成在局部曝光区域P3中的光刻胶图形98具有第二高度H2，它比形成在屏蔽区域P2中的光刻胶图形98的第一高度H1要低。
接着按湿法蚀刻工艺用光刻胶图形98作为掩模对源极/漏极金属层67构图，如图13C所示形成包括数据线54，连接到数据线54的源极58，以及同样连接到源极58的漏极60的第二导电图形组。
然后，按干法蚀刻工艺用光刻胶图形98作为掩模对第一半导体层63和第二半导体层65构图，如图13D所示形成沿着第二导电图形组布置的欧姆接触层66和有源层64。接着用氧(O2)等离子体的灰化工艺消除在局部曝光区域P3内按第二高度H2形成的光刻胶图形98，降低在屏蔽区域P2内按第一高度H1形成的光刻胶图形98的高度。采用光刻胶图形98用蚀刻工艺消除局部曝光区域P3也就是形成在薄膜晶体管的沟道部分上的第二源极/漏极金属层67。由此将漏极60与源极58分离。然后采用光刻胶图形98用干法蚀刻工艺消除薄膜晶体管的沟道部分上的欧姆接触层66暴露出有源层64。
然后用剥离工艺消除残留在第二导电图形组上的光刻胶图形98，如图13E所示完成第二掩模步骤。
图14的平面图表示按照本发明第三实施例的薄膜晶体管阵列基板。
如图14所示，按照本发明第三实施例的薄膜晶体管阵列基板包括的元件与图5和6中所示薄膜晶体管阵列基板的元件几乎相同，唯独有一个与数据线54交叠的衬垫料82。数据线54通过薄膜晶体管80的漏极60向一个象素电极72提供象素信号。
数据线54包括限定一个象素区84的线部分54a和从线部分54a上突出的一个突起54b。形成线部分54a的宽度是d4，比现有技术中数据线的第三宽度W3要窄，用来补偿因突起54b引起的象素电极72的孔径比下降。突起54b的宽度d3比线部分54a要宽，在线部分52a中用喷墨设备形成衬垫料82。按照本发明的第三实施例，突起54b的垂直宽度大约是30μm-50μm，与栅极线52平行，而水平宽度大约是30μm-50μm，与栅极线52垂直。突起54b可以采取矩形形状，突起54的宽度大于具有圆形形状的衬垫料82的宽度。
衬垫料82在薄膜晶体管阵列基板和滤色片阵列基板之间维持一个盒间隙。可以用一个喷墨设备在数据线54的突起区域54b上形成具有半圆形或半椭圆形的衬垫料82，使衬垫料82与滤色片基板的黑色矩阵(未表示)交叠。
为滤色片阵列基板形成的黑色矩阵对应着按照本发明第一至第三实施例的薄膜晶体管阵列基板的栅极线(或数据线)。也就是说，为滤色片阵列基板形成的黑色矩阵具有线部分和一个突起，用来与第一和第二实施例中具有线部分和突起的栅极线或是第三实施例中具有线部分和突起的数据线交叠。
另外，如上所述，按照本发明第一到第三实施例的薄膜晶体管阵列基板是用五轮掩模步骤或是四轮掩模步骤形成的。然而应该理解，按照本发明原理的薄膜晶体管阵列基板也可以用各种数量的掩模步骤来形成。
如上所述，按照本发明的薄膜晶体管阵列基板及其制造方法至少在数据线和栅极线之一上设有一个突起。在突起内用喷墨系统形成一个衬垫料。与衬垫料交叠的突起具有类似于衬垫料形状的圆形或矩阵形状。突起的尺寸要稍微大于衬垫料的尺寸，并且数据线或栅极线中除突起之外的线部分的宽度比现有技术中线部分的宽度要窄，以免在形成衬垫料时影响到孔径比。另外，本发明第一和第二实施例中数据线的尺寸可以和现有技术中数据线的尺寸相同，使得在栅极线中形成的突起不会增加数据线(信号线)的电阻。
本领域的技术人员应该理解本发明不受实施例的限制，无需脱离本发明的原理还能对其进行各种各样的修改或变更。因此，本发明的范围应该仅仅由权利要求书及其等效物来确定。
权利要求
1.一种薄膜晶体管阵列基板包括一个基板上的栅极线；栅极线上的栅极绝缘薄膜；栅极绝缘薄膜上的数据线，所述数据线与栅极线交叉限定象素区，栅极绝缘薄膜位于栅极线与数据线之间，其中，栅极线和数据线中至少有一个包括一个突起；栅极线和数据线交叉点上的薄膜晶体管；象素区上的象素电极，所述象素电极连接到薄膜晶体管；以及用喷墨系统分配在突起内的衬垫料。
2.按照权利要求1的薄膜晶体管阵列基板，其特征是突起朝着象素区延伸，并且突起的宽度大于衬垫料的宽度。
3.按照权利要求2的薄膜晶体管阵列基板，其特征是突起具有包括矩形的多边形和圆形的形状。
4.按照权利要求3的薄膜晶体管阵列基板，其特征是突起的宽度范围是30μm到50μm。
5.按照权利要求1的薄膜晶体管阵列基板，其特征是进一步包括存储电容，它具有用作存储电容电极的栅极线和象素电极，并在存储电容电极之间具有用作存储电容的介电材料的栅极绝缘薄膜和钝化薄膜。
6.按照权利要求1的薄膜晶体管阵列基板，其特征是进一步包括存储电容，它具有用作存储电容电极的栅极线和存储电极，并在存储电容电极之间具有用作存储电容的介电材料的栅极绝缘薄膜，其中存储电极电连接到象素电极。
7.按照权利要求1的薄膜晶体管阵列基板，其特征是衬垫料具有半圆形和半椭圆形形状。
8.按照权利要求1的薄膜晶体管阵列基板，其特征是薄膜晶体管进一步包括连接到栅极线的栅极；连接到数据线的源极；连接到象素电极的漏极；以及构成薄膜晶体管的一沟道部分的半导体层。
9.按照权利要求8的薄膜晶体管阵列基板，其特征是半导体层被形成在数据线，源极，漏极以及沿着它们的下数据焊盘电极的下面。
10.一种制造薄膜晶体管阵列基板的方法包括在一个基板上形成栅极线；在栅极线上形成栅极绝缘薄膜；在栅极绝缘薄膜上形成数据线，所述数据线与栅极线交叉限定象素区，栅极绝缘薄膜位于栅极线与数据线之间，其中栅极线和数据线至少有一个包括一突起；在栅极线和数据线交叉点上形成薄膜晶体管；在象素区上形成象素电极，所述象素电极连接到薄膜晶体管；以及用喷墨系统在突起内形成衬垫料。
11.按照权利要求10的方法，其特征是突起朝着象素区延伸，并且突起的宽度大于衬垫料的宽度。
12.按照权利要求10的方法，其特征是突起具有包括矩形的多边形和圆形的形状。
13.按照权利要求10的方法，其特征是进一步包括形成存储电容，它具有用作存储电容电极的栅极线和象素电极，并在存储电容电极之间具有用作存储电容的介电材料的栅极绝缘薄膜和钝化薄膜。
14.按照权利要求10的方法，其特征是进一步包括形成存储电容，它具有用作存储电容电极的栅极线和存储电极，并在存储电容电极之间具有用作存储电容的介电材料的栅极绝缘薄膜，所述存储电极电连接到象素电极。
15.按照权利要求10的方法，其特征是衬垫料具有半圆形和半椭圆形形状。
16.一种制造液晶显示装置的方法包括在下基板上形成栅极线；形成与栅极线交叉限定象素区的数据线，其中栅极线和数据线至少有一个具有一突起；在栅极线和数据线交叉点上形成薄膜晶体管，薄膜晶体管包括源极，漏极和栅极；在象素区上形成象素电极，所述象素电极连接到薄膜晶体管的漏极；以及用一分配器在突起内形成衬垫料。
17.按照权利要求16的方法，其特征是进一步包括粘接上基板和下基板，其中的上基板有一黑色矩阵。
18.按照权利要求17的方法，其特征是黑色矩阵与突起中的衬垫料交叠。
19.按照权利要求17的方法，其特征是衬垫料在上、下基板之间维持一盒间隙。
20.按照权利要求16的方法，其特征是进一步包括形成一存储电容，其中的衬垫料与存储电容交叠。
全文摘要
一种薄膜晶体管阵列基板及其制造方法，所形成的衬垫料不会影响到孔径比。按照本发明的一种薄膜晶体管阵列基板包括一个基板上的栅极线；栅极线上的栅极绝缘薄膜；栅极绝缘薄膜上的数据线，数据线与栅极线交叉限定一个象素区，栅极绝缘薄膜位于栅极线与数据线之间，栅极线和数据线至少有一个包括一个突起；栅极线和数据线交叉点上的薄膜晶体管；象素区上的象素电极，所述象素电极连接到薄膜晶体管；以及用喷墨系统分配在突起内的一个衬垫料。
文档编号H01L21/00GK1573489SQ20041006280
公开日2005年2月2日 申请日期2004年6月17日 优先权日2003年6月17日
发明者全宰弘, 李润復 申请人:Lg.菲利浦Lcd株式会社