专利名称：一种钨塞阻挡层淀积工艺及其结构的制作方法
技术领域：
本发明属于半导体集成电路制造工艺技术领域，具体涉及集成电路互连通孔结构及其制备工艺。
背景技术：
在IC制造技术中，互连技术对产品成品率的提高起着关键性的作用。随着芯片特征尺寸的不断缩小，后道互连技术显得愈来愈重要；通孔钨塞淀积便是其中关键的一种互连技术。
在Al互连技术中，尤其是0.25微米或以上的技术，通常通孔钨塞的制成次序是这样先淀积阻挡层金属TiN(用溅射法)，然后淀积钨(用W CVD方法)，最后用回刻(etch back)或W CMP除去多余的W和TiN，只留下通孔中的W和TiN。TiN的作用主要是阻止W CVD淀积时源气体WF6对SiO2介质的刻蚀，其不足是TiN和SiO2的粘附性并不太好；尤其是当通孔与下层金属线未完全对准或出现错位的情形下(常常出现在光刻和刻蚀工艺)，通孔侧底部TiN覆盖不好，这样在W CVD淀积时，会刻蚀侧底部的SiO2SiO2(由于WF6源气体对SiO2有严重的刻蚀作用)；严重时会导致通孔之间短路或其他副作用，导致产品成品率降低；当通孔尺寸较大时或电学规则不严的情况下，这种问题还不太严重；但通孔尺寸较小时，比如0.18微米或以下的工艺技术，通孔电阻的电学规则较严，通孔之间的距离很短，如果通孔和下层的金属线出现位错，TiN在通孔侧墙底部的覆盖性很差，从而导致通孔电阻偏高或SiO2被刻蚀引起短路等现象。
为了满足通孔电阻的电学规则，提高通孔互连的可靠性，发明者采用Ti/TiN作为钨塞阻挡层，这样即满足了覆盖率，又满足了钨塞的填孔性；因为Ti和SiO2& TiN的粘附性都很好，即使在通孔和下层的金属线出现位错的情形下，Ti/TiN的覆盖率远远大于仅有TiN的覆盖率，从而提高了通孔互连的可靠性，改善了通孔电阻的一致性，有效的提高了成品率。
综上所述，如何提高小尺寸通孔互连的可靠性，满足通孔电阻严格的电学规则，进而提高成品率，成为0.18微米或以下的工艺技术中的关键问题。发明者通过实验获得了一个钨塞阻挡层淀积工艺，该工艺集成性好、易于操作、低成本、成品率高和工艺稳定性好。
发明内容
本发明的目的在于提出一种钨塞阻挡层淀积工艺及其结构，以提高小尺寸通孔互连的可靠性，满足通孔电阻严格的电学规则。
通常情况下，在0.25微米或以上的技术中，通孔钨塞的制成次序是这样先淀积阻挡层金属TiN(用溅射法)，然后淀积钨(用W CVD方法)，最后用回刻(etch back)或W CMP除去多余的W和TiN，只留下通孔中的W和TiN。但当通孔尺寸减小或在0.18微米或以下的工艺条件下，由于通孔尺寸小，光刻和刻蚀过程中容易出现通孔和下层金属线位错或对不准，从而导致通孔电阻偏高或均匀性变差，严重时SiO2被刻蚀并引起短路等现象。为了满足通孔电阻的电学规则，提高通孔互连的可靠性，本发明采用Ti/TiN作为钨塞阻挡层，这样即满足了覆盖率，又满足了钨塞的填孔性；因为Ti和SiO2及TiN的粘附性都很好，即使在通孔和下层的金属线出现位错的情形下，Ti/TiN的覆盖率远远大于仅有TiN的覆盖率，从而提高了通孔互连的可靠性，改善了通孔电阻的一致性，有效的提高了成品率。
因此，本发明中，集成电路互连通孔结构由阻挡层1、阻挡层2、后钨塞组成。其中阻挡层1为Ti、阻挡层2为TiN，并且TiN阻挡层位于Ti和后钨塞之间，Ti厚度可为50-150A，TiN厚度可为200-300A。
实现上述结构的主要制造工艺过程是将刻有通孔清洗后的硅片放入Ti/TiN溅射腔里，依次用Ar离子进行溅射。
本发明提高了通孔互连的可靠性，改善了通孔电阻的一致性，有效的提高了成品率。实验结果证明采用Ti/TiN作为钨塞阻挡层效果很好，达到了预期的目的。该工艺集成性好、易于操作、低成本、成品率高和工艺稳定性好。
图1是本发明的互连通孔结构示意图，其中1表示Ti、2表示TiN、3表示后钨塞。
具体实施例方式
下面通过具体实施例进一步描述本发明将刻有通孔并清洗后的硅片放入SiP(self-ionized plasma自离化等离子)溅射腔里(美国应用材料公司生产的一种先进的溅射腔体)，依次用Ar离子溅射Ti和TiN(在溅射TiN时腔内要通入N2气体)。其中Ti膜厚为100A，TiN膜厚为250A。或者Ti膜厚为50A，TiN膜厚为200A。或者Ti膜厚为150A，TiN膜厚为300A等等，均可获得很好的通孔互连的可靠性。
权利要求
1.一种集成电路互连通孔结构，其特征是依次由阻挡层(1)、阻挡层(2)、后钨塞组成，其中阻挡层(1)为Ti、阻挡层(2)为TiN。
2.根据权利要求1所述的互连通孔结构，其特征在于Ti厚度为50-150A，TiN厚度为200-300A。
3.一种如权利要求1所述的互连通孔结构的制造工艺，其特征是将刻有通孔并清洗后的硅片放入Ti/TiN溅射腔里，依次用Ar离子进行溅射。
全文摘要
本发明属于半导体集成电路制造工艺技术领域，具体涉及一种钨塞阻挡层淀积工艺及其结构。通常情况下，通孔钨塞的制成次序是先淀积阻挡层金属TiN，然后淀积钨，最后用回刻或W CMP除去多余的W和TiN，只留下通孔中的W和TiN。但当通孔尺寸减小到0.18微米或以下的工艺条件下，由于通孔尺寸小，光刻和刻蚀过程中容易出现通孔和下层金属线位错或对不准，从而导致通孔电阻偏高或均匀性变差。本发明采用Ti/TiN作为钨塞阻挡层，既满足了覆盖率，又满足了钨塞的填孔性。这样，其互连通孔结构由Ti、TiN和后钨塞组成。实验结果证明采用Ti/TiN作为钨塞阻挡层效果很好，提高了通孔互连的可靠性。
文档编号H01L21/768GK1604317SQ20041006783
公开日2005年4月6日 申请日期2004年11月4日 优先权日2004年11月4日
发明者缪炳有 申请人:上海华虹(集团)有限公司, 上海集成电路研发中心有限公司