专利名称：光电二极管和其制造方法及半导体装置的制作方法
技术领域：
本发明是有关于一种光电二极管组件及其制造方法，特别是有关于一种CMOS影像感测组件及其制造方法。
背景技术：
光学传感器是一接收来自目标物所产生或反射的光线的装置，用以产生数字影像数据。光学传感器的制造亦可合并入传统CMOS的制造技术中，此种影像传感器通常被称为CMOS影像传感器(CMOS image sensor，CIS)。
一般来说，CMOS影像传感器包括一光线感测区及一周边电路区，光线感测区用以将自目标接收的光能转换为电讯号(例如是电流)，周边电路区用以处理及传送电讯号至另一组件来进行其它处理。光电二极管是形成在光感测区内，晶体管或者其它组件则可形成在周边电路区内，因此而构成一半导体结构。在半导体结构上则形成具有绝缘层与金属线的内联机以与光电二极管、晶体管、及其它组件互相连接。
然而，内联机结构的设计主要是依据想要的电性及组件可靠度决定，而不是依据光学特性。因此，光穿透率(optical transmittance)会因为在半导体结构及内联机结构间界面的光学反射而被降低。
举例来说，硅化物层通常被用来改善内联机组件的电耦合。然而，硅化物层光学上不透光。因此，一般可在光电二极管上形成浅沟槽隔离组件，以便光电二极管在硅化程序期间可以被有效地遮蔽。然而，自反射系数相对较低的二氧化硅层突然转变至反射系数相对较高的硅层时，会导致光能的高反射情况。
为了降低半导体组件的尺寸，业界越来越偏向于使用无边界接触点(参考Tsai等人揭露的美国专利第6,444,566号，通常使用此方法或者合并此方法的其它方法)。无边界接触点需要一缓冲层介于浅沟槽隔离与上方的二氧化硅层之间，其材料一般包含氮化硅层或氮氧化硅层。无边界接触点缓冲层亦会导致光学问题，这是因为形成在光电二极管上的材料的反射系数变异所导致的破坏性干涉所造成。也就是说，形成有光电二极管的硅基底具有相对较高的反射系数，而形成在光电二极管上的浅沟槽隔离组件具有相对较低的反射系数，形成在浅沟槽隔离组件上的氮氧化硅缓冲层具有一中等的反射系数，以及形成在缓冲层上的二氧化硅层具有一相对较低的反射系数。如此一来，操作光电二极管的照射光线所经历的反射系数的变异，会引起光学讯号的破坏性干涉，尤其是当讯号的波长接近浅沟槽隔离组件的厚度时更容易发生。
发明内容
有鉴于此，本发明的目的在于提供一种在可解决上述的问题的光电二极管组件。
为了解决上述揭露的公知技艺的缺陷，本发明提供一种具有降低光学干涉的光电二极管及其制造方法。在一实施例中，光电二极管包括一位于基底的井区、一位于井区的浮置节点、及一位于浮置节点相反侧上方的浅沟槽隔离区。一无边界接触点缓冲层至少位于浮置节点上，且一介电层位于无边界接触点缓冲层上。一无边界接触点经由介电层及无边界接触缓冲层延伸至浮置节点。
本发明亦提出一种光电二极管的制造方法，包括下列步骤在一基底形成一井区，至少在部分井区形成浅沟槽隔离组件，并移除部分浅沟槽隔离组件以在对应于露出的井区部分来形成浅沟槽隔离区。一浮置节点形成在露出的井区部分，及一无边界接触缓冲层沿着浅沟槽隔离区的侧壁形成在至少浮置节点之上。一介电层形成在无边界接触缓冲层上，及一无边界接触点经由介电层及无边界接触缓冲层而延伸至浮置节点。
本发明另外再提供一种具有一具有降低光学干涉的光电二极管的半导体装置。在一实施例中，此装置包含一位于基底的第一及第二相邻的井区，及一位于部分第一井区上的晶体管栅极装置。一浮置节点，位于第二井区；及一浅沟槽隔离区，位于浮置节点侧边上方。一无边界接触缓冲层，至少位于浮置极及晶体管栅极结构上；及一介电层，位于无边界接触缓冲层上。一第一无边界接触点，经由介电层及无边界接触缓冲层延伸至浮置节点。一第二无边界接触点，经由介电层及无边界接触缓冲层延伸至晶体管栅极结构。一位于介电层上的内联机，其与第一及第二无边界接触点耦接。
图1是显示本发明的一制造阶段中的半导体装置的切面图的一实施例。
图2是显示图1所示的装置的后续制造阶段的切面图。
图3是显示图2所示的装置的后续制造阶段的切面图。
图4是显示图3所示的装置的平面图。
符号说明100～半导体装置； 110～基底；120、125～井区； 130～浅沟槽隔离组件；140、145～栅极结构； 141、146～栅极氧化层；142、147～栅极； 150～掺杂区；155、156～间隙壁；160、164～硅化层；
210～光阻层；215～侧壁；220～浅沟槽隔离区； 225～侧壁；230～浮置节点； 310～无边界接触缓冲层；320～绝缘层；340、345～无边界接触点；350～内联机；410～有源区具体实施方式
为使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下下面提供数个不同的实施例或举例来实现本发明的特征，以利于了解本发明。以下在特定举例中描述组成及排列以简化本发明所揭露的内容，特定举例的内容仅仅用于作为范例，并非用以限定本发明。此外，在不同的举例中，相同的组件将会具有相同参考编号及字母，以使描述简单明了且不需再重复地描述不同的实施例及构造间的关系。然而，在后续的描述中，形成第一组件-无边界接触缓冲层形成在第二组件-无边界接触点上，他们可能是直接物理性地接触，亦有可能相隔有其它组件而非直接物理性地接触。
请参考图1，图1是显示本发明的一制造阶段中的半导体装置100的切面图。半导体装置100包括一具有井区120的基底110，井区120可以是形成在基底110的数个井区中的一个。在实施例中，井区120包含一第一型掺杂，而相邻的井区125包含一第二型掺杂，例如是CMOS的掺杂组合。井区120可以是n掺杂，例如是磷或其它n型杂质，或者是p掺杂，例如是硼或其它p型杂质；此外，亦可使用其它MOS组件，例如是PMOS组件或者NMOS组件。
一浅沟槽隔离组件130至少会形成在井区120，并延伸至邻近的部分井区125内。浅沟槽隔离组件130可以是传统的材质与结构。举例来说，浅沟槽隔离组件130可以藉由非等向性蚀刻等方法在基底110形成一开口来制造，依序对沟槽内侧表面进行热氧化处理，然后利用化学气相沉积(chemicalvapor depostion，CVD)步骤对沟槽内填入氧化层。接着，在进行化学机械研磨(chemical mechanical polishing，CMP)或电浆回蚀刻等平坦化程序之后，即完成浅沟槽隔离组件130。当然，在本发明中，亦可利用额外的其它程序来形成浅沟槽隔离组件130。并且，亦可在井区120内形成除了浅沟槽隔离组件之外的其它绝缘结构。
接着，在基底110上形成栅极结构140、145，栅极结构140、145可以是公知的材质或利用公知的制造方法所形成的。举例来说，栅极140、145可利用沉积栅极氧化层与栅极层并图案化上述各层，以形成栅极氧化层141、146与栅极142、147。栅极142、147包括掺杂多晶硅或其它导电材料。之后，可以利用公知或未来发展的制程来形成例如是掺杂区150等掺杂区域，其中包括以栅极147为罩幕来进行离子植入的步骤。掺杂区150等掺杂区域例如是源汲极区。然后，沉积一绝缘层，并进行蚀刻步骤以形成间隙壁155、156。
接着，以公知或未来发展的硅化程序对基底110进行硅化程序。例如，在栅极142上形成一硅化层160，在栅极147上形成一硅化层162，而另一硅化层164形成在掺杂区150。然而，因为浅沟槽隔离组件130及间隙壁155、156包含氧化层或其它绝缘材料，并不会有硅化物层形成在这些组件之上，此制程可称为自对准硅化物或自对准金属硅化物制程。虽然在此处并未提及，不过熟知此技艺者可在不脱离本发明的精神下，利用其它额外的材料或制造程序来形成栅极140、145以及掺杂区150。
请参考图2，图2是显示图1所示的半导体装置100的后续制程的切面图。在上述的硅化程序之后，形成一光阻层210在基底110上，并进行图案化步骤以形成侧壁215。以图案化光阻层210为罩幕，移除部分的浅沟槽隔离组件130，因而形成一个以上的浅沟槽隔离区220。在图2所示的特定实施例中，浅沟槽隔离组件130的中心部分大体上被移除以形成具有侧壁225的对向(opposing)的浅沟槽隔离区220，因此将位于对向的浅沟槽隔离区220之间的井区120部分暴露出来。在上述中亦可以利用蚀刻程序以将部分的浅沟槽隔离组件130移除来形成浅沟槽隔离区220，包括干蚀刻或电浆蚀刻程序、湿蚀刻程序、或者上述程序的组合。
接着，以图案化光阻层210为罩幕进行离子植入程序，以在井区120露出的表面上形成一浮置节点230。在一实施例中，浮置节点230被掺杂以在井区120周围形成一较高浓度的掺质。举例来说，如果井区120为n掺杂，浮置节点230为n+掺杂。除了部分程序的参数会被调整以达到所需的浓度，大体而言，用来形成浮置节点230的离子植入程序与形成井区120的程序相似。浮置节点230可被掺杂在与井区120周围相对的位置。
请参考图3，图3是显示图2所示的半导体装置100的后续制造阶段的切面图。在浮置节点230形成之后，将光阻层210移除，而无边界接触缓冲层310形成在不同的层上。
在此实施例中，无边界接触缓冲层310形成在栅极结构140、145及浅沟槽隔离区220及其侧壁225、浮置节点230、硅化物层164上。无边界接触缓冲层310例如是以化学气相沉积(chemical vapor depostion，CVD)、电浆辅助化学气相沉积(plasma enhanced CVD，PECVD)或其它程序所形成的氮氧化硅层或氮化硅层，其较佳厚度约为25埃至500埃的范围之内。
接着，利用旋涂沉积法、蒸镀法、物理气相沉积或其它传统或未来发展的程序在无边界接触缓冲层310上形成一绝缘层320。在一实施例中，绝缘层320例如是经常被使用在内联机结构中的前金属介电层(pre-metaldielectric layer)或内层介电层。举例来说，绝缘层320例如是电浆辅助硅酸四乙酯(PE tetraethylorthosilicate，PETEOS)、二氧化硅层、或其它氧化层。在其它实施例中，绝缘层320可以是低介电常数材料，此材料的介电常数通常较二氧化硅为低(例如小于3.9)，例如是氧化层与含甲基硅酸盐类(Methylsilsesquioxane，MSQ)混成(hybrid)物、MSQ衍生物、多孔硅(porogen)MSQ混成物、氧化层与含氢硅酸盐类(hydrogen silsesquioxane，HSQ)混成物、HSQ衍生物、多孔硅HSQ混成物等。其它例如是奈米孔洞氧化硅(nanoporous)、干凝胶(cerogel)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等材料，以及芳香族碳氢化合物(SiLK，由密执安州米德兰的道氏公司提供)、掺氟的聚对二甲苯(Flare，由纽泽西州摩利丝市的联合讯号公司提供)、及黑钻石(由加州圣克拉拉的应用材料公司提供)等低介电常数材料亦可用来作为绝缘层320。然后，利用化学机械研磨或电浆回蚀刻等方法将绝缘层320平坦化。
接着，形成一无边界接触点330，其经由绝缘层320及无边界接触缓冲层330延伸至浮置节点230。无边界接触点330可以是藉由在绝缘层320及无边界接触缓冲层310形成一开口后，填入金、铜、铝、钨、掺杂硅、或其它导电材料来制造而成。作为无边界接触点330的开口可以利用干式电浆蚀刻或其它蚀刻程序来形成，而用来作为无边界接触点330的导电材料可以是利用化学气相沉积法、溅镀法、热沉积法、蒸镀法、物理气相运送(transport)法、或其它公知或未来发展的程序等方法来形成。并且，额外的无边界接触点340、345可与无边界接触点330同时形成。举例来说，如本实施例所示，无边界接触点340延伸至栅极结构140，而另一无边界接触点345延伸至形成在掺杂区150的自对准硅化物层164。
接着，在绝缘层320形成内联机350以使二个以上的无边界接触点330、340、350或内联机结构上的其它导电构件彼此互相连接。举例来说，如图3所示，其中一个内联机350经由无边界接触点330与栅极结构140耦接，而另一个内联机350经由无边界接触点340与浮置节点230耦接。
请参考图4，图4是显示图3所示的半导体装置100的平面图，以协助了解本发明所揭露的CIS装置的操作及优点。为了使图式较为清楚易懂，一些在图3出现的特征并未显示于图4，因此，图4仅显示有图3所示的井区120及125、浮置节点230、无边界接触点330及345、与栅极结构145。此外，图4中显示有一位于CIS半导体装置100的有源区410。熟知此技艺者理当可分辨在图4中所显示的有源区410不一定要有很清楚的边界，实际上的边界可以因为应用及制造的多样化而有不同的形式。
在此实施例中，无边界接触缓冲层310具有一位于中间值的反射系数，较绝缘层320的低反射系数为高，而较硅浮置节点230的反射系数为低。举例来说，绝缘层320的反射系数约在1.3至1.5之间，无边界接触缓冲层310具有一相对较低的反射系数约在1.8至2.5之间，而在下方的硅浮置节点230具有一大于3的相对较高的反射系数，大约是3.4左右。因此，无边界接触缓冲层310提供一个逐渐转变的效果，也就是自绝缘层320至无边界接触缓冲层310而至下方的硅浮置节点230的反射系数会逐渐增大。
在图3及图4所示的操作期间，照射在浮置节点230的光线并不会直接经过浅沟槽隔离组件，反而是会通过绝缘层320及无边界接触缓冲层310传导至浮置节点230。因为光线通过的材料的反射系数是逐渐增大的缘故，照射光线的破坏性干涉及高反射的情况都会被降低的如同传统的光电二极管影像传感器一般。
此外，可以藉由本发明所揭露的方法来达到降低的破坏性干涉及反射，而且对制造时间及成本几乎不会造成影响，因此可有效维持或改善产品的良率。举例来说，可用现行的程序及材料来制造具有本发明所揭露的特征的光电二极管影像传感器或CIS装置，并且可轻易地整合入现行的CIS装置的制造程序中。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。
权利要求
1.一种光电二极管组件，包括一井区，位于一基底内；一浮置节点，位于该井区；一浅沟槽隔离区，位于该浮置节点侧边的上方；一无边界接触点缓冲层，至少位于该浮置节点上；一介电层，位于该无边界接触点缓冲层上；及一无边界接触点，经由该介电层及该无边界接触点缓冲层以延伸至该浮置节点。
2.根据权利要求1所述的光电二极管组件，其中该无边界接触点缓冲层包括氮氧化硅层、氮化硅层、或上述材料的组合层。
3.根据权利要求1所述的光电二极管组件，其中该无边界接触点缓冲层介于该介电层的一第一折射率与该浮置节点的一第三折射率之间。
4.根据权利要求1所述的光电二极管组件，其中该介电层具有一介于1.3至1.5之间的第一折射率，该无边界接触层具有一介于1.8至2.5之间的第二折射率，该浮置节点具有一大于3的第三折射率。
5.一种光电二极管传感器的制造方法，包括下列步骤于一基底形成一井区；至少在该井区内形成一浅沟槽隔离组件；移除部分该浅沟槽隔离组件以在露出部分的该井区，并形成一对应的浅沟槽隔离组件；至少于该浮置节点上及沿着该浅沟槽隔离区的侧壁形成一无边界接触点缓冲层；于该无边界接触点缓冲层上形成一内层介电层；及形成一无边界接触点，该无边界接触点经由该内层介电层及该无边界接触点缓冲层延伸至该浮置节点。
6.根据权利要求5所述的光电二极管传感器的制造方法，其中该浮置节点经由对相对于该浅沟槽隔离区间的一开口来掺杂离子而形成。
7.根据权利要求5所述的光电二极管传感器的制造方法，其中更包括形成一导电内联机于该内层介电层上，且该导电内联机与该无边界接触点接触。
8.一种半导体装置，包括一第一与一第二井区，该第一井区与该第二井区互相连接且位于一基底；一第一晶体管栅极结构，至少位于部分的该第一井区上；一浮置节点，位于该第二井区；一浅沟槽隔离区，位于对应的该浮置节点上；一无边界接触缓冲层，至少位于该浮置节点及该第一晶体管栅极结构上；一介电层，位于该无边界接触缓冲层上；一第一无边界接触点，经由该介电层及该无边界接触缓冲层延伸至该浮置节点；一第二无边界接触点，经由该介电层及该无边界接触缓冲层延伸至该第一晶体管栅极结构；及一内联机，位于该介电层上，且与该第一及该第二无边界接触点耦接。
9.根据权利要求8所述的半导体装置，其中该第一井区掺杂被掺杂一第一型掺质，且该第二井区被掺杂一相异于该第一型掺质的第二型掺质。
10.根据权利要求8所述的半导体装置，其中更包括一第三井区，该第三井区以该第一型掺质掺杂，与该第二井区相邻，且位于该第一井区的相反侧，且一第二晶体管栅极结构位于部分的该第二及第三井区上。
全文摘要
本发明提供的光电二极管组件包括一位于一基底的一井区、一位于井区的浮置节点、及一位于与浮置节点的侧边上方的一浅沟槽隔离区域。一无边界接触点缓冲层，至少位于浮置节点上；以及一内层介电层，位于无边界接触点缓冲层上。一无边界接触点经由内层介电层及无边界接触点缓冲层而延伸至浮置节点。
文档编号H01L21/8238GK1577880SQ20041007096
公开日2005年2月9日 申请日期2004年7月21日 优先权日2003年7月24日
发明者杨敦年 申请人:台湾积体电路制造股份有限公司