专利名称：薄膜晶体管阵列基板及其修补方法
技术领域：
本发明涉及一种主动元件阵列基板及其修补方法，特别是涉及一种薄膜晶体管阵列基板及其修补方法。
背景技术：
薄膜晶体管液晶显示器(TFT LCD)主要是由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个以阵列排列的薄膜晶体管，以及与每一个薄膜晶体管对应配置的画素电极(pixelelectrode)所组成。薄膜晶体管是用来作为画素单元的开关元件，而为了控制个别的画素单元，通常藉由与薄膜晶体管耦接的扫描配线(scan line)与资料配线(date line)来选取特定的画素单元，并对其施与适当的操作电压，以显示对应此画素单元的显示资料。
现有的液晶显示器多朝向高亮度、高对比、大面积显示与广视角的趋势发展，其中为了改善液晶显示器的视角，已有多种广视角技术被提出。目前较常见的广视角液晶显示器例如有多域垂直配向式(Multi-DomainVertical Alignment，MVA)液晶显示器、共平面转换式(In-PlaneSwitching，IPS)液晶显示器以及边缘电场转换式(Fringe FieldSwitching，FFS)液晶显示器等等。就多域垂直配向式液晶显示器而言，其例如是在画素电极上形成多个条状狭缝(slit)，并在相对的彩色滤光阵列基板上配置多个条状突起物(protrusion)，以藉由狭缝与突起物的搭配，使得液晶层内的液晶分子呈现多方向的倾倒，而达到广视角显示的效果。
值得一提的是，现有习知的为了增进画素单元对于显示资料的记忆与保持的功能，通常会使画素电极的部分区域覆盖于扫描配线或是共用配线(common line)上，以形成金属层-绝缘层-铟锡氧化物层(Metal-Insulator-ITO，MII)结构的储存电容(storage capacitor，Cst)。此外，在制作资料配线、源极与汲极的同时，更可在每一个画素电极与对应的共用配线(或扫描配线)之间配置一上电极，并将画素电极与此上电极电性连接，使得此上电极、共用配线(或扫描配线)及位于此上电极与此共用配线(或扫描配线)之间的介电层形成一种金属-绝缘层-金属(Metal-Insulator-Metal，以下简称MIM)结构的储存电容。
请参阅图1A与1B所示，其中图1A绘示为现有习知的一种具有MIM储存电容的薄膜晶体管阵列基板的局部上视图，而图1B绘示为图1A的A-A’剖面图。如图1A与1B所示，画素电极150的部分区域是位于其所对应的共用配线110上方，且画素电极150与对应的共用配线110之间配置有一上电极130。此外，上电极130与对应的共用配线110之间配置有一介电层120而保持电性隔绝，且上电极130与对应的画素电极150之间亦配置有一介电层140，其中介电层140具有一接触窗(contact hole)142，以使得上电极130可通过此接触窗142与对应的画素电极150电性连接。如此一来，藉由共用配线110、介电层120以及上电极130便可构成MIM储存电容102。
然而，现有习知在制作薄膜晶体管阵列基板时，往往容易因为制程缺陷(defect)或其他因素，而发生储存电容失效(以下称为瑕疵电容)的情形。请分别参阅图2A～4A与2B～4B所示，其中图2A～4A分别绘示为习知多种失效的MIM储存电容的上视图，图2B～4B分别绘示为图2A～4A的A-A’剖面图。
如图2A与2B所示，共用配线110与上电极130之间的介电层120内具有一点瑕疵122，其例如是因制程污染所形成的一颗粒(particle)或是一孔洞，而此点瑕疵122将导致上电极130与共用配线110之间发生电容泄漏(leakage)的问题。此外，如图3A与3B所示，现有习知在制作资料配线160与上电极130时，可能在资料配线160与上电极130之间残留部分的导电材质170(如铝)，使得画素电极150通过上电极130而与资料配线160发生误导通。另外，如图4A与4B所示，现有习知在制作画素电极150时，亦可能在相邻的画素电极150之间发生导电材质180(如铟锡氧化物，ITO)的残留，使得相邻的画素电极150误导通。其中，不论上述何种情形皆会使得画素单元无法正常显示，因而导致液晶显示器的显示品质不佳。
由此可见，上述现有的薄膜晶体管阵列基板在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决薄膜晶体管阵列基板存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的薄膜晶体管阵列基板所存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的薄膜晶体管阵列基板及其修补方法，能够改进一般现有的薄膜晶体管阵列基板，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的薄膜晶体管阵列基板存在的缺陷，而提供一种新型结构的薄膜晶体管阵列基板，所要解决的技术问题是使其可以避免因制程缺陷所造成的画素单元无法正常显示的问题，进而提供较佳的制程良率，从而更加适于实用。
本发明的另一目的在于，提供一种新的薄膜晶体管阵列基板的修补方法，所要解决的技术问题是使其可以对具有瑕疵电容的薄膜晶体管阵列基板进行修补，进而提高薄膜晶体管阵列基板的制程良率，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种薄膜晶体管阵列基板，其包括一基板；复数条扫描配线，配置于该基板上；复数条资料配线，配置于该基板上，且该些资料配线与该些扫描配线是于该基板上划分出复数个画素区域；复数条共用配线，配置于该基板上，且每一该些共用配线的部分是位于该些画素区域其中之一内；复数个画素单元，配置于该基板上，且每一该些画素单元是位于该些画素区域其中之一内，以藉由其所对应的该些扫描配线其中之一与该些资料配线其中之一进行驱动，其中每一该些画素单元包括一薄膜晶体管，是耦接至其所对应的该扫描配线与该资料配线；一图案化的画素电极，配置于其所对应的该共用配线的上方，并耦接至该薄膜晶体管，且该画素电极具有至少一狭缝；以及复数个上电极，是配置于该画素电极与其所对应的该共用配线之间，其中该些上电极是耦接至该画素电极，并与其所对应的该共用配线耦合形成复数个电容。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜晶体管阵列基板，其中每一该些狭缝的边缘是呈锯齿状(jag profile)。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种薄膜晶体管阵列基板，于其包括一基板；复数条扫描配线，配置于该基板上；复数条资料配线，配置于该基板上，且该些资料配线与该些扫描配线是于该基板上划分出复数个画素区域；复数条共用配线，配置于该基板上，且每一该些共用配线的部分是位于该些画素区域其中之一内；复数个画素单元，配置于该基板上，且每一该些画素单元是位于该些画素区域其中之一内，以藉由其所对应的该些扫描配线其中之一与该些资料配线其中之一进行驱动，其中每一该些画素单元包括一薄膜晶体管，是耦接至其所对应的该扫描配线与该资料配线；一图案化的画素电极，配置于其所对应的该共用配线的上方，并耦接至该薄膜晶体管，且该画素电极具有至少一狭缝；以及复数个上电极，是配置于该画素电极与其所对应的该共用配线之间，其中该些上电极是耦接至该画素电极，并适于与其所对应的该共用配线耦合形成复数个电容，其中该些电容之中具有至少一瑕疵电容，且对应于该瑕疵电容的部分该画素电极是与其余部分的该画素电极电性绝缘。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜晶体管阵列基板，其中所述的瑕疵电容的该上电极与其所对应的该共用配线之间具有颗粒及/或孔洞。
前述的薄膜晶体管阵列基板，其中所述的瑕疵电容所对应的该画素电极与其所对应的该共用配线之间具有颗粒及/或孔洞。
前述的薄膜晶体管阵列基板，更包括一导电残留物，其是耦接于该瑕疵电容的该上电极以及与其相邻的该些资料配线其中之一之间。
前述的薄膜晶体管阵列基板，其中所述的该些上电极、该些资料配线与该导电残留物的材质相同。
前述的薄膜晶体管阵列基板，其中所述的导电残留物的材质包括铝。
前述的薄膜晶体管阵列基板，更包括一导电残留物，其是耦接于该瑕疵电容所对应的该画素电极以及与其相邻的其他该些画素电极其中之一之间。
前述的薄膜晶体管阵列基板，其中所述的导电残留物的材质包括铟锡氧化物。
前述的薄膜晶体管阵列基板，其中每一该些狭缝的边缘是呈锯齿状(jag profile)。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种薄膜晶体管阵列基板的修补方法，适于对权利要求1所述的薄膜晶体管阵列基板进行修补，其中该薄膜晶体管阵列基板具有一瑕疵电容，该修补方法包括以下步骤移除该瑕疵电容所对应的该画素电极的局部区域，以使对应于该瑕疵电容的部分该画素电极与其余部分的该画素电极电性绝缘。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜晶体管阵列基板的修补方法，其中是藉由激光来移除该画素电极的局部区域。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下本发明提出一种薄膜晶体管阵列基板，其包括一基板以及配置于基板上的多条扫描配线、多条资料配线、多条共用配线与多个画素单元，其中扫描配线与资料配线是于基板上划分出多个画素区域，而每一共用配线的部分是位于画素区域其中之一内。此外，画素单元是配置于基板上，且每一画素单元是位于画素区域其中之一内，以藉由其所对应的扫描配线与资料配线进行驱动。每一画素单元包括一薄膜晶体管、一图案化的画素电极以及多个上电极，其中薄膜晶体管是耦接至其所对应的扫描配线与资料配线，而画素电极是配置于其所对应的共用配线的上方，并耦接至薄膜晶体管，且此画素电极具有至少一狭缝。此外，上电极是配置于画素电极与其所对应的共用配线之间，并耦接至画素电极，以与其所对应的共用配线耦合形成多个电容。
依照本发明的较佳实施例所述的薄膜晶体管阵列基板，其中每一该些狭缝的边缘是呈锯齿状(jag profile)。
本发明更提出一种薄膜晶体管阵列基板的修补方法，其适于对上述本发明的薄膜晶体管阵列基板进行修补，其中薄膜晶体管阵列基板具有一瑕疵电容，此修补方法是移除瑕疵电容所对应的画素电极的局部区域，以使对应于瑕疵电容的部分画素电极与其余部分的画素电极电性绝缘。
依照本发明的较佳实施例所述的薄膜晶体管阵列基板的修补方法，其中例如是藉由激光来移除画素电极的局部区域。
本发明更提出一种薄膜晶体管阵列基板，其包括一基板、以及配置于基板上的多条扫描配线、多条资料配线、多条共用配线与多个画素单元，其中扫描配线与资料配线是于基板上划分出多个画素区域，而每一共用配线的部分是位于画素区域其中之一内。此外，画素单元是配置于基板上，且每一画素单元是位于画素区域其中之一内，以藉由其所对应的扫描配线与资料配线进行驱动。每一画素单元包括一薄膜晶体管、一图案化的画素电极以及多个上电极，其中薄膜晶体管是耦接至其所对应的扫描配线与资料配线，而画素电极是配置于其所对应的共用配线的上方，并耦接至薄膜晶体管，且此画素电极具有至少一狭缝。此外，上电极是配置于画素电极与其所对应的共用配线之间，并耦接至画素电极，以与其所对应的共用配线耦合形成多个电容。另外，上述的电容的中具有至少一瑕疵电容，且对应于此瑕疵电容的部分画素电极是与其余部分的画素电极电性绝缘。
依照本发明的较佳实施例所述的薄膜晶体管阵列基板，其中瑕疵电容的上电极与其所对应的共用配线之间例如具有颗粒及/或孔洞。
依照本发明的较佳实施例所述的薄膜晶体管阵列基板，其中瑕疵电容所对应的画素电极与其所对应的共用配线之间例如具有颗粒及/或孔洞。
依照本发明的较佳实施例所述的薄膜晶体管阵列基板，其例如更包括一导电残留物，且此导电残留物是耦接于瑕疵电容的上电极以及与其相邻的资料配线其中之一之间。此外，上述的上电极、资料配线与导电残留物例如具有相同的材质，其中此材质例如包括铝。
依照本发明的较佳实施例所述的薄膜晶体管阵列基板，其例如更包括一导电残留物，此导电残留物是耦接于瑕疵电容所对应的画素电极以及与其相邻的其他画素电极其中之一之间，而此导电残留物的材质例如是铟锡氧化物。
依照本发明的较佳实施例所述的薄膜晶体管阵列基板，其中每一该些狭缝的边缘是呈锯齿状(jag profile)。
基于上述，本发明的薄膜晶体管阵列基板的每一画素单元中是具有多个上电极以分别形成多个电容，其中若有电容为瑕疵电容时，只需使对应于此瑕疵电容的画素电极与同一画素单元内其余部分的画素电极电性绝缘，便可让此画素单元内的其他电容正常作动，而维持此画素单元的正常显示。因此，藉由本发明的薄膜晶体管阵列基板及其修补方法可有效改善因制程缺陷所造成的画素单元无法正常显示的问题，进而提高制程良率。
经上述可知，本发明是关于一种薄膜晶体管阵列基板及其修补方法，其中薄膜晶体管阵列基板的每一画素单元中是具有多个上电极，以与其所对应的共用配线形成多个电容。若有电容为瑕疵电容时，只需使对应于此瑕疵电容的画素电极与同一画素单元内其余部分的画素电极电性绝缘，便可让此画素单元内的其他电容正常作动，而维持此画素单元的正常显示。因此，藉由本发明的薄膜晶体管阵列基板及其修补方法可对具有瑕疵电容的薄膜晶体管阵列基板进行修补，进而提高薄膜晶体管阵列基板的制程良率。
借由上述技术方案，本发明薄膜晶体管阵列基板及其修补方法至少具有下列优点(一)每一画素单元内具有多个储存电容，其中，若有电容为瑕疵电容时，只需藉由本发明的修补方法隔绝此瑕疵电容与其他储存电容，便可使画素单元维持正常的显示，因而有助于提高整体的制程良率。
(二)应用于多区域垂直配向的液晶显示面板时，可搭配画素电极上原有的狭缝进行修补，因此可缩小加工面积，进而降低所需耗费的工时。
(三)搭配画素电极上原有的狭缝进行修补，而不需对金属层(如共用配线或上电极等)上方的画素电极进行加工，因此可避免对下方的金属层造成损害，进而提高修补的良率。
(四)画素单元内的上电极是与资料配线(以及薄膜晶体管的源极/汲极)同时形成，因此不需增加额外的制程步骤，而不会造成成本上的负担。
综上所述，本发明特殊结构的薄膜晶体管阵列基板，用以避免因制程缺陷所造成的画素单元无法正常显示的问题，进而提供较佳的制程良率。本发明特殊的薄膜晶体管阵列基板的修补方法，用以对具有瑕疵电容的薄膜晶体管阵列基板进行修补，进而提高薄膜晶体管阵列基板的制程良率。其具有上述诸多的优点及实用价值，并在同类产品及修补方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、修补方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的薄膜晶体管阵列基板具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举多个较佳实施例，并配合附图，详细说明如下。
图1A是现有习知一种具有MIM储存电容的薄膜晶体管阵列基板的局部上视图。
图1B是图1A的A-A’剖面图。
图2A～4A分别是现有习知的多种失效的MIM储存电容的局部上视图。
图2B～4B分别是图2A～4A的A-A’剖面图。
图5A是本发明的一种多区域垂直配向的液晶显示面板的薄膜晶体管阵列基板的局部上视图。
图5B是图5A的A-A’剖面图。
图6A是一种具有瑕疵电容的薄膜晶体管阵列基板的局部上视图。
图6B是图6A的A-A’剖面图。
图7A是一种具有瑕疵电容的薄膜晶体管阵列基板的局部上视图。
图7B是图7A的A-A’剖面图。
图8A是一种具有瑕疵电容的薄膜晶体管阵列基板的局部上视图。
图8B是图8A的A-A’剖面图。
图9A是一种具有瑕疵电容的薄膜晶体管阵列基板的局部上视图。
图9B是图9A的A-A’剖面图。
102储存电容 110共用配线120、140介电层122点瑕疵130上电极 142接触窗150画素电极 160资料配线170、180残留的导电材质500基板500a画素区域 502扫描配线504资料配线 506共用配线510画素单元 512薄膜晶体管514上电极 514a第一上电极514b第二上电极516画素电极518狭缝 518a子狭缝522、524介电层524a、524b接触窗
530a第一电容 530b第二电容542、544点瑕疵 546、548导电残留物550切除区域具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的薄膜晶体管阵列基板及其修补方法其具体实施方式
、结构、修补方法、步骤、特征及其功效，详细说明如后。
请参阅图5A与5B所示，其中图5A绘示为本发明的一种多区域垂直配向的液晶显示面板的薄膜晶体管阵列基板的局部上视图，而图5B绘示为图5A的A-A’剖面图。如图5A与5B所示，基板500例如是一玻璃基板，其上例如配置有多条扫描配线502与多条资料配线504，用以于基板500上划分出多个画素区域500a。此外，基板500上更配置有多条共用配线506，其例如是与扫描配线502同时形成，其材质例如包括铬(Cr)或铝(Al)等导电性良好的金属，且每一共用配线506是位于其所对应的画素区域500a内。
请再参阅图5A与5B所示，每一画素区域500a内例如配置有一画素单元510，且每一画素单元510包括一薄膜晶体管512、多个上电极514以及一图案化的画素电极516。其中，薄膜晶体管512是耦接至其所对应的扫描配线502以及资料配线504，以藉由扫描配线502与资料配线504进行驱动。此外，上电极514例如包括一第一上电极514a以及一第二上电极514b，其是配置于共用配线506上方，且此上电极514例如是与资料配线504同时形成，而其材质例如包括铬(Cr)或铝(Al)等导电性良好的金属。另外，上电极514与共用配线506之间例如配置有一介电层522，其材质例如是氮化硅(SiNx)。
请再参阅图5A与5B所示，画素电极516是配置于上电极514上方，且画素电极516上例如具有多个狭缝518，且每一狭缝518的两侧边缘例如具有向外延伸的多个子狭缝518a，而例如是呈锯齿状(jag profile)。其中，画素电极516的材质例如是铟锡氧化物(Indium-Tin-Oxide，ITO)等透明导电材料，而藉由狭缝518的作用，将可改变画素电极516上方的液晶分子(未绘示)所受到的电场方向，以提供多区域的垂直配向，进而达到广视角的效果。此外，画素电极516与上电极514之间例如具有一介电层524，且第一上电极514a与第二上电极514b是分别藉由接触窗524a与接触窗524b电性连接至画素电极516，以分别构成MIM结构的第一电容530a与第二电容530b。
在上述的薄膜晶体管阵列基板中，每一画素单元510是具有一第一电容530a与一第二电容530b，其中例如当第一电容530a失效时，仍可经过修补，而使第二电容530b维持正常的作用。下文将举例说明薄膜晶体管阵列基板可能发生的几种电容失效的情形及应用本发明对瑕疵电容进行修补的方法。
请参阅图6A与6B所示，其中图6A绘示为一种具有瑕疵电容的薄膜晶体管阵列基板的局部上视图，而图6B绘示为图6A的A-A’剖面图。如图6A与6B所示，一点瑕疵542是位于第一上电极514a与共用配线506之间的介电层522内，其中此点瑕疵542例如是因制程污染所形成的一颗粒或是一孔洞，而此点瑕疵542将导致第一上电极514a与共用配线506之间发生电容泄漏的问题，因而导致第一电容530a失效，而成为一瑕疵电容。此外，由于第二电容530b是与第一电容530a共用同一画素电极516，因此也将连带使得第二电容530b失效。
请再参阅图6A与6B所示，本发明为避免画素单元510内的所有电容失效，是提出一种修补方法，其例如是藉由激光来移除画素电极516的部分区域(如切除区域550所示)，而此切除区域550例如是位于第一电容530a的外围，并由第一上电极514a左侧的画素电极516边缘延伸至第一上电极514a右侧的狭缝518。其中，藉由画素电极516上原有的狭缝518，再加上新增的切除区域550，将可使得对应于第一电容530a的部分画素电极516与其余部分的画素电极516电性绝缘。如此一来，即使第一电容530a失效，第二电容530b以及大部分的画素电极516并不会受到点瑕疵542的影响，而仍可维持正常的作用。
请参阅图7A与7B所示，其中图7A绘示为另一种具有瑕疵电容的薄膜晶体管阵列基板的局部上视图，而图7B绘示为图7A的A-A’剖面图。如图7A与7B所示，一点瑕疵544是位于第一电容530a旁的画素电极516与共用配线506之间，且位于介电层522与/或介电层524内，其中此点瑕疵544例如是因制程污染所形成的一颗粒或是一孔洞，而此点瑕疵544将导致画素电极516与共用配线506之间发生电容泄漏的问题，因而导致第一电容530a与第二电容530b失效。
请再参阅图7A与7B所示，如同图6A的实施例所示，本发明的修补方法同样可将移除区域550设于第一电容530a的外围，以藉由切除区域550以及画素电极516上原有的狭缝518，而使得对应于第一电容530a的部分画素电极516与其余部分的画素电极516电性绝缘。因此，第二电容530b与大部分的画素电极516仍可维持正常的作用。
请参阅图8A与8B所示，其中图8A绘示为又一种具有瑕疵电容的薄膜晶体管阵列基板的局部上视图，而图8B绘示为图8A的A-A’剖面图。如图8A与8B所示，第一上电极514a与资料配线504之间例如具有一导电残留物546，其中第一上电极514a将通过导电残留物546而与资料配线504误导通，使得第一电容530a成为一瑕疵电容，且画素单元510将受到资料配线504上的显示讯号的影响而无法正常运作。一般而言，此导电残留物546例如是在制作上电极514与资料配线504时，因蚀刻不完全或其他制程误差所残留的铝材。
请再参阅图8A与8B所示，为解决上述问题，本发明的修补方法同样可利用激光来移除第一电容530a外围的画素电极516(如切除区域550所示)，以藉由切除区域550与原有的狭缝518使得对应于第一上电极514a上方的部分画素电极516与其他大部分的画素电极516电性绝缘。如此一来，第二电容530b与大部分的画素电极516仍可正常运作。
请参阅图9A与9B所示，其中，图9A绘示为再一种具有瑕疵电容的薄膜晶体管阵列基板的局部上视图，而图9B绘示为图9A的A-A’剖面图。如图9A与9B所示，相邻两画素单元510的画素电极516之间例如具有一导电残留物548，而使得两画素电极516通过导电残留物548误导通。一般而言，制作画素电极516的方法例如是先藉由溅镀(sputtering)或共蒸着(coevaporation)等成膜方法在基板500上形成透明导电薄膜(未绘示)之后，再对此透明导电薄膜(未绘示)进行微影(photographing)、蚀刻(etching)等步骤，以得到此图案化的画素电极516。因此，若对导电薄膜(未绘示)的蚀刻不完全，便可能形成上述的导电残留物548。
请再参阅图9A与9B所示，本发明的修补方法是将第一电容530a视为一瑕疵电容，并藉由激光来移除第一电容530a外围的画素电极516。其中切除区域550更可延伸至资料配线504与画素电极516之间的导电残留物548上，以确保同一画素单元510内的其余大部分的画素电极516可与瑕疵电容(第一电容530a)上方以及相邻的画素单元510内的画素电极516电性绝缘，而使得第二电容530b与大部分的画素电极516仍可维持正常的作用。
本发明的薄膜晶体管阵列基板及其修补方法是可应用于一多区域垂直配向的液晶显示面板内，其中配合画素电极上原有的狭缝来对画素电极进行切割，以使得对应于瑕疵电容的部分画素电极可确实与其余部分的画素电极电性绝缘，而维持此画素单元的正常显示。当然，本发明的薄膜晶体管阵列基板及其修补方法并不仅适用于多区域垂直配向的液晶显示器上，在本发明的其他实施例中，其更例如可以是扭转向列型(Twisted Nematic，TN)或超扭转向列型(Super Twisted Nematic，STN)等其他类型的液晶显示面板，而即使薄膜晶体管阵列基板的画素电极上不具有狭缝，本发明的修补方法仍可藉由改变切割路径来达到隔绝瑕疵电容的目的。
此外，值得一提的是，上述实施例及其图示仅为举例之用，其中例如点瑕疵或导电残留物的位置、数量等当随实际情形而有所不同，而形成瑕疵电容的因素亦不限于上述的点瑕疵或导电残留物。另外，虽然上述实施例所绘示的每一画素单元仅具有两个储存电容，但在不脱离本发明的精神范围内，熟习此技艺者更可依据实际状况与设计需求改变上电极的数量、形状或位置，以在画素单元内形成不同型态的储存电容。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种薄膜晶体管阵列基板，其特征在于其包括一基板；复数条扫描配线，配置于该基板上；复数条资料配线，配置于该基板上，且该些资料配线与该些扫描配线是于该基板上划分出复数个画素区域；复数条共用配线，配置于该基板上，且每一该些共用配线的部分是位于该些画素区域其中之一内；复数个画素单元，配置于该基板上，且每一该些画素单元是位于该些画素区域其中之一内，以藉由其所对应的该些扫描配线其中之一与该些资料配线其中之一进行驱动，其中每一该些画素单元包括一薄膜晶体管，是耦接至其所对应的该扫描配线与该资料配线；一图案化的画素电极，配置于其所对应的该共用配线的上方，并耦接至该薄膜晶体管，且该画素电极具有至少一狭缝；以及复数个上电极，是配置于该画素电极与其所对应的该共用配线之间，其中该些上电极是耦接至该画素电极，并与其所对应的该共用配线耦合形成复数个电容。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于其中每一该些狭缝的边缘是呈锯齿状(jag profile)。
3.一种薄膜晶体管阵列基板，其特征在于其包括一基板；复数条扫描配线，配置于该基板上；复数条资料配线，配置于该基板上，且该些资料配线与该些扫描配线是于该基板上划分出复数个画素区域；复数条共用配线，配置于该基板上，且每一该些共用配线的部分是位于该些画素区域其中之一内；复数个画素单元，配置于该基板上，且每一该些画素单元是位于该些画素区域其中之一内，以藉由其所对应的该些扫描配线其中之一与该些资料配线其中之一进行驱动，其中每一该些画素单元包括一薄膜晶体管，是耦接至其所对应的该扫描配线与该资料配线；一图案化的画素电极，配置于其所对应的该共用配线的上方，并耦接至该薄膜晶体管，且该画素电极具有至少一狭缝；以及复数个上电极，是配置于该画素电极与其所对应的该共用配线之间，其中该些上电极是耦接至该画素电极，并适于与其所对应的该共用配线耦合形成复数个电容，其中该些电容之中具有至少一瑕疵电容，且对应于该瑕疵电容的部分该画素电极是与其余部分的该画素电极电性绝缘。
4.根据权利要求3所述的薄膜晶体管阵列基板，其特征在于其中所述的瑕疵电容的该上电极与其所对应的该共用配线之间具有颗粒及/或孔洞。
5.根据权利要求3所述的薄膜晶体管阵列基板，其特征在于其中所述的瑕疵电容所对应的该画素电极与其所对应的该共用配线之间具有颗粒及/或孔洞。
6.根据权利要求3所述的薄膜晶体管阵列基板，其特征在于更包括一导电残留物，其是耦接于该瑕疵电容的该上电极以及与其相邻的该些资料配线其中之一之间。
7.根据权利要求6所述的薄膜晶体管阵列基板，其特征在于其中所述的该些上电极、该些资料配线与该导电残留物的材质相同。
8.根据权利要求7所述的薄膜晶体管阵列基板，其特征在于其中所述的导电残留物的材质包括铝。
9.根据权利要求3所述的薄膜晶体管阵列基板，其特征在于更包括一导电残留物，其是耦接于该瑕疵电容所对应的该画素电极以及与其相邻的其他该些画素电极其中之一之间。
10.根据权利要求9所述的薄膜晶体管阵列基板，其特征在于其中所述的导电残留物的材质包括铟锡氧化物。
11.根据权利要求3所述的薄膜晶体管阵列基板，其特征在于其中每一该些狭缝的边缘是呈锯齿状(jag profile)。
12.一种薄膜晶体管阵列基板的修补方法，适于对权利要求1所述的薄膜晶体管阵列基板进行修补，其中该薄膜晶体管阵列基板具有一瑕疵电容，该修补方法特征在于其包括以下步骤移除该瑕疵电容所对应的该画素电极的局部区域，以使对应于该瑕疵电容的部分该画素电极与其余部分的该画素电极电性绝缘。
13.根据权利要求12所述的薄膜晶体管阵列基板的修补方法，其特征在于其中是藉由激光来移除该画素电极的局部区域。
全文摘要
本发明是关于一种薄膜晶体管阵列基板及其修补方法，其中薄膜晶体管阵列基板的每一画素单元中是具有多个上电极，以与其所对应的共用配线形成多个电容。若有电容为瑕疵电容时，只需使对应于此瑕疵电容的画素电极与同一画素单元内其余部分的画素电极电性绝缘，便可让此画素单元内的其他电容正常作动，而维持此画素单元的正常显示。因此，藉由本发明的薄膜晶体管阵列基板及其修补方法可对具有瑕疵电容的薄膜晶体管阵列基板进行修补，进而提高薄膜晶体管阵列基板的制程良率。
文档编号H01L29/786GK1605919SQ20041008893
公开日2005年4月13日 申请日期2004年11月9日 优先权日2004年11月9日
发明者黄韦凯, 陈奕任, 蔡承勋, 王炯宾 申请人:友达光电股份有限公司