专利名称：多层陶瓷基板及其制造方法
技术领域：
本发明涉及一种通过组合具有相互不同的电气特性和/或物理特性的多个陶瓷材料而构成的多层陶瓷基板及其制造方法。
背景技术：
多层陶瓷基板由多个陶瓷层构成，在各陶瓷层之间，沿着其界面形成有配线导体。通常，为了多功能化、高性能化，多层陶瓷基板是将具有相互不同的电气特性、物理特性的多种陶瓷材料的印刷电路基板进行叠层，并同时对得到的复合叠层体进行烧成而制造的。这是为了在多层陶瓷基板的内部一体地制出电容器或电感器等要求不同的介电常数等的电子元件。
但是，当将具有相互不同的电气特性、物理特性的多种陶瓷材料的印刷电路基板进行叠层并同时进行烧成时，由于这些不同的陶瓷材料的印刷电路基板上的收缩变化不同等原因，有可能产生裂纹或剥离。
为了消除这种不良现象，例如在专利文献1特开2001-144438号公报中公开了如下的方法，即，在叠层了具有相互不同的介电常数的电介体陶瓷材料的多层陶瓷基板上，为了不产生层间的相互扩散或多层陶瓷基板的收缩，而在层间设置抑制收缩用的印刷电路基板。
但是，在专利文献1记载的方法中，除了抑制收缩用的印刷电路基板本身的厚度增加之外，为了在各层的主面方向上形成介电常数合适的元件，必须要充分确保层的厚度。因此，多层陶瓷基板整体的厚度增加，与电子仪器紧凑化的要求背道而驰。
另外，在专利文献2特开平11-163530号公报中公开了如下的技术，即，在烧成前的印刷电路基板的叠层体的内部形成空间，在该空间中嵌入烧成前的成形体块，然后对成形体块和印刷电路基板的叠层体同时进行烧成。
但是，专利文献2记载的技术是构成烧成前的成形体块的叠层体的叠层方向与成形体块插入的印刷电路基板的叠层方向大致为直角。因此，存在烧成时成形体块容易从印刷电路基板的叠层体上脱落的问题。因此，在专利文献2记载的技术中，在将成形体块插入到印刷电路基板的叠层体中之后，必须要用未以印刷电路基板的烧成温度进行烧成的无收缩性的片状支持体夹入，并对印刷电路基板的叠层体进行烧成。
发明内容
本发明是鉴于上述问题而提出的，其目的在于提供一种多层陶瓷基板，不会对相互的层产生影响，尽可能地抑制多层陶瓷基板整体的厚度，并使元件的形成容易。
为了达到上述目的，本发明所涉及的多层陶瓷基板的制造方法，包括∶将多个烧成后构成第1陶瓷层的第1印刷电路基板叠层，成形出第1烧成前的基板的工序；将多个烧成后构成第2陶瓷层的第2印刷电路基板叠层，成形出第2烧成前的基板的工序；在上述第1烧成前的基板上形成凹部的工序；形成大小为从上述第2烧成前的基板进入上述凹部的第1烧成前的块体的工序；以上述第1印刷电路基板的叠层方向和上述第2印刷电路基板的叠层方向相同的方式，将上述第1烧成前的块体嵌入上述凹部中的工序；对嵌入了上述第1烧成前的块体的上述第1烧成前的基板进行烧成的工序。
在本发明所涉及的多层陶瓷基板的制造方法中，由于嵌入一侧的第1烧成前的基板和嵌入一侧的第1烧成前的块体分别是将相同材质的印刷电路基板叠层而成，所以在烧成时，层间的剥离或裂纹等的发生少。而且，由于介电常数相互不同的第1陶瓷层的叠层体和第2陶瓷层的叠层体分别独立地位于基板内，能够确保充分的厚度，所以可构成分别具有合适的介电常数的电子器件。
例如，在具有较大的介电常数的部位(块体或者基板)上构成电容器元件，在具有较小的介电常数的部位(块体或者基板)上构成电感器元件等，能够确保设计的自由度。而且，即使烧成时各自的基板材料的收缩稍有不同，由于块体的叠层方向和基板的叠层方向相同，所以收缩的倾向也相同，烧成后的块体不会从烧成后的基板上脱落。而且，由于用形成在基板的表面上的连接配线连接各自的部件，所以在这一点上，烧成后的块体也不会从烧成后的基板上脱落。
优选地是，在上述第1烧成前的块体的侧面上不形成端子，在上述第1烧成前的块体的上表面和/或下表面上形成端子。由于在块体的侧面上不形成端子，所以无需在块体的侧面与基板连接。而且，能够在块体的上表面和/或下表面上，经由端子与基板的表面电极相连接。
另外，由于在块体的侧面上不形成端子，所以在块体的侧面附近不存在内部导体层，即使因块体和基板的材质等不同而在烧成时在块体的侧面产生反应也没有问题。
优选地是，上述凹部是从上述第1烧成前的基板的上表面贯通到下表面的贯通孔。也可以将与上述第1烧成前的块体不同的第2烧成前的块体也与上述第1烧成前的块体一起嵌入上述贯通孔中。或者，上述凹部是从上述第1烧成前的基板的上表面不贯通到下表面的非贯通孔。能够根据在块体的内部制出的元件的大小或数量等自由地设计凹部的深度或构造。而且，能够通过将其他的第2烧成前的块体嵌入凹部的内部而在相同的凹部的内部内置具有不同的介电常数的块体。
优选地是，上述第1印刷电路基板和第2印刷电路基板由烧成后介电常数不同的材料构成。或者，上述第1印刷电路基板和第2印刷电路基板由相同的材料构成，但其厚度不同。优选地是，构成上述第1烧成前的基板的上述第1印刷电路基板的厚度比上述第2印刷电路基板的厚度厚。例如在构成制出元件的块体的第2印刷电路基板的厚度较薄在元件的小型化和高性能化上是理想的。而且，不制出元件、而仅制出配线层等的第1印刷电路基板的厚度从叠层工序的削减这一点考虑以较厚为好。
优选地是，在上述第1印刷电路基板之间和/或上述第2印刷电路基板之间夹装有内部导体层。该内部导体层成为配线层、制出的元件的内部电极等。
优选地是，上述第1印刷电路基板和上述第2印刷电路基板具有同等程度的加压收缩率和烧成收缩率。在这种情况下，在对嵌入了第1烧成前的块体后的第1烧成前的基板进行加压或烧成时，能够进一步有效地抑制块体和基板之间的剥离和裂纹等。
在本发明中，优选地是，在将上述第1烧成前的块体嵌入上述第1烧成前的基板的凹部中后，对上述第1烧成前的基板进行烧成，通过连接配线连接形成在烧成后的基板的表面上的端子和形成在烧成后的块体的表面上的端子。
或者，在将上述第1烧成前的块体嵌入上述第1烧成前的基板的凹部中后，通过连接配线连接形成在上述第1烧成前的块体的表面上的端子和形成在上述第1烧成前的基板的表面上的端子，然后对上述第1烧成前的基板进行烧成。
本发明的多层陶瓷基板由上述任一种制造方法制造。另外，本发明所涉及的多层陶瓷基板既可以单体地用作制品，或者也可以将其他的电子器件安装在该多层陶瓷基板上。
图1为表示本发明一实施方式所涉及的多层陶瓷基板的制造过程的示意剖视图。
图2为表示图1的后工序的示意剖视图。
图3为图1中所示的第1烧成前块体的示意剖视图。
图4为图3中所示的第1烧成前块体的俯视图。
图5为表示在烧成后的基板表面上印刷电路图案，并将块体的端子和基板的端子连接在规定的图案上的状态的俯视图。
图6A和图6B为本发明的其他实施方式所涉及的多层陶瓷基板的示意剖视图。
具体实施例方式
以下，基于附图所示的实施方式对本发明加以说明。
第1烧成前的基板如图1所示，在本发明一实施方式所涉及的多层陶瓷基板的制造方法中，首先准备第1烧成前的基板4。第1烧成前的基板4是通过将多个烧成后构成第1陶瓷层的第1印刷电路基板沿着厚度方向A进行叠层，然后沿着叠层方向A临时压接而制造的。根据需要，在第1印刷电路基板相互之间形成内部导体层。
在第1印刷电路基板和内部导体层的叠层时采用印刷法的情况下，可以将电介体软膏和内部导体用软膏叠层以刷在聚对苯二甲酸乙二醇酯等基板上。而且，在采用薄片法的情况下，可以采用电介体软膏形成印刷电路基板，在其上印刷内部导体软膏，然后将其叠层。
第1烧成前的基板4的厚度虽没有特别的限定，但例如为0.4mm～1.5mm左右。第1烧成前的基板4的形状虽没有特别的限定，但在本实施方式中，是25mm×25mm的四边形。临时压接时的压力虽没有特别的限定，但优选地是3～8MPa左右，此时的加热温度为50～100℃左右。
各第1印刷电路基板的厚度根据对第1烧成前的基板4进行烧成而得到的图2所示的第1基板40内制出的元件或配线等的用途而决定，通常为20～245μm左右。在例如想在第1基板40内制出多个电感器元件等用途的情况下，优选地是第1印刷电路基板的厚度较薄。而且，在第1基板40内形成Q值较高的配线等情况下、或者形成散热用通孔等情况下，优选地是第1印刷电路基板的厚度较厚。第1印刷电路基板的叠层片数虽没有特别的限定，但为4～50片左右。
第1印刷电路基板由电介体软膏制作。电介体软膏既可以是将电介体原料和有机载体混合后的有机类涂料，也可以是水类的涂料。
在电介体原料中，根据电介体瓷器组成物的组成，采用构成主成分和副成分的原料。另外，原料形态没有特别的限定，采用构成主成分和副成分的氧化物和/或经烧成而成为氧化物的化合物，其原料只要是通过液相合成法或者固相法等得到的粉体即可。
另外，作为经烧成而成为氧化物的化合物，例如例示出碳酸盐、硝酸盐、草酸盐、有机金属化合物等。当然，也可以并用氧化物和经烧成而成为氧化物的化合物。只要将电介体原料中各化合物的含有量定为烧成后成为上述的电介体瓷器组成物的组成即可。
有机载体是将粘合剂溶剂在有机溶剂中的物质，用于有机载体中的粘合剂没有特别的限定，可从乙基纤维素、聚乙烯醇缩丁醛等通常的各种粘合剂中适当选择。而且，此时采用的有机溶剂也没有特别的限定，可根据印刷法或薄片法等利用方法从松油醇、丁基甲醛、丙酮、甲苯等有机溶剂中适当选择。
而且，水溶类涂料是使水溶性粘合剂、分散剂等溶解在水中的涂料，水溶类粘合剂没有特别的限定，可从聚乙烯醇、纤维素水溶性丙烯酸树脂、乳胶等中适当选择。
内部导体软膏是将上述的各种导电性金属或合金构成的导电材料或者烧成后成为上述导电材料的各种氧化物、有机金属化合物、树脂等与上述有机载体混合调制成的。
上述各软膏的有机载体的含有量没有特别的限定，通常的含有量例如可以是粘合剂为1～5重量％左右、溶剂为10～50重量％左右。而且，各软膏中也可以根据需要含有从各种分散剂、可塑剂、电介体、绝缘体等中选择的添加物。
第2烧成前的基板和第1烧成前的块体然后，准备第2烧成前的基板。第2烧成前的基板的大小和厚度与第1烧成前的基板4相同。第2烧成前的基板的制作方法也与第1烧成前的基板4相同。但是，在本实施方式中，构成第2烧成前的基板的第2印刷电路基板的电介体原料、或者薄片的厚度与构成第1烧成前的基板4的第1印刷电路基板不同。而且，在第2印刷电路基板之间，例如由电感器元件、电容器元件、LC复合电路元件、过滤器电路元件等元件、以及用于制出元件间的配线的图案形成有内部导体层。
另外，构成第2印刷电路基板的电介体软膏中含有的电介体原料最好具有可与构成第1印刷电路基板的电介体软膏中含有的电介体原料在同一温度下烧结、具有相同程度的加压收缩率和烧成收缩率。作为满足这些特性的组合，例如例示出以下所示的材料组成的组合。
例如在第1印刷电路基板的电介体原料的组成是氧化铝类电介体原料(SiO2为26.45质量％、B2O3为1.76质量％、Al2O3为55.37质量％、MgO为0.86质量％、CaO为1.59质量％、SrO为13.97质量％)的情况下，第2印刷电路基板的电介体原料的组成最好是如下的组成。即，氧化铝-氧化钛类电介体原料(SiO2为32.62质量％、B2O3为2.18质量％、Al2O3为25.35质量％、MgO为1.06质量％、CaO为1.97质量％、SrO为17.23质量％、TiO2为19.60质量％)，氧化铝-氧化钛-氧化锶类电介体原料(SiO2为9.05质量％、Al2O3为9.21质量％、La2O3为19.63质量％、B2O3为2.21质量％、BaO为8.79质量％、TiO2为23.42质量％、Bi2O3为4.56质量％、Nd2O6为20.61质量％、SrO为1.73质量％)，锶长石-α石英类电介体原料(SiO2为66.60质量％、B2O3为12.71质量％、Al2O3为9.20质量％、Sb2O3为5.33质量％、CaO为1.61质量％、SrO为3.12质量％、ZnO为0.81质量％、MgO为0.56质量％)，氧化铝-α石英类电介体原料(BaO为24.59质量％、Al2O3为19.05质量％、SiO2为53.94质量％、B2O3为2.42质量％)，氧化铷-氧化钛类电介体原料(BaO为20.21质量％、Nd2O3为36.81质量％、TiO2为37.73质量％、B2O3为1.42质量％、CuO为0.95质量％、ZnO为1.90质量％)等。
第2烧成前的基板准备好后，接着将该第2烧成前的基板切断或者冲裁加工成规定的尺寸，得到图1所示的第1烧成前的块体6。第1烧成前的块体6虽没有特别的限定，但例如是大小为1mm～10mm见方的大小，其厚度与第1烧成前的基板4的厚度相同。另外，在第1烧成前的块体6的上表面和/或背面上，如图3和图4所示，形成有端子8。端子8通过印刷与内部导体软膏相同的外部端子用软膏等形成。端子8既可以在第2烧成前的基板的阶段形成，也可以在块体的阶段形成。如图5所示，在第1烧成前的基板4的上表面和/或下表面上也形成有端子36。这些端子36在后工序中通过连接配线38连接在规定的电路图案上。
凹部的加工、嵌入以及烧成与从第2烧成前的基板制作第1烧成前的块体6的工序分别地在第1烧成前的基板4上例如通过冲裁加工等形成贯通正反面的贯通孔(凹部)10。贯通孔10的尺寸为比第1烧成前的块体6的尺寸稍大的程度，如图1所示，在各贯通孔10中嵌入对应的第1烧成前的块体6。各第1烧成前的块体6的正面和反面成为与第1烧成前的基板4的正面和反面基本上相同的平面。
另外，如图3所示，第1烧成前的块体6是将多个印刷电路基板30在厚度方向A’上叠层的，在其印刷电路基板30的层间，以规定的图案插装有内部电极层32，这些内部电极层32和端子8通过通孔34等连接。在本实施方式中，该第1烧成前的块体6上的印刷电路基板30的叠层方向A’与图1中所示的第1烧成前的基板4上的印刷电路基板的叠层方向A相同地将第1烧成前的块体6嵌入贯通孔10中。
之后，嵌入了第1烧成前的块体6的第1烧成前的基板4在叠层方向上被正式加压。其压力虽没有特别的限定，但优选地是40～100MPa左右，其加热温度为35～80℃左右。之后，第1烧成前的基板4与第1烧成前的块体6一起进行脱粘合剂处理和烧成处理，得到图2所示的由烧成后的第1基板40和块体60构成的多层陶瓷基板2。
烧成温度虽然根据印刷电路基板的材质等决定，没有特别的限定，但通常为850～1000℃。而且，烧成氛围虽然根据内部导体软膏中的导电材料的种类而适当决定，但在采用Ni或Ni合金等贱金属作为导电材料的情况下，优选地是还原氛围，烧成氛围的氧分压优选地是10-10～10-3Pa，更好地是10-7～10-3Pa。当烧成时的氧分压过低时，则具有内部电极的导电材料产生异常烧结而半途而废的倾向，而当氧分压过高时，则具有内部电极被氧化的倾向。
然后，如图5所示，在第1基板40的正面上印刷电路图案，通过连接配线38将块体60的端子8和第1基板40的端子36连接在规定的图案上。另外，电路图案的印刷可在对第1基板40进行烧成前进行。
在本实施方式所涉及的多层陶瓷基板2的制造方法中，由于嵌入一侧的第1烧成前的基板4和嵌入一侧的第1烧成前的块体6是分别将相同材质的印刷电路基板叠层而成，所以在烧成时，层间的剥离或裂纹等的产生少。而且，由于介电常数相互不同的第1基板40的叠层体和块体60的叠层体分别独立地位于基板内，能够确保充分的厚度，所以可构成分别具有合适的介电常数的电子器件。
例如，在具有较大的介电常数的部位(块体60或者第1基板40)上构成电容器元件，在具有较小的介电常数的部位(块体60或者第1基板40)上构成电感器元件等，能够确保设计的自由度。而且，即使烧成时各自的基板材料的收缩稍有不同，由于第1烧成前的块体60的叠层方向A’和第1烧成前的基板40的叠层方向A相同，所以收缩的倾向也相同，烧成后的块体60不会从烧成后的第1基板40上脱落。而且，由于用形成在第1基板40的表面上的连接配线38连接各自的部件，所以在这一点上，烧成后的块体60也不会从烧成后的第1基板40上脱落。
其他的实施方式另外，本发明并不仅限于上述的实施方式，在本发明的范围内能够进行各种改变。
例如，如图6A所示，可以在第1烧成前的基板4a的表面上形成不贯通基板的正反面的深度不同的非贯通孔10a，将与非贯通孔10a的大小相匹配的第1烧成前的块体6a嵌入其中。各第1烧成前的块体6a的表面成为与第1烧成前的基板4a的表面基本上相同的表面。其他的工序与图1～图5中所示的实施方式相同。
在这种实施方式中，由于起到了与图1～图5中所示的实施方式相同的作用和效果，同时具有与第1烧成前的基板4a不同的介电常数等电气特性的第1烧成前的块体6a内置在多层陶瓷基板上最小限度的部分上，所以设计的自由度进一步增加，有助于基板的紧凑化。
而且，在本发明中，也可以如图6B所示，在第1烧成前的基板4b上形成多个贯通孔10，将其他的第2烧成前的块体20与第1烧成前的块体6b一起嵌入至少某一个贯通孔10中。第2烧成前的块体20例如是具有与第1烧成前的块体6b不同的介电常数等电气特性的块体，或者是由与构成第1烧成前的块体6b的印刷电路基板的厚度不同的印刷电路基板构成的块体。其他的工序与图1～图5中所示的实施方式相同。
在本实施方式中，由于能够起到与图1～图5所示的实施方式相同的作用和效果，并且能够将具有第1烧成前的基板4b不同的介电常数等电气特性的块体6b和20内置在基板内，所以设计的自由度进一步增加，有助于基板的紧凑化。
另外，在本发明中，也可以不是对埋入了这些块体6、6a、6b、20的烧成前的基板4、4a、4b保持原状地进行烧成，而是与其他的烧成前的基板叠层后进行烧成。
如上所述，根据本发明，能够提供一种多层陶瓷基板，对相互的层不产生影响，尽可能地抑制多层陶瓷基板整体的厚度，使元件的形成容易。而且，在本发明中，由于嵌入的块体上的印刷电路基板的叠层方向与嵌入其块体的基板上的印刷电路基板的叠层方向相同，所以在烧成时无需无收缩性的片状支承体，并且能够在烧成后块体不会从基板上脱落地一体化。
权利要求
1.一种多层陶瓷基板的制造方法，包括将多个烧成后构成第1陶瓷层的第1印刷电路基板叠层，成形出第1烧成前的基板的工序；将多个烧成后构成第2陶瓷层的第2印刷电路基板叠层，成形出第2烧成前的基板的工序；在上述第1烧成前的基板上形成凹部的工序；形成大小为从上述第2烧成前的基板进入上述凹部的第1烧成前的块体的工序；以上述第1印刷电路基板的叠层方向和上述第2印刷电路基板的叠层方向相同的方式，将上述第1烧成前的块体嵌入上述凹部中的工序；对嵌入了上述第1烧成前的块体的上述第1烧成前的基板进行烧成的工序。
2.如权利要求1所述的多层陶瓷基板的制造方法，在上述第1烧成前的块体的侧面上不形成端子，在上述第1烧成前的块体的上表面和/或下表面上形成端子。
3.如权利要求1或2所述的多层陶瓷基板的制造方法，上述凹部是从上述第1烧成前的基板的上表面贯通到下表面的贯通孔。
4.如权利要求3所述的多层陶瓷基板的制造方法，将与上述第1烧成前的块体不同的第2烧成前的块体也与上述第1烧成前的块体一起嵌入上述贯通孔中。
5.如权利要求1或2所述的多层陶瓷基板的制造方法，上述凹部是从上述第1烧成前的基板的上表面不贯通到下表面的非贯通孔。
6.如权利要求1至5中任一项所述的多层陶瓷基板的制造方法，上述第1印刷电路基板和第2印刷电路基板由烧成后介电常数不同的材料构成。
7.如权利要求1至6中任一项所述的多层陶瓷基板的制造方法，上述第1印刷电路基板和第2印刷电路基板的厚度不同。
8.如权利要求7所述的多层陶瓷基板的制造方法，构成上述第1烧成前的基板的上述第1印刷电路基板的厚度比上述第2印刷电路基板的厚度厚。
9.如权利要求1至8中任一项所述的多层陶瓷基板的制造方法，在上述第1印刷电路基板之间和/或上述第2印刷电路基板之间夹装有内部导体层。
10.如权利要求1至9中任一项所述的多层陶瓷基板的制造方法，在将上述第1烧成前的块体嵌入上述第1烧成前的基板的凹部中后，对上述第1烧成前的基板进行烧成，通过连接配线连接形成在烧成后的基板的表面上的端子和形成在烧成后的块体的表面上的端子。
11.如权利要求1至9中任一项所述的多层陶瓷基板的制造方法，在将上述第1烧成前的块体嵌入上述第1烧成前的基板的凹部中后，通过连接配线连接形成在上述第1烧成前的块体的表面上的端子和形成在上述第1烧成前的基板的表面上的端子，然后对上述第1烧成前的基板进行烧成。
12.如权利要求1至11中任一项所述的多层陶瓷基板的制造方法，上述第1印刷电路基板和上述第2印刷电路基板具有同等程度的加压收缩率和烧成收缩率。
13.一种多层陶瓷基板，由权利要求1至12中任一项所述的制造方法获得。
全文摘要
本发明提供一种多层陶瓷基板的制造方法。将多个烧成后构成第1陶瓷层的第1印刷电路基板叠层，成形出第1烧成前的基板(4)。将多个烧成后构成第2陶瓷层的第2印刷电路基板叠层，成形出第2烧成前的基板。在第1烧成前的基板(4)上形成凹部(10)。形成大小为从第2烧成前的基板进入上述凹部的第1烧成前的块体(6)。以第1印刷电路基板的叠层方向(A)和第2印刷电路基板的叠层方向(A’)相同的方式，将第1烧成前的块体(6)嵌入凹部(10)中。对嵌入了第1烧成前的块体(6)的第1烧成前的基板(4)进行烧成。
文档编号H01L23/12GK1739324SQ20048000248
公开日2006年2月22日 申请日期2004年1月20日 优先权日2003年1月21日
发明者畑中洁, 二宫秀明, 西野晴雄, 高桥毅 申请人:Tdk株式会社