专利名称：用于铜互连的牺牲金属衬层的制作方法
技术领域：
本发明通常涉及半导体器件及其制造方法。本发明尤其涉及特别适用于铜冶金以牺牲元件为特征的改进的衬层结构。
背景技术：
半导体器件的互连结构由含有被层间电介质层分隔的导线的层(布线层)构成。导线被电介质层在电路上相互分隔。各布线层中的导线通过导电通路孔相互连接，该导电通路孔从一布线层中的导线延伸，穿过层间电介质层，到达第二布线层中的导线。在现代半导体器件中，导线部分地嵌入或镶嵌在电介质层中。
随着现代半导体器件速度的增长，层间布线电容已成为束缚其增长的一个问题。已经在寻求降低层间布线电容的方法。一个普遍的做法是使用低k电介质材料如SILKTM(一种聚亚芳香醚(polyaryleneether)，可从Dow Chemical，Midland，MI公司得到)、自旋玻璃(spinon glass)、聚酰亚胺或其它聚合物。这些材料代替了如氧化硅和氮化硅的传统电介质材料。
低k电介质材料存在的问题是它们不如传统电介质材料的刚度好。低k材料柔软、可压缩和韧性好，具有低模量和差的界面强度，如它们在机械应力和热应力作用下倾向于分层或破裂，造成成品率低、可靠性差和成本高。一些低k材料是脆性的，在机械应力或热应力下容易出现裂纹。它们用于半导体器件带来两个问题。第一，由于导线由金属构成(如铜和钨)，低k电介质和金属之间的热膨胀不匹配，造成制造过程或现场使用时低k材料的分层，断裂或毁坏。第二，由于导线通过镶嵌工艺形成，该工艺包括化学机械抛光(CMP)步骤，在CMP过程中机械应力被引发进入器件中，会带来分层、断裂或毁坏。
由于低k电介质材料、镶嵌布线层和CMP对于高性能半导体器件的制造来说是基础，因此非常希望一种降低或消除应力造成的低k电介质层的分层、断裂或毁坏的方法。
通常，阻挡层或衬层结构淀积在通路孔中，导电材料淀积在通路孔中的衬层结构上面。在淀积衬层结构之前，通常进行通路孔的净化处理，一般采取向通路孔溅射氩离子。如参见美国专利US6177347。由于溅射刻蚀被施加到层间电介质的侧壁，这会导致电介质材料的腐蚀，这会在通路孔与其下面的导线的界面处的通路孔底面上再淀积，导致可靠性差。
这样，工业上需要尤其适用于具有低k电介质的铜冶金结构的改进的衬层结构，和制造此结构的方法。
发明内容
在此发明背景下，本发明将一种牺牲元件引入衬层结构和它的制造中，其对于具有低k电介质的铜冶金结构来说尤其有效。通常，改进的衬层结构包括衬层的组合，其中在通路孔净化前提供第一衬层。使用中，第一衬层保护通路孔侧壁(通常是低k电介质)在随后的工序中如溅射刻蚀过程中不被腐蚀。在这些工序中，仅仅第一衬层材料会被除去，而不是电介质，这不会损害互连的可靠性、坚固性或电阻特性。进一步，在溅射刻蚀或净化过程中，第一衬层从通路孔底面被除去，以避免在这些工序中互连污染并进一步提高其可靠性。根据本发明，在刻蚀过程中通路孔也延伸到下面的金属组织中；提供第二衬层，该第二衬层提高与下面的金属组织接触的表面积。通路孔侧壁上较厚的衬层结构增强了机械强度，通路孔底面上的较大的粘结力提高了可靠性，例如在随后的热循环过程中。衬层结构也提高了应力迁移特征，该特征尤其成为在铜互连中的问题。根据本发明，提供一种在制造半导体器件时在通路孔中形成衬层结构的方法，包括在半导体衬底上方提供金属线；在金属线上方提供电介质层；在电介质层中形成具有侧壁和裸露金属线的底面的通路孔；在通路孔的侧壁和底面上淀积第一衬层；从底面各向异性地除去第一衬层，同时保留侧壁上的第一衬层并延伸通路孔以致于侧壁的延伸部分和底面穿入金属线；在侧壁上保留的第一衬层和侧壁的延伸部分以及穿入金属线的底面上淀积第二衬层。
进一步，根据本发明，提供一种在制造半导体器件时形成金属化结构的方法，包括在半导体衬底上方提供金属线；在金属线上方提供电介质层；在电介质层中形成具有侧壁和裸露金属线的底面的通路孔；在通路孔的侧壁和底面上淀积第一衬层；从底面各向异性地除去第一衬层，同时保留侧壁上的第一衬层并延伸通路孔以致于侧壁的延伸部分和底面穿入金属线；在侧壁上保留的第一衬层和侧壁的延伸部分以及穿入金属线的底面上淀积第二衬层以在通路孔中形成衬层结构；和在衬层结构上方淀积导体以填充通路孔。
另外，根据本发明，提供一种包括衬层结构的半导体器件，包括在半导体衬底上方的金属线；在金属线上方的电介质层；该电介质层包括具有侧壁和底面的通路孔，其中侧壁的延伸部分和底面穿入金属线；淀积在通路孔的侧壁上但不在其底面上的第一衬层；在第一衬层和穿入金属线的侧壁部分以及通路孔底面上的第二衬层。
从下面对本发明实施例的尤其详细的描述中本发明前述的和其它的特征与优点将更清晰。
本发明的实施例将参照附图被详细描述，附图中相同的标号代表相同的元件，其中图1A-1E是图解根据本发明的方法的示意剖面图；和图2A和2B分别是根据现有技术和本发明的金属组织结构的截面扫描电镜(SEM)图像。
具体实施例方式
参照附图，图1A显示了包括衬底的半导体结构1，衬底通常为硅、砷化镓(GaAs)或类似物，在衬底上形成有如电容器和晶体管的器件和其上的绝缘体。在该结构上方形成有金属线2，其次是绝缘体层3，该绝缘体层通常为氮化硅或其它适合的材料。在绝缘体层3上方形成有一层或多层附加的电介质层4以在金属线2上方提供电介质层。
可以采用任一适合的电介质材料或材料形成电介质层4，但优选地是电介质层4包括低k电介质，即k＜3.5，如自旋玻璃，多孔氧化硅、聚酰亚胺、聚酰亚胺硅氧烷(polyimide siloxane)、倍半硅氧烷聚合物(polysilsesquioxane polymer)、苯并环丁烯(benzocyclobutene)、聚对二甲苯N(parylene N)、聚对二甲苯F(parylene F)、聚烯烃、聚萘(polynaphthalene)、无定形特氟纶(amorphorus teflon)、黑钻石(Black Diamond)(可由AppliedMaterials，Santa Clara，CA公司得到)、聚合物泡沫(polymer foam)或气凝胶，等等。在一个优选实施例中，低k电介质是低聚物、未固化处理的聚合物(uncured polymer)或固化的聚合物(curedpolymer)，该固化的聚合物包括以下化合物的反应产物包含两个或更多个环戊二烯酮基团(cyclopentadienone group)的一种或多种多官能化合物，和包含两个或更多个芳炔基(aromatic acetylene group)的至少一种多官能化合物，其中至少一种多官能化合物包含三个或更多个选自包括乙炔基和环戊二烯酮基的组中的基团。有效地，这样一种材料具有填充间隙和使带有图样的表面平坦化的能力，尽管固化处理时其具有相对高的热稳定性和高的玻璃转变温度和低的介电常数。有关此特定材料的其它细节参见美国专利US5965679，该专利的全部内容连同有关其制造和应用的细节在这里作为参考文献引用。本领域技术人员会获悉可以使用的其它低k材料。优选地，金属线2由铜构成，尽管也可以采用其它的金属组织，如铝、铝-铜、铝-铜-硅合金等。
参照图1B，穿入电介质层4和氮化硅层3形成有双重镶嵌开口或通路孔5，一般采用传统的双掩模工艺形成。例如，首先通过刻蚀未被随后被去除的第一掩模覆盖的区域，形成深度小于电介质层4的总厚度的凹槽。然后，使用也要被去除的第二掩模在凹槽的底部刻蚀一较窄的开口，开口直到下面的氮化硅层3。接下来，位于较窄开口下面的氮化硅层3被除去，通常采用CHF3/O2干法刻蚀工艺。尽管图1B所示的通路孔5具有双重镶嵌特征，但应当很明显，能够根据本发明形成其它的特征如单镶嵌特征。
接下来，如图1C所示，在通路孔5中形成导电层。首先，淀积由难熔金属或其化合物构成的层6，淀积层6通常与欲淀积的外形一致，这样就覆盖电介质层4和通路孔5的侧壁7和底面8的全部表面。优选地，衬层6由钽、氮化钽、钛、氮化钛、钛-钽合金或它们的组合物形成。有效地，在任何的通路孔净化处理之前，如溅射氩离子处理，淀积衬层6。这样，衬层6保护通路孔侧壁7免受侵蚀，尤其当电介质层4中采用低k材料时。通过在侧壁7上使用金属膜层，实现侵蚀防护，并且任何敲击或重溅射会除去金属材料，这不会损害互连的可靠性、坚固性或阻抗。
参照图1D，衬层6被从水平表面上除去，即从电介质层4的上表面、通路孔中的任何水平表面上(如形成在双重镶嵌特征中的水平表面)和通路孔5的底面8。然而，应当提示的是，要选择适合的各向异性的刻蚀条件以保留通路孔侧壁7上的衬层6。在一优选实施例中，可以通过执行氩离子溅射刻蚀实现此目的。重要地，不仅衬层6从通路孔底部5除去，而且另外地对特征部件进行显著的侵蚀直到金属线2中。通路孔侧壁7和底面8穿入金属线2；这样操作后，会起到消除前面工序带来的污染和提供坚硬互连的可靠性能的作用。
在任何溅射刻蚀或净化处理前，通过淀积衬层6，避免了通路孔侧壁7、从而电介质层4被侵蚀。没有任何导电衬层存在时在侧壁7上进行溅射净化步骤可能会造成重淀积通路孔底面8时电介质的侵蚀，导致与金属线2的界面处的可靠性差。另外，避免了金属(如铜)在侧壁7上的重淀积，在重淀积中金属可能迁移到电介质层4中，从而引起可靠性的失灵或其它损坏。另一方面，通过在侧壁7上首先淀积衬层6，任何重溅射的金属聚积在衬层6的表面，而不是电介质层4的表面。
接下来，在电介质层4的上方和通路孔5中、在通路孔侧壁7上保留的第一衬层6上和侧壁7的延伸部分和穿入金属线2的底面8上淀积第二衬层9，通常衬层9与欲淀积的表面一致，如图1E所示。第二衬层9优选地由难熔金属或其化合物构成，更为优选地，由钽、氮化钽、钛、氮化钛、钛-钽合金或它们的组合构成。
参照图1F，如通过CMP方法从电介质层4上除去第二衬层9后，，淀积导电材料10以填充通路孔5连同覆盖电介质层4的顶面。然后，进行另一CMP工序从电介质层4的顶面除去导电材料10并形成导电材料10、衬层结构和电介质层4的共形表面。可以采用任何适合的导电材料10，然而，钨、铝、铝-铜、铝-铜-硅和铜是常用的导电材料。
优选地，导电材料10包括铜，其中导电材料10的铜含量相当高，通常至少为50％，优选地在大约65％以上，这样导电材料10具有相对低的电阻。尽管通常纯铜基本上是优选的材料，铜中可以包含少量的其它材料以便，举例来说，可以提高抗腐蚀能力。根据本发明的替代实施例可以采用的其它材料，包括金、银、镍等。
优选地，通过电镀淀积导电材料10，但也可以采用其它技术，如化学镀，这对本领域技术人员来说是明显的。根据图1F的实施例，在第二衬层9上方淀积电镀基底或籽晶层，采用溅射淀积的技术或其它类似技术，如化学气相淀积、物理气相淀积等。在此实施例中，籽晶层为铜，但根据所用电镀技术的形式也可以使用其它的材料，如钨、钛、钽等。然后采用电镀技术在通路孔5中淀积导电材料10。特定地，将包含通路孔5的结构放入电镀液的容器中，施加外电流，导电材料10就在籽晶层上生长。由于在此例中籽晶层和导电材料10均为铜，随着导电材料10在籽晶层上生长，籽晶层和导电材料10之间的间隔消除。一旦通路孔5被充以导电材料10，采用化学机械抛光或其它适合的技术使表面平坦。
应当指明，通过根据本发明形成导电衬层结构，一个较厚的导电衬层形成在通路孔侧壁7上，提供了增强的机械强度，进一步提高可靠性。另外，通过采用重剂量溅射，存在特征部件的严重侵蚀，侵蚀进入金属线2中，如上所述。优选地，当金属线2由铜构成时，通路孔侧壁7的延伸部分和通路孔底面8穿入金属线2达至少大约200的距离，优选地是大约200～1000。由于导电衬层与金属线2接触的表面积更大，这使得在导电衬层中提高了互连的结合强度，从而进一步提高了可靠性，如在加工过程中来自热循环的应力。
不局限于理论，我们认为，提高的应力迁移来源于重要的特征底面中的溅射刻蚀去除工艺，从而在金属线2中提供具有台阶界面的凹进特征。这种应力迁移的提高尤其重要，因为在传统的铜互连结构中这是典型的失效模式。例如，铜应力迁移来源于铜中存在的空位的移动，空位通常沿晶粒边界扩散。然而，这些空位沿铜/氮化硅的界面扩散得更快，尤其当铜与氮化硅之间的粘结力较差时。通过具有穿入铜线的带台阶的通路孔侧壁/底面边界，沿铜/氮化硅界面的扩散被封堵，这样就阻断了空位移动通过此位置。参见图2A和2B，其是根据本发明制造的金属组织结构(图2B)和传统结构(图2A)的比较。
尽管结合上述的特定实施例对本发明进行了描述，很明显许多替代、改造和变体对所属领域的技术人员是显而易见的。例如，本发明可以用于具有不同结构如单镶嵌孔的半导体结构中，所以本发明绝对没有想要将本发明限定在仅用于双重镶嵌结构中。同样应当理解，导电衬层可以包括除上述的难熔金属或其化合物之外的其它金属和金属化合物，如氮化钨WN、氮化钼MoN、氮硅化钨WSiN、硅化钨WSi、铌Nb、氮化铌NbN、铬Cr、氮化铬CrN、碳化钽TaC、氮硅化钽TaSiN、氮硅化钛TiSiN等。因此，如上面所阐述的本发明的实施例是示范性的而不是限定性的。可以进行各种改变但不脱离下面的权利要求书所界定的精神和保护范围。
权利要求
1.一种包含衬层结构的半导体器件，包括在半导体衬底上方的金属线；在所述金属线上方的电介质层；所述电介质层包括具有侧壁和底面的通路孔，其中侧壁的延伸部分和底面穿入所述的金属线；位于该通路孔的侧壁上但不在其底面上的第一衬层；和在所述第一衬层、侧壁穿入所述金属线的部分和通路孔底面上的第二衬层。
2.如权利要求1所述的半导体器件，其特征在于，所述电介质层包括低k电介质。
3.如权利要求2所述的半导体器件，其特征在于，所述低k电介质包括低聚体、未固化处理的聚合物或固化的聚合物，该固化的聚合物包括以下化合物的反应产物包含两个或更多个环戊二烯酮基团(cyclopentadienone group)的一种或多种多官能化合物，和包含两个或更多个芳炔基(aromatic acetylene group)的至少一种多官能化合物，其中至少一种多官能化合物包含三个或更多个选自包括乙炔基和环戊二烯酮基的组中的基团。
4.如权利要求1所述的半导体器件，其特征在于，所述的金属线包括铜。
5.如权利要求4所述的半导体器件，其特征在于，通路孔的侧壁延伸部分和底面穿入所述金属线，其穿入距离为至少大约200。
6.如权利要求1所述的半导体器件，其特征在于，所述的衬层包括难熔金属或其化合物。
7.如权利要求6所述的半导体器件，其特征在于，所述第二衬层包括难熔金属或其化合物。
8.如权利要求1所述的半导体器件，其特征在于，所述的电介质层包括低k电介质；所述的金属线包括铜；所述的第一衬层包括难熔金属或其化合物；所述的第二衬层包括难熔金属或其化合物；通路孔的侧壁延伸部分和底面穿入所述金属线，其穿入距离为大约200到大约1000。
9.如权利要求1所述的半导体器件，其特征在于，通路孔被导体填充。
10.如权利要求9所述的半导体器件，其特征在于，所述电介质层的表面与填充通路孔的导体共面。
11.如权利要求10所述的半导体器件，其特征在于，所述导体包括铜。
12.如权利要求11所述的半导体器件，其特征在于，所述导体包括电镀铜。
13.如权利要求12所述的半导体器件，其特征在于，所述金属线包括铜；通路孔的侧壁延伸部分和底面穿入所述金属线，其穿入距离为至少大约200。
14.如权利要求13所述的半导体器件，其特征在于，所述的电介质层包括低k电介质；所述的第一衬层包括难熔金属或其化合物；所述的第二衬层包括难熔金属或其化合物；通路孔的侧壁延伸部分和底面穿入所述金属线，其穿入距离为大约200到大约1000。
15.如权利要求14所述的半导体器件，其特征在于，铜填充通路孔具有双重镶嵌特征。
全文摘要
本发明揭示了一种包含改进的衬层结构的半导体器件，该衬层结构形成在通路孔(5)中，该通路孔具有穿入金属线(7)的延伸的侧壁部分和底面(8)。该衬层结构包括两衬层，第一衬层(6)存在于通路孔侧壁上，但不存在于底面上，和第二衬层(9)位于第一衬层和通路孔的延伸侧壁部分与底面上。本发明也揭示了一种制造该衬层结构的方法，其中在刻蚀或净化处理前淀积第一衬层，该衬层结构从通路孔延伸进入金属线。
文档编号H01L21/768GK1745471SQ200480003364
公开日2006年3月8日 申请日期2004年1月23日 优先权日2003年2月3日
发明者安托尼·K·斯塔姆波尔, 艾德华·C·考尼三世, 罗伯特·M·格弗肯, 杰弗里·R·马里诺, 安德鲁·H·西蒙 申请人:国际商业机器公司