基于共面带线的方法和设备的制作方法

专利名称：基于共面带线的方法和设备的制作方法
技术领域：
本发明总的涉及牵涉到基于共面带线(CPS)的半导体器件的各种方法和设备。在某些示例性实施例中，正弦信号源(更具体地，驻波正弦振荡器)是基于共面带线结构而被实施的。
背景现在作为日常生活的常规部分的现代通信应用(诸如蜂窝电话、无线网、卫星广播和光纤通信)依赖于电子学和相关的技术在提高速度和减小体积方面的不断的进步；即提高信息传输速度和使得执行各种不同的与通信有关的功能的集成电路小型化。然而，随着系统设计者期待使用在几十GHz的范围内的更高的频率以及趋于原子尺度的集成电路的小型化，传统的集成电路技术的多个方面不断变得不可应用并被废弃。因此，一个共同的设计挑战牵涉到寻找在更小的空间中实施用于更快速运行的熟知的电路构建块的新的方法。在某些例子中，这样的实施方案可以利用基于电磁波的概念，并且牵涉到在半导体基片上制作的传输线或波导结构。
传输线理论在技术上是熟知的。一般来说，传输线提供一种可以藉其以受导引的方式传送功率或信息的手段(例如连接信号源到负载)。传输线典型地包括通过电介质材料分隔开的两个平行导体。信号沿给定的传输线作为电磁波传播，并且与传输线有关的各种物理参数以及与在线上的信号的源和在线上的任何负载有关的参数影响波传播。


图1a-1e显示传输线的典型的例子，其包括同轴电缆(图1a)，双线传输线(图1b)，平行平板或平面线(图1c)，导电面上的线(图1d)，和微带线(图1e)。另外，值得注意的是，这些例子当中的每个例子由两个平行的导体组成。同轴电缆通常在电实验室和几种通常的消费者应用中被使用来互联各种电设备(例如，连接电视机到电视天线或有线电视馈源)。微带线在基于各种半导体制造技术的集成电路中是特别重要的，其中在电介质基片上制造的平行金属带(即，由电介质分开)连接电子元件。
传输线常常被看作为更广的“波导”类别的特殊的情形。波导总的涉及被配置成把电磁辐射从一点导引到另一点的系统。然而，在几个通常的应用中，波导更具体地被看作为有边界的导管(conduit)，通过该导管，电磁辐射以比起通常结合传输线考虑的略微更受限制的方式进行传播。例如，在微波领域，不像双导体传输线，波导可被形成为空心的金属管道，其截面可以是长方形、椭圆形或圆形。在传输线完全不支持的光学领域，波导常常被形成为固体电介质丝(例如，光纤)，或者被形成为以较低折射率环境为界限的电介质薄膜。
正如传统上在许多应用中所处理的那样，传输线常常被表征为在某些重要方面与更广的波导类别多少有所不同。例如，首先，传输线通常可被配置成工作在从DC(频率f＝0)到非常高的频率(例如，在毫米波和微波范围，从约1GHz到100GHz)的范围内；然而，波导只能在由它的具体的结构和尺寸确定的某个频率(“截止频率”)以上工作，所以一般用作为高通滤波器。另一方面，在约50GHz到300GHz的更高数量级的频率上，传输线在传统上由于在传输线导体中熟知的趋肤效应以及与分隔开导体的材料有关的电介质损耗而通常被看作为低效的；相反，波导在传统上在这个频率范围中被看作为得到较大的带宽和较低的信号衰减(即，具有较低信号功率损耗的较宽范围的频率响应)。然而，在这个频率范围的低端和以下的频率，波导传统上被认为对于某些应用(特别是对于其中典型地不断小型化是目标的集成电路应用)在尺寸上是过大的。传输线与波导之间的另一个差别在于，传输线只能支持横电磁(TEM)波(即，其中电场与磁场对于波传播方向横向地取向的波)，而波导通常可支持许多可能的场结构(即模式)。
在微电子电路的半导体制造中，用于载送高频电子信号的波导和传输线传统上以各种各样的方式被实施。两个这样的实施方案分别被称为共面波导(CPW)和共面带线(CPS)。图2A和2B显示共面波导的不同的视图，而图3A和3B显示共面带线的不同的视图。
具体地说，图2A显示由被布置在半导体基片103上的电介质层101上的三个平行导体20A、40和20B形成的共面波导50的截面图。图2B显示向下看示例性共面波导器件的顶视图，其中中心导体40的各端端接在焊盘42A和42B上，导体20A和20B被显示为电连接，以便完全包围在平面上的导体40(图2A的截面图是沿图2B的虚线I-I’取的)。如图2A和2B所示，导体20A和20B的宽度W1可以大大地大于中心导体40的宽度W2。
在正常工作期间，共面波导50的导体20A和20B一起被电连接到地或参考电位，要被传输的信号被施加到中心导体40。在这方面，特别值得注意的是，在共面波导中各个地和信号导体是不对称的，因为组合的地导体20A和20B比起中心导体40覆盖大得多的面积。这种结构通常被称为“非平衡”结构。包围中心信号导体40的大的地或参考电位的安排用来把电场限制在中心导体与地或参考导体之间，由此创建“导管”，电磁波可以通过它传播。
与共面波导相反，共面带线是对称的或平衡的双导体器件。图3A和3B显示由间隔开一个距离S的两个基本上相同的平行导体100A和100B组成的理想化的无限大长度共面带线100的一个例子的不同的透视图。具体地，图3A显示导体100A和100B的截面图，它们例如可以是布置在基片103上的电介质层101上面的金属线。图3B显示向下看布置在基片103上的导体的顶视图(图3A的截面图是沿图3B的虚线II-II’取的)。
正如在图3A和3B上容易看到的那样，共面带线100的几何关系与图2A和2B上所示的共面波导50的几何关系显著不同。具体地，共面波导50在截面内包括三个导体，而共面带线100只包括两个导体。而且，不像共面波导50的、可以分别具有不同的宽度的地导体20A和20B与中心信号导体40，共面带线的导体100A和100B具有基本上相同的宽度W3，如图3A和3B所示。另外，在共面带线中基本上相同的平行导体的这种安排通常被称为对称的或“平衡的”结构。这样的对称的或平衡的双导体结构容易支持在共面带线上的差分信号，正如下面进一步讨论的；相反，共面波导的非对称的或非平衡的结构不支持差分信号，而仅仅支持“单端的”信号(即，以地电位为参考的信号)。
对于许多传统的微波应用，由于主要单端的或非平衡微波器件的流行，共面波导实施方案通常优选地作为电路互联结构。另外，共面波导通常被看作为比起共面带线具有小得多的损耗，特别是在微波频率下到基片的信号损耗。因此，从历史上看，在高频微电子器件方面许多相关的文献更多地集中在共面波导而不是共面带线。共面波导通常被看作为容易与串联和并联的有源和无源电路元件集成。而且，共面波导导体的长度可以容易地变化，以匹配于电路元件引线宽度，由此易于实行与其它器件的互联，而同时保持与互联的器件兼容的共面波导的想要的特性阻抗。然而，一个折衷在于，由于侧翼包围中心信号导体的相对较宽的、多个地导体，共面波导占用很大的空间。
共面波导和共面带线的各种特性可以通过使用与电路理论有关的共同的概念(诸如电阻、电感、电导、和电容)而至少在某种程度上被建模。然而，基于波的结构通常在一个基本特征上不同于普通的电网络，即相对于工作频率的尺寸。例如，虽然电网络的物理尺寸比起相应于工作频率的波长小得多，但基于波导和传输线的器件的尺寸通常是相应于器件的工作频率的波长的相当大的分数，它甚至可以是许多个波长。因此，虽然与电阻、电感、电导、和电容有关的元件可以在通常的电路中被描述为具有集中参数的分立元件，但传输线和波导必须通过在传输线/波导的整个长度内分布的电路参数被描述。
鉴于上述的内容，图4A和4B显示与基于电路概念的分布的“线参数”有关的、两个不同的理论传输线/波导模型。具体地，图4A显示“单端的”模型30(它可被应用于图2A和2B所示的共面波导50)，以及图4B显示“差分”模型32(它可被应用于图3A和3B所示的共面带线100)。
在图4A和4B的模型中，参数z表示在波传播方向上沿传输线/波导的长度的距离(其中dz表示差分长度)。基于电路的线参数在图4A和4B上被表示为每个单位长度的电阻R，每个单位长度的电感L，每个单位长度的电导G，和每个单位长度的电容C，其中R和L是串联元件以及G和C是并联元件。在图4B上，起因于串联元件R和L的数值在模型32的两个相同的电导中间进行划分(例如，Rdz/2和Ldz/2)，以同样表示模型的“差分”特性。
可被使用来表征共面波导或共面带线的线参数R、L、G和C直接得自被使用来制造共面带线或共面波导材料的类型(例如，电介质、基片和金属组件)和与共面带线或共面波导安排相关的各种尺寸(例如，导体的宽度和厚度、在导体之间的空间、电介质层的厚度等等)。更具体地，在给定的结构中牵涉到的材料和尺寸通常确定与结构有关的各种物理特性，诸如有效介电常数εeff、导磁率μ和各种损耗因子，而线参数R、L、G和C是基于这些参数的。
另外，如图4A和4B所示，应当看到，线参数R、L、G和C不是分立的或集中参数的，而是沿共面带线或共面波导的整个长度均匀地分布。另外，应当看到，R是导体的每个单位长度的AC电阻(即，“串联”电阻)，而G是由于把导体互相分隔开的电介质介质和基片造成的、每个单位长度的电导(即，“并联”电阻)。
共面带线或共面波导的分布电阻、电导、电感和电容自然导致给定的实施方案的特定的频率特性。例如，电感和电容的通常的能量贮存功能具有基于与电感/电容有关的任何电阻/电导的频率依赖性。用于表征包括给定的传输线(或波导)结构的依赖于频率的系统的频率特性的一个共同的参数被称为“品质因数”，在文献中典型地表示为Q。
依赖于频率的系统的品质因数Q通常被定义为系统的峰值或谐振频率与系统的频带宽度(即在系统的总的频率响应的半功率点之间的频率范围)的比值。品质因数Q替换地可被看作为被存储在系统中的最大能量与在给定的时间周期内由系统损耗的总的能量的比值。鉴于上述的内容，具有相对较大的Q的系统通常被看作为是“频率选择性”，它们以相对较小的能量损耗支持接近于给定的谐振频率的频率。相反，具有相对较小的Q的系统不一定具有显著的频率偏好，因此常常被看作为或多或少的有损系统。
给定的共面波导或共面带线安排的品质因数可以通过与波沿共面波导或共面带线的传播有关的各种参数来表示。再次参考图3B所示的共面带线100，示例的依赖于位置的电压V(z)是表示在导体之间的，以及示例的依赖于位置的电流I(z)被显示为流过导体的，其中z表示沿波传播的方向的距离。作为沿共面带线的位置z的函数的V(z)可被表示为V(z)＝Voe-αzcos(2πft-βz)，其中V0是波的幅度，以及量(2πft-βz)代表波的相位(以弧度计)，它取决于时间t和空间z。当然，f是波的频率，以及β是波的相位常数，被定义为β＝2π/λ；实际上，相位常数β表示对于行进的每个波长的距离，波经受2π的弧度的相位改变。最后，α是代表当波传播时的损耗的衰减因子，它影响波的总的幅度；即当α增加时，表示更大的损耗，波的幅度V0因此按e-αz的因子减小。如上所述，对于相对较低损耗的依赖于频率的系统，品质因数Q也可以用相位常数β和衰减因子α表示为Q≈β/2α。
传输线和波导的另一个重要的特征参数涉及到波沿传输线或波导传播的速度。具体地，传输线或波导传播的相位速度通常被表示为v，按照v＝fλ，提供在频率f与波在给定的介质中的波长λ之间的关系，它代表介质中波传播的速度。因此，对于给定的频率f，较小的相位速度v导致较短的波长λ。相位速度v得自于器件的特定的物理特性，诸如有效介电常数εoff和导磁率μ。对于图4A和4B所示的模型，相位速度可以通过单位长度的电感值L和单位长度的电容值C被表示为v=1/LC.]]>由于电路尺寸的减小通常是改进微电子器件制造技术的重要的目标，在文献中集中在基于有利于相位速度减小的特征的微波器件的尺寸减小上。另外，相位速度减小导致在给定的工作频率下波长的相应的减小。诸如谐振器、振荡器、阻抗匹配网络、信号分离器和组合器、滤波器、放大器、和延时器那样的器件可以根据传输线或波导结构被实施。通常如上所述，在给定想要的工作频率范围后，这样的器件的尺寸是与波长λ可比较的。因此，通过降低相位速度，可以实现更小的器件。
记住这一点，自从1970年代以来，一直在研究微波领域中的各种“慢波”结构。另外，许多这些研究涉及单块微波集成电路(MMIC)，它包括合并了被设计成在给定的工作频率或频率范围下减小相位速度和波长从而减小器件尺寸的特征的共面波导。用于实现慢波结构的一个这样的特征包括“周期加载的”共面波导，其中把浮动金属带周期地放置在三个共面波导导体下面并且是相对于导体横向地取向的。浮动金属带的存在通常被看作为空间分隔开传播的波的电能和磁能，这导致共面波导的增加的单位长度的电容值C。按照关系式v=1/LC,]]>这样的增加的单位长度的电容值C导致给定频率f下的较小的相位速度，从而导致较小的波长λ。因此，这些慢波特征有助于制造更小的器件。
在传统的基于共面波导的慢波结构中，按照关系式β＝2π/λ，波长λ的减小导致相位常数β的相应的增加。然而，按照关系式Q≈β/2α，增加的相位常数β对品质因数Q的影响从所述文献中还没有完全清楚；虽然从β的增加可以预期Q的增加，但慢波特征对共面波导的损耗α的影响是不清楚的。在某些报告中，已经提出合并了浮动金属带的共面波导慢波结构的Q值由于由慢波特征的存在造成的增加的损耗，实际上可能从不具有慢波结构的共面波导的Q值降低。因此，看来在某些共面波导慢波结构中可能在品质因数与相位速度之间存在有折衷；即，虽然可以减小相位速度来便于实现较小的器件，但这还导致较大的损耗，由此恶化器件的品质因数。
发明概要本公开内容总的涉及牵涉到基于共面带线(CPS)的半导体器件的各种方法和设备。
虽然共面波导(CPW)在过去在诸如微波电路器件和结构的领域中或许受到更大的注意，但申请人看到和认识到各种共面带线(CPS)结构可以易于制造几种有用的高速微电子器件，以用于各种各样的应用。
共面波导与共面带线之间的几个差别已在上面结合图2A、2B、3A和3B讨论过。例如，共面带线在截面上是双导体结构，而共面波导在截面上是三导体结构，典型地比起共面带线需要大得多的空间。共面带线的双导体结构由于导体的对称性，是“平衡的”结构；相反共面波导的三导体结构由于三个波导导体(即，两个宽导体和一个窄导体)之间的重大的非对称性，是“非平衡的”结构。
对于许多电路应用，在共面带线与共面波导之间的最重大的差别或许是，主要由于其平衡结构，共面带线可以支持差分信号，而共面波导不能支持差分信号。
差分信号在其中信号可能易于被“拾取物(pickup)”和其它各种噪声所污染的应用中是重要的。例如，通过相对较长距离和或其中可能存在几个信号或其它辐射的环境，所传送的信号可能受到不想要的失真，所述失真破坏信号的完整性。通过使用两个导体以不同的方式输送信号，通常沿两个导体拾取的任何噪声在差分信号被恢复时可被抵销(通过观察在两个导体上各自的信号之间的差值)；具体地，在导体上的共模噪声通过从另一个导体上的信号中减去一个导体上的信号(优选地只留下差分信号)而被“抑制”。这个概念通常称为“共模抑制”。
共面带线容易支持差分信号并由此对不想要的噪声实现共模抑制的能力可以通过再次参考图3A和3B清楚地看到。具体地，在这些图上所示的共面带线100中，两个实际上相同的导体100A和100B的任一个都不需要处在信号地或其它参考电位；相反，两个共面带线导体可以各自地和同时地载送不同的信号，每个都以地或某个其它电位为参考。而且，因为导体实际上是相同的并且互相靠近，它们在噪声拾取方面基本上相同地响应于它们的环境。
相反，共面波导(如图2A和2B所示)只支持“单端的”电信号，即以地电位为参考的信号。而且，共面波导由于它的组合的地导体比起它的信号导体的更大的尺寸，固有地是非平衡的。因此，共面波导的导体在噪声拾取方面不同地响应于它们的环境。所以，共面波导不容易支持差分信号，并且基于共面波导的器件没有利用由共面带线提供的噪声减小能力。当然，共面带线还可被配置成使得它的两个导体之一处在地电位或某个其它参考电位；然而，共面带线的支持差分信号的能力使得共面带线结构比起共面波导结构对于许多电路应用是更为理想的。
鉴于上述的内容，下面公开的几个实施例涉及合并了便于实现许多不同的微电子器件的各种特征的共面带线结构。可以合并按照本公开内容的各种共面带线结构的器件的例子包括但不限于阻抗匹配器件、用于功率组合和分离的器件、延时器、谐振器、振荡器、滤波器、放大器、混频器等等，包括这样的器件的基于CMOS的实施方案。在某些示例性实施例中，正弦信号源(更具体地说是驻波正弦振荡器)是根据按照本公开内容的各种共面带线结构被实施的。
下面进一步讨论的某些实施例涉及大大地提高最终得到的器件的品质因数Q的共面带线实施方案的各种特征。例如，在这样的实施例的各个方面，对于在硅基片以及其它基片上制造的共面带线器件可以实现约20或更高的品质因数Q的提高。这样的提高大大有助于改进基于这样的实施方案的各种电路器件(例如，谐振器、振荡器)的性能。在一个实施例中，在减小一个或多个在器件中传播的波的相位速度的同时，达到品质因数Q的提高，由此易于制造出更小的器件。在再一个实施例中，变尖的(tapered)共面带线结构导致依赖于位置的线参数，其可被利用来得到很高Q的器件。
例如，本发明的一个实施例针对包括共面带线(CPS)的设备，该共面带线只包括基本上互相平行并基本上沿第一方向取向的第一导体和第二导体。这个实施例的设备还包括被布置在靠近共面带线的多个直线导电带。所述多个直线导电带基本上互相平行，并基本上沿与第一方向垂直的第二方向取向。在本实施例的一个方面，该设备还包括硅基片，其上放置至少一个电介质材料、多个直线导电带和共面带线。在另一个方面，该设备被配置成支持在共面带线上的、具有在从约1GHz到60GHz或更高的范围中的频率的至少一个信号。在再一个方面，共面带线和多个直线导电带被安排成使得该设备对于在从约1GHz到60GHz的范围中的至少一个频率具有至少30的品质因数Q。
本发明的另一个实施例针对一种用于输送至少一个差分信号的方法，包括通过基本上沿第一方向取向并被放置在多个直线导电带附近的共面带线输送至少一个差分信号的步骤，其中所述多个直线导电带基本上互相平行，并基本上沿与第一方向垂直的第二方向取向。
本发明的再一个实施例针对一种被配置成单位长度的电阻R与单位长度的电导G是沿共面带线的位置的离散的或连续的函数的共面带线。在这个实施例的一个方面，实施变尖的共面带线结构，其中在共面带线导体之间的空间和导体本身的宽度是沿共面带线的长度变化的。在这个实施例的一个方面，这样的变尖的结构沿共面带线的长度有效地改变线参数R和G，而同时基本上保持共面带线的均匀的阻抗特性，以避免局部反射。
本发明的另一个实施例针对一种包括变尖的共面带线的设备，该共面带线包括第一导体和第二导体，其中第一导体和第二导体基本上沿第一方向取向，以及其中在第一导体和第二导体之间的空间与第一导体和第二导体的宽度沿共面带线的长度变化。这个实施例的设备还包括被布置在变尖的共面带线附近的多个直线的导电带。所述多个直线导电带基本上互相平行，并基本上沿与第一方向垂直的第二方向取向。
本发明的其它实施例总的针对用于实施基于共面带线的驻波正弦振荡器的各种方法和设备。
例如，本发明的一个实施例针对一种被配置成生成具有频率f0的至少一个电压驻波的四分之一波长(λ/4)共面带线驻波振荡器(SWO)。这个实施例的SWO包括共面带线，该共面带线包括两个导体和具有等于或近似等于四分之一波长(λ/4)的长度L，其中λ是通过构成至少一个电压驻波的波的相位速度与频率f0相联系的。该SWO还包括在共面带线的第一个端被布置在导体之间至少一个放大器，其中两个导体在共面带线的第二端处被连接在一起，以形成短路。
在本实施例的一个方面，所述SWO被配置成通过利用模式控制技术，而使得在高频下具有低的功率耗散的正弦性能最佳化。具体地，在本实施例的一个方面，该SWO被配置为基本上单模器件，其通过利用具有沿共面带线的长度的不同的增益的多个放大器而采用定制的分布式放大方案。在本实施例的再一个方面，放大器的不同的增益是“依赖于幅度的”，这样，它们至少部分地基于在沿共面带线的放大器的各个位置处的想要的模式的预期幅度。
更一般地，本发明的一个实施例针对一种用于在共面带线上生成至少一个电压驻波的方法，包括沿共面带线以变化的方式分布放大以便克服共面带线损耗的步骤。本发明的另一个实施例针对一种用于在共面带线上生成至少一个电压驻波的方法，包括控制该至少一个电压驻波的振荡模式的步骤。在这些实施例的各种方面，依赖于幅度的分布式放大可被利用来实行低损耗单模操作。
本发明的另一个实施例针对一种利用共面带线结构的SWO，包括多个被布置在共面带线附近的直线导电带。所述多个直线导电带基本上互相平行，并基本上沿与第一方向垂直的第二方向取向。在本实施例的一个方面，共面带线导体和多个直线导电带互相相对地排列，以便实现品质因数增强和在共面带线导体上的电压驻波分量的相位速度减小。
本发明的另一个实施例针对一种利用变尖的共面带线结构的SWO，以便通过SWO大大地减小功耗。在本实施例的一个方面，该SWO被配置成使得低的单位长度电导值(低G)的共面带线区域被放置在、或接近其中预期最大电压幅度的点，以便减小到基片的功率耗散。此外，另一个方面，低的单位长度电阻值(低R)的共面带线区域被放置在、或接近其中预期最大电流的点，以便减小来自传输线本身的功率耗散(即，串联损耗)。
本发明的另一个实施例针对一种利用一个或多个定制的分布式放大方案的共面带线SWO、多个被布置在共面带线附近的直线导电带和变尖的共面带线结构，以便实施模式控制和减小振荡器的总的功率耗散。
在再一个实施例中，所述SWO被配置成使得频率可调节能力再次被最佳化，以便减小功率耗散而同时易于很大地调节振荡器频率。例如，本发明的一个实施例针对一种用于控制在共面带线上至少一个电压驻波的频率，包括把至少一个频率控制装置沿共面带线放置在近似在至少一个电压驻波的最大幅度与该至少一个电压驻波的零电压节点之间的中点的位置。
本发明的另一个实施例针对一种基于环形谐振器共面带线实施方案的闭环(例如，圆形)SWO。具体地，本实施例的SWO包括包括两个导体的闭环共面带线，和在第一位置处被布置在两个导体之间的至少一个放大器。两个导体在不同于第一位置的第二位置处被连接在一起，以便为该至少一个电压驻波提供零电压节点。在本实施例的各种方面，一个或多个定制的分布式放大方案、多个被布置在共面带线附近的直线导电带和变尖的共面带线结构可以连同闭环结构一起被使用。在另一个方面，包括共面带线导体的交叉耦合的特定的放大器结构被利用来通过使用特定的谐振器拓扑来便于单模运行，以避免引起振荡器中的重大的损耗。
应当看到，上述的概念和下面更详细地讨论的附加的概念的所有的组合被看作为这里公开的本发明的主题的一部分。具体地，在本公开内容的末尾出现的权利要求书的主题的所有的组合被看作为这里公开的本发明主题的一部分。
附图简述不打算把附图按比例画出。在附图中，在各个图上显示的每个相同的或接近相同的部件用相同的附图标记表示。为了清晰起见，在每个图上不是每个部件都加标号，在图上图1显示传统的传输线的各种例子；图2A和2B显示传统的共面波导(CPW)的不同的视图；图3A和3B显示传统的共面带线(CPS)的不同的视图；图4A显示对于图2A和2B的共面波导的分布式线参数的“单端”模型；图4B显示对于图3A和3B的共面带线的分布式线参数的“差分”模型；图5A和5B分别是显示按照本发明的一个实施例的、基于共面带线结构的设备的例子的透视图和截面图；图6A、6B和6C是显示按照本发明的各种实施例的、对于图5A和5B的设备的不同的配置的仿真的品质因数Q对信号频率的三条曲线；图7A、7B和7C是显示按照本发明的各种实施例的、对于在图6A、6B和6C上表示的不同的配置的仿真的减慢因子或相位速度减小对信号频率的三条曲线；图8是按照本发明的再一个实施例的、示例性的基于共面带线结构的设备的截面图；图9A和9B是按照本发明的各种实施例的、分别比较对于基于图5A和5B以及图8所示的结构不同的设备的品质因数Q和减慢因子或相位速度减小的两条曲线；图10显示按照本发明的另一个实施例的、示例性的基于共面带线结构的设备的截面图；图11显示按照本发明的另一个实施例的、示例性的基于共面带线结构的设备的透视图12显示基于共面带线实施方案的传统的驻波振荡器的例子；图13A显示按照本发明的一个实施例的、四分之一波长共面带线驻波振荡器的例子；图13B显示对于图13A所示的振荡器的电压和电流波形；图14A显示按照本发明的一个实施例的、利用多个放大器的四分之一波长共面带线驻波振荡器的例子；图14B显示对于图14A所示的振荡器的电压波形；图15A显示按照本发明的一个实施例的、利用变尖的共面带线结构的四分之一波长驻波振荡器的例子；图15B是相对于图15A定位的、图13B的电压和电流波形的再现，以便显示与按照本发明的一个实施例的变尖的共面带线结构有关的各种概念；图16显示按照本发明的一个实施例的、用于改变沿变尖的共面带线的R和G而不改变带线的特性阻抗Z0的方法；图17进一步显示按照本发明的一个实施例的、结合逐段变尖的共面带线的、图16的方法；图17A显示按照本发明的一个实施例的、在图17的示例性结构中加载的晶体管的影响；图17B显示按照本发明的一个实施例的、用于设计逐段变尖的共面带线结构的方法流程图；图18A、18B和18C显示按照本发明的各种实施例的、三个不同的(λ/4)共面带线驻波振荡器设计方案的照片；图19A和19B显示按照本发明的一个实施例的、用于驻波振荡器的频率可调节性部件的不同表示；图20A和20B显示按照本发明的一个实施例的、闭环驻波振荡器的例子；图21显示按照本发明的另一个实施例的、闭环驻波振荡器的例子；以及图22A和22B显示从图21的闭环驻波振荡器的仿真得到的示例性信号。
详细说明正如在发明概要中讨论的那样，本公开内容的各种实施例针对牵涉到基于共面带线(CPS)的半导体器件的各种方法和设备。申请人看到和认识到各种共面带线结构可以形成用于许多应用的、几种有用的高速微电子器件的基础。合并了按照本公开内容的各种概念的基于CPS的器件的例子包括但不限于阻抗匹配装置、用于功率组合和分离的装置、延时器、谐振器、振荡器、滤波器、放大器、混频器等等，包括这样的器件的基于CMOS的实施方案。
一般地，按照本发明的各种实施例的、基于共面带线实施方案的高速微电子器件可以支持在从约1GHz到约100GHz的范围内的差分信号，但是应当看到，本公开内容不限于这些方面。例如，在基于这里公开的概念的某些实施方案中，器件可被配置成运行在各种频率范围内，以支持单端或差分信号。
在下面进一步讨论的实施例中，基于CPS的器件可合并大大地提高最终得到的器件的品质因数Q的各种特征。另外，在达到品质因数Q的增强的同时减小在器件中传播的一个或多个波的相位速度，由此也易于制造相对较小的器件。
在紧接在下面章节中，首先给出通常可以在各种各样的器件中利用的、涉及按照本公开内容的不同的共面带线结构的实施例。本公开内容的以后的章节提供包括驻波振荡器(SWO)的具体的例子的、基于各种共面带线结构的器件的某些具体的例子。应当看到，这里讨论的例子主要被提供来说明构成本公开内容的基础的某些突出的概念，以及本发明不限于这里讨论的实施方案的任何具体的方式或任何具体的例子。
I.具有浮动导体阵列的共面带线图5A和5B分别是显示按照本发明的一个实施例的、基于共面带线结构的设备60的例子的透视图和截面图。在图5A的左上角，包括x轴36、y轴38、和z轴34的坐标系提供用于设备60的透视图的总的取向；类似地，在图5B上，在左上角的y轴38和z轴34表示截面图是沿平行于z轴36的方向的。
如图5A所示，所述设备包括共面带线100，其具有基本上互相平行并基本上沿平行于z轴34的第一方向取向的第一导体100A和第二导体100B。设备60还包括被布置在靠近共面带线100的基本上直线的导电带的阵列62。构成阵列62的直线导电带基本上互相平行，并且阵列62基本上沿与第一方向垂直的第二方向取向。在本实施例的一个方面，如图5A所示，第二方向可以基本上平行于x轴36，即与共面带线100沿其取向的第一方向正交。应当看到，在图5A和5B所示的阵列中画出的导电带的数目主要用于说明，以及本发明不限于在阵列62中导电带的任何具体的数目。
如图5A和5B所示，设备60还包括至少被放置在共面带线100与导电带阵列62之间的至少一个电介质材料101，和其上放置电介质材料、导电带阵列及共面带线的基片103。在本实施例的一个方面，电介质材料101可以是氧化硅，但是本发明在这方面不加以限制，因为在各种实施方案中可以利用其它电介质材料。在本实施例的另一个方面，基片103可以是硅；然而，再次地，本发明在这方面不加以限制，因为在各种实施方案中可以利用其它基片(例如，GaAs、SiGe等等)。参考图5B，可以看到，按照本实施例的另一个方面，共面带线100(其中只有导体100B在图5B的图上是可看见的)被布置在第一平面64，并且直线导电带阵列62被布置在基本上平行于第一平面64的第二平面66，这样，第一平面和第二平面的法线65穿过共面带线的一个导体和阵列62的至少一个导电带。
按照图5A和5B所示的实施例的设备60的其它方面，该设备通常被配置成支持在共面带线上的、具有在从约1GHz到100GHz的范围中的频率的至少一个信号。更具体地，该设备可被配置成支持在共面带线上的、具有在从约10GHz到60GHz的范围中的频率的至少一个信号。在各种实施方案中，差分信号(或单端信号)可以沿共面带线的导体100A和100B被输送，而同时直线导电带的阵列相对于导体100A和100B被保持在浮动电位。正如下面进一步讨论的，浮动导体阵列62靠近共面带线100，导致设备的品质因数Q相对于通常在不带有阵列62的传统的共面带线中(例如，参照图3A和3B)观察到的设备品质因数Q值的增加。
例如，在图5A和5B的实施例的一个方面，共面带线100和直线导电带的阵列62被安排成使得设备对于在从约1GHz到至少60GHz的范围中的至少一个频率具有至少30的品质因数Q。在再一个方面，共面带线和直线导电带的阵列被安排成使得设备对于在从约1GHz到至少60GHz的范围中的至少一个频率具有至少50的品质因数。在再一个方面，共面带线和直线导电带的阵列被安排成使得设备对于在从约1GHz到至少60GHz的范围中的至少一个频率具有至少70的品质因数。正如下面进一步讨论的，上述的特性至少部分地经由设备的各种部件的特定的尺寸、在部件之间的特定的间隔和在设备中利用的材料类型的选择而达到。
按照本实施例的再一个方面，在图5A和5B的设备60中浮动导体阵列62的存在也可导致在器件中传播的一个或多个波的相位速度的减小，由此也易于制造相对较小的器件。浮动导体阵列的这个“慢波”效应在其它结构中是已知的，其中由这样的浮动导体对波导或传输线的周期加载通常被认为用来空间分离传播的波中的电能和磁能。电能和磁能的这样的分离导致所述结构的增加的单位长度的电容C。按照关系式v=1/LC,]]>这样的增加的单位长度的电容C又导致较小的相位速度v，从而在给定的信号频率f下的较小的波长λ。
为了易于讨论在设备60中Q增强和相位速度减小效应，在图5A和5B上表示用于各种部件的多个尺度和在部件之间的间隔，以及对于在设备中利用的材料的某些物理特性(例如介电常数ε和导磁率σ)。
例如，对于共面带线100，沿平行于x轴36的方向的第一和第二导体100A和100B的每个导体的宽度68在图5A上用符号W表示。同样地，在第一和第二导体之间的间隔70或距离用符号S表示。因此，对于共面带线100的总的宽度的尺寸在图5A上用符号D表示，其中D＝2W+S。对于沿平行于y轴38的方向的第一和第二导体100A和100B的每个导体的厚度74在图5A和5B上用符号tcps表示。最后，在设备60中沿平行于z轴34的方向的共面带线100的总的长度96在图5A和5B上用符号LCPS表示。
对于直线导电带的阵列62，沿平行于x轴36的方向的每个带的长度76在图5A上用符号ls表示。同样地，沿平行于z轴34的方向的每个带的宽度78在图5A和5B上用符号dA表示，而沿着这个方向在阵列的相邻的带之间的间隔80(如图5A和5B所示)用符号dB表示。对于阵列62的每个带沿平行于y轴的方向的厚度84在图5A和5B上被表示为tstrip，而沿这个方向在第一平面64(共面带线100位于其上)与第二平面66(阵列62位于其上)之间的距离82被表示为dS。
对于图5A和5B所示的设备60的电介质材料101和基片103，沿平行于y轴的方向、在第二平面66与基片103的上边界之间的电介质厚度或距离86在图5A和5B上用符号ddie表示，以及电介质材料的介电常数90用εdie表示。同样地，沿平行于y轴的方向的基片厚度或距离88被表示为dsub，基片的介电常数92被表示为εsub以及基片的导电率94被表示为σsub。
通常，正如上面讨论的，申请人看到和认识到设备60的各种部件的特定的尺度、在部件之间的特定的间隔、和在设备中利用的材料类型的选择不单确定其中设备能够有效地载送信号的信号的频率范围，而且也确定设备中实现的Q增强和相位速度减小的程度。具体地，在仿真和实验过程中，建立了关于设备60的总的结构的多种有用的推广，更具体地，相对于Q增强和相位速度减小的一项或二者，阵列62的导电带的长度ls、宽度dA和间隔dB。
例如，按照图5A和5B的实施例的一个方面，通常，对于显著的Q增强的有利的条件可以包括其中阵列的导电带的长度ls与共面带线100的总的宽度D近似相等的结构。更具体地，在一个方面，在其中导电带的长度ls略大于(例如，约大10％)共面带线的总的宽度D的结构中可以观察到很大的Q增强。
在其它方面，对于很大的Q增强的有利的条件还可包括其中每个导电带的宽度dA与在相邻的导电带之间的间隔dB二者当中的至少一项大大地小于共面带线的总的宽度D的结构。更具体地，有利的Q增强结构可包括其中找到以下的条件中的一个或多个条件的结构宽度dA和间隔dB比起共面带线的总的宽度至少小一个量级；导电线的宽度dA和在导电线之间的间隔dB比起共面带线的总的宽度约小一个量级；以及宽度dA和间隔dB是近似相等的。
按照又一个方面，有利的Q增强结构可包括其中找到以下的条件中的一个或多个条件的结构每个导电带的宽度dA和在相邻的导电带之间的间隔dB二者当中的至少一项大大地小于共面带线的总的长度LCPS；宽度dA和间隔dB比起共面带线的总的长度LCPS至少小一个量级；导电线的宽度dA和在导电线之间的间隔dB比起共面带线的总的长度LCPS约小一个量级；以及宽度dA和间隔dB是近似相等的。
图6A、6B和6C是显示对于以上讨论的各种尺寸和间隔(例如，阵列62的导电带的长度ls、每个导电带的宽度dA、和在相邻的导电带之间的间隔dB)的各种各样不同的数值的、对于图5A和5B所示的设备60所仿真的品质因数Q(曲线图的垂直轴)对以GHz计的信号频率(曲线图的水平轴)的多个图的三条曲线。应当看到，被仿真来提供图6A、6B和6C的曲线的具体的结构仅仅是示例性的，与本公开内容有关的各种设备不限于仿真的例子。仿真的器件和由此生成的结果在这里主要是为了说明紧接在上面对于Q增强的示例性的有利条件所讨论的某些概念而讨论的。
在图6A、6B和6C的曲线图上反映的仿真中，图5A和5B所示的设备60的基片103是具有250微米的厚度dsub、11.9的介电常数εsub和10西门子/米的导电率σsub的硅。电介质材料101是具有5.155微米的厚度ddie和4.0的介电常数εdie的氧化硅。共面带线100的导体100A和100B的每个导体的宽度W是80微米，以及在导体之间的间隔S是60微米，这样，共面带线的总的宽度D是220微米。每个导体100A和100B的厚度tcps是0.925微米，在共面带线与阵列62之间的间隔ds是1.0微米以及每个导电带的厚度tstrip是0.64微米。最后，仿真的设备的长度LCPS是400微米。
对于用于导致图6A、6B和6C的曲线的所有的仿真的常数的上述的数值，阵列62的导电带的长度ls、每个导电带的宽度ds、和在相邻的导电带之间的间隔dB都分别被独立地变化，以观察它们对于设备的品质因数Q的影响。下面的表1概述对于在得到图6A、6B和6C的曲线的仿真中使用的这些参数的不同数值，并接着对于曲线进行更详细的讨论。表1上参考的并在图6A、6B和6C上显示的每个曲线代表不同的仿真的设备。
表1图6A显示分别代表对于导电带具有三个不同的长度ls同时宽度dA和间隔dB每个都不变地保持为5微米的设备的三条曲线150、152和154。具体地，曲线150反映240微米的长度ls(稍微长于共面带线的宽度D)，曲线152反映400微米的长度ls(大大地长于共面带线的宽度D)，和曲线154反映180微米的长度ls(小于共面带线的宽度D)。
从图6A的曲线可以容易地看到，在接近30GHz的频率下，在其中长度约等于和稍微长于共面带线的宽度D的仿真的设备中得到最高的、约65的品质因数Q。然而，正如下面结合图9A进一步讨论的，应当看到，图6A中的每个仿真器件相对于基于使用相同的尺度和材料的共面带线、但不带有导电金属带的阵列62的设备，得到很大的Q增强。具体地，不带有阵列62的这样的器件的品质因数Q在从约5-60GHz的频率范围中保持在小于10(见图9A的曲线176)。因此，把阵列62加到这样的设备(例如，如图5A和5B所示)通常导致对于导电带的各种各样不同的长度ls在这个频率范围内得到很大的Q增强。
图6B显示分别代表对于导电带具有四个不同的宽度dA同时所述带的长度ls不变地保持为240微米以及各带之间的间隔dB不变地保持为5微米的设备的四条曲线156、158、160和162。具体地，曲线156反映5微米的宽度dA(即等于间隔dB)；因此，这个曲线等同于图6A上显示的曲线150。图6B中的曲线158反映1微米的宽度dA(大大地小于间隔dB)，曲线160反映10微米的宽度dA(间隔dB的两倍)，和曲线162反映20微米的宽度dA(大大地大于间隔dB)。
从图6B的曲线可以容易地看到，在接近30GHz的频率下，在其中宽度dA与间隔dB都是5微米(大大地小于共面带线100的总的宽度D和长度LCPS)的仿真的设备中得到最高的、约65的品质因数Q。然而，同样应当看到，图6B中的每个仿真器件，除了由曲线162代表的器件(其中宽度dA大大地大于间隔dB)以外，相对于基于使用相同尺寸和材料的共面带线、但不带有导电金属带的阵列62的设备(见图9A的曲线176)，得到很大的Q增强(Q＞10)。在图6B的曲线162的情形下，相对于间隔dB而言大得多的宽度dA可以使得导电带开始类似于在共面带线的下面的导电板而不是阵列，因此削弱阵列62对于减小设备中的损耗和增强品质因数Q的作用。
图6C显示分别代表在相邻的导电带之间具有四个不同的间隔dB同时所述带的长度ls不变地保持为240微米并且每个带的宽度dA不变地保持为5微米的设备的四条曲线164、166、168和170。具体地，曲线164反映5微米的间隔dB(即等于宽度dA)，曲线166反映10微米的间隔dB(宽度dA的两倍)，曲线168反映20微米的间隔dB(大大地大于宽度dA)，和曲线170反映0.5微米的宽度dB(大大地小于宽度dA)。
应当看到，图6C的曲线164等同于图6B的曲线156和图6A的曲线150，即宽度dA与间隔dB都是5微米，对于这种情形在约30GHz的频率下在图6A和6B的仿真中得到最高的65的Q。然而，从图6C的曲线166有趣地看到，在约30GHz的频率下，在其中间隔dB是10微米而宽度dA是5微米的仿真设备中得到稍微更高的约70的品质因数Q。另外，从曲线166值得指出的是，在约35GHz的频率下，对于这个结构，得到对于图6C的仿真的75的最高的Q。
总之，在图6C的仿真中，宽度dA和间隔dB的尺寸都大大地小于共面带线100的总的宽度D和长度LCPS。另外，图6C的每个仿真器件相对于基于使用相同尺寸和材料的共面带线、但不带有导电金属带的阵列62的设备(例如，见图9A的曲线176)，得到很大的Q增强(Q＞10)。在图6C的曲线170的情形下，从相对于间隔dB(0.5微米)大得多的宽度dA(5微米)得到的略微较小的Q增强同样可能是由于导电带开始类似于在共面带线的下面的导电板而不是阵列，由此削弱阵列62对于减小设备中的损耗和增强品质因数Q的作用。
图7A、7B和7C是显示分别相应于图6A、6B和6C的曲线图所示的仿真的、“减慢因子”或相位速度减小(曲线图的垂直轴)对以GHz计的信号频率(曲线图的水平轴)的三个曲线图。具体地，图7A的曲线150’、152’和154’相应于与图6A的曲线150、152和154相同的仿真条件(见表1)，而图7B和7C具有与图6B和6C的曲线的类似对应性。在图7A、7B和7C的曲线图上以及正如在本文中的别处讨论的那样，“减慢因子”被定义为c/v，其中c代表空气中的波速(例如，c=1/ϵoμo),]]>以及v代表在给定的基于共面带线的仿真设备中的相位速度。
正如可以在图7A、7B和7C的曲线图上容易看到的，根据在表1给出的尺寸的所有的仿真设备呈现某种很大程度的相位速度减小。然而，有趣的是，表示图7A、7B和7C的曲线图上最大程度的相位速度减小的曲线(即曲线152’、156’和170’)在所有情形下不一定相应于表示图6A、6B和6C的曲线图上的最大程度的Q增强的曲线(例如，比较图6A的曲线150与图7A的曲线150’)。因此，这些曲线图显示在设计按照本公开内容的各种基于CPS的设备和对于特定应用使设备“最佳化”时的相当大的自由度。换句话说，按照本公开内容的设备的各种部件的具体的尺寸至少可以部分地根据尺寸减小(这涉及到相位速度减小)和损耗(这涉及到品质因数Q)在给定应用中的各自的重要性来进行选择。
另外，应当看到，为了提供图6A、6B、6C、7A、7B和7C的曲线图而仿真的具体的结构仅仅是示例性的，按照本公开内容的各种设备不限于在这些例子中采用的具体的材料和尺寸。然而，总而言之，这些仿真总的表明在按照本发明的各种实施例的基于共面带线的设备中可以实现很大的Q增强和相位速度减小。这些仿真也提供对于其中可以观察到Q增强和相位速度减小的这样的设备的结构的值得注意的指南。
图8是按照本发明的再一个实施例的、设备60A的截面图(类似于图5B的截面图)。在图8上，设备60A包括基本上是直线导电带的两个阵列62A和62B，其中一个阵列62A被布置在第二平面66上，而另一个阵列62B被布置在基本上平行于第一平面64和第二平面66的第三平面67上。按照图8所示的实施例的一个方面，阵列62A和62B的导电带以交替的方式排列，以使得第一、第二和第三平面的法线不同时穿过阵列62A的导电带和阵列62B的导电带。在图8的设备60A中采用的多个阵列62A和62B通常比起在图5A和5B所示的设备60A实现进一步的相位速度减小，同时与不带有任何导电带阵列的、基于共面带线的设备相比较保持相当大程度的Q增强。
图9A和9B分别显示品质因数Q对频率和减慢因子或相位速度减小对频率的两个曲线图，其中比较基于图8的多阵列设备60A、图5A和5B的单阵列设备60和不带有任何导电带阵列的相同尺寸的共面带线设备(见图3A和3B)的仿真结果相位速。具体地，在图9A上，曲线172代表对于单阵列设备60的Q对频率的仿真结果；曲线174代表对于多阵列设备60A的Q对频率的仿真结果；曲线176代表对于不带有任何导电带阵列的共面带线设备的Q对频率的仿真结果。在图9B上，曲线172’代表对于单阵列设备60的减慢因子对频率的仿真结果；曲线174’代表对于多阵列设备60A的减慢因子对频率的仿真结果；曲线176’代表对于不带有任何导电带阵列的共面带线设备的减慢因子对频率的仿真结果。
在图9A和9B上，在所有的仿真设备上采用硅基片和氧化硅电介质材料，其材料参数(εdie、εsub、σsub)和基片厚度dsub与以上结合在图6A、6B和6C上表示的仿真所讨论的那些参数相同。另外，共面带线尺寸W、S、D、LCPS和tcps是以上结合图6A、6B和6C讨论的那些参数相同。对于图9A和9B的单阵列和多阵列设备仿真，每个导电带的长度ls是240微米，每个带的宽度dA是5微米，在同一个阵列的相邻带之间的间隔dB是5微米，以及每个导电带的厚度tstrip是0.64微米。对于多阵列设备，参考图8，在第一和第二平面之间以及在第二和第三平面之间的距离ds是1.0微米，在第三平面67与基片103的边界之间的电介质厚度ddie是3.515微米。
正如在图9A容易看到的，虽然如曲线174表示，多阵列设备没有达到与单阵列设备(由曲线图172表示)一样高的品质因数Q，但多阵列和单阵列设备与如曲线176表示的、不带有任何阵列的基于共面带线的设备相比较，得到很大程度的Q增强。更具体地，曲线176(基本上代表在硅基片上的共面带线)对于在约5GHz和60GHz之间的大多数频率范围保持大大地低于10的Q，而曲线172和174对于这个频率范围的大多数频率保持大大高于10的Q。
在图9B上容易看到，如曲线174’代表的多阵列设备比起由曲线172’代表的单阵列设备得到高得多的减慢因子或相位速度减小。然而，单阵列和多阵列设备与如曲线176’表示的、不带有任何阵列的基于共面带线的设备相比较，得到很大的相位速度减小。
在再一个实施例中，多阵列的导电带的不同数目和安排可以连同共面带线一起被利用来实现Q增强和相位速度减小的其中之一或二者。例如，图10显示采用三个阵列62A、62B和62C的基本上直线的导电带的、按照本发明的一个实施例的设备60B的截面图(类似于图5B和图8的图)。图10的设备60B基本上类似于图8所示的设备，除了在图10上加上被布置在平行于第一平面64、第二平面66和第三平面67的第四平面69内的阵列62C以外。图11显示采用两个阵列62A和62D的导电带的、按照本发明的一个实施例的再一个设备60C的透视图(类似于图5A的图)，其中阵列62A和62D被分别布置在共面带线100的下方和上方。按照图11的实施例的不同方面，阵列62A和62D的其中之一的各个导电带可以与阵列62A和62D中的另一个阵列的相应的导电带垂直对准地(即，沿y轴)排列，或替换地，所述阵列的各个带可以以交替的方式排列(例如，类似于图8和10所示的多阵列安排)。在又一个实施例中，一个或多个阵列的导电带可以以各种方式被安排在共面带线100的上面和/或下面。
II.共面带线驻波振荡器在讨论了与按照本公开内容的、可以在各种各样不同的器件中使用的共面带线结构有关的各种概念后，现在给出基于驻波振荡器的、按照本发明的其它实施例的示例性共面带线器件。应当看到，按照下面详细地讨论的不同的实施例，按照本发明的驻波振荡器可以或不一定被配置成具有如以上在第一节中讨论的一个或多个阵列的导电带。
a.背景通信系统以及许多其它应用的最基本的和普遍存在的构建块之一是振荡器。基本上所有的通信系统在某一时刻都需要参考振荡器来实现各种各样的与通信有关的功能。结果，在高频领域中的振荡器设计是令人感兴趣的工作领域。具体地，当系统频率很大地增加时所需要考虑的电磁波效应导致对各种基于传输线的高频振荡器设计的重大的兴趣。
基于传输线实施方案的各种类型的振荡器传统上被利用来生成在GHz范围中的高频时钟信号。许多这些传统方法的最终目的是实际上生成方波时钟信号，其可被全局地分布到不带有重大的传播延迟引起的相移的整个集成电路系统。更具体地，这些方法通常针对生成具有低时钟偏移和低时钟抖动的全局时钟信号，它可以以保留整个系统中事件的正确排序的方式在整个系统上传播。基于传输线实施方案的行波振荡器(TWO)和驻波振荡器(SWO)已被利用于这样的目的。
由于驻波的独特的特性，驻波在本公开内容方面是特别感兴趣的。当沿相反的方向行进的、具有相同的幅度和频率的两个波互动时，形成驻波。不像行波(其在沿传输线的给定的位置上具有随时间变化的幅度和相位)，驻波在沿传输线的给定的位置上具有恒定的幅度和相位，其中幅度随沿线的位置正弦地变化。生成电压驻波的一种通常的方法是发送一个入射波到传输线，并且从诸如短路的无损端接把波反射回来。然而，来自传输线导体本身的损耗(例如，由于R的“串联”损耗和由于G的“并联”损耗)典型地造成在入射波与反射波之间的幅度不匹配，导致残余行波，它使得驻波失真。因此，为了有效地实施自保持的驻波振荡器，必须利用某种类型的补偿方案(即，放大)来克服在传输线中固有的损耗。
使用共面带线的驻波振荡器的一个传统的实施方案显示于图12。在图12上，具有导体100A和100B的共面带线100(类似于图3A和3B所示的共面带线)被配置成通过短路共面带线的长度的两端而在共面带线的两端处强迫一个电压驻波节点(即，在导体100A和100B之间的零电位)，从而形成半波(λ/2)谐振器200。理论上，谐振器200支持具有与λ有关的频率的至少一个驻波，其中波的幅度沿谐振器的长度变化，如图12的底部示意地显示的那样。
在图12的振荡器结构中，共面带线导体损耗对信号幅度的影响通过提供沿谐振器的长度间隔开的分布式放大器(即跨导器)以提供分布式跨导而被补偿。具体地，图12显示由三个各自的电流源106A、106B和106C供电的多个NMOS交叉耦合的对跨导器104A、104B和104C。这些跨导器当中的每个跨导器在沿共面带线的不同的位置处被耦合到共面带线100的导体100A和100B。多个PMOS二极管连接的负载108A、108B和108C也被耦合到共面带线100，以建立在导体100A和100B之间的共模电压。
值得注意的是，在图12的结构中，跨导器104A、104B和104C被配置成具有相同的增益。给定的跨导器的增益和由与跨导器有关的电流源(电流源106A、106B和106C之一)提供的电流乘以组成跨导器的晶体管的宽度相关(即，晶体管增益随宽度和/或电流增加而增加)。在图12所示的振荡器结构中，一个交叉耦合对的每个晶体管具有相同的宽度，以及每个跨导器被提供以相同的电流；因此，跨导器都具有相同的增益。使用多个具有相同增益的跨导器来补偿共面带线上的导体损耗，允许作出用于这样的共面带线的等价的集中参数模型，它易于相对直接地确定对于支持在给定频率下的振荡所需要的谐振器参数。
然而，在图12的结构中由于采用具有相同增益的多个跨导器而引起的一个问题是，可论证地，由于过放大而浪费很大量能量。更具体地，再次参考在图12的底部的波形图，应当容易看到，对于所显示的波模式，靠近谐振器结构的中心的波的幅度具有最大值，并且随着向谐振器的任一端远离该中心而稳定地减小。因此，为了支持所显示的模式，跨导器104A和104C被配置成具有与位于谐振器中心处的跨导器104B具有相同的增益，它们可论证地被配置成比必须的更大的放大；具体地，这些跨导器利用比起必须的更多的电流，由此浪费宝贵的功率资源。
由图12的振荡器结构引起的另一个问题是，谐振器不利用任何模式控制机制(例如，抑制更高阶模式)。结果，该结构具有激励强的高频模式的趋势。在这种结构中，模式控制的缺乏将最终恶化所生成的正弦信号的质量，因为多个较高的频率模式的存在使得基波谐振频率下的正弦波形失真。
例如，沿图12所示的谐振器结构的长度均匀分布的相等增益放大器理论上可支持如图12所示的λ/2下的模式，以及其它奇次谐波，诸如λ、(3/2)λ、(5/2)λ、3λ等等；具体地，每个放大器能够作为一个能够支持更高频率模式的电开路节点工作。这样，图12的谐振器对于正弦波形生成没有被最佳化。这个条件对于许多应用是非常不希望的。然而，应当指出，由于图12所示的谐振器的最终使用是用于一个基本上的方波时钟生成器，因此某些更高阶模式的存在可能不会显著影响谐振器在生成这样的时钟信号方面的总的性能。
申请人看到和认识到传统的基于共面带线实施方案的驻波振荡器(SWO)可被修改和改进来生成高质量的高频正弦信号。由本公开内容考虑的SWO生成的正弦信号的一般频率范围包括从约1GHz到100GHz的频率，但是应当看到，本公开内容不限于这一方面。按照下面进一步讨论的本发明的各种实施例，单模SWO可以特别被配置成在这些示例性频率范围内以低功率耗散和低相位噪声生成正弦信号。对于这样的振荡器的多个预期的应用包括但不限于包括无线通信的通信系统、雷达、用于各种应用的锁相环(PLL)等等。
b.四分之一波长共面带线驻波振荡器图13A和13B显示作为按照本发明的一个实施例的共面带线驻波振荡器的基础的某些基本概念。具体地，图13A显示一个基本上四分之一波长(λ/4)共面带线SWO 300，它包括形成差分共面带线(即，类似于图3A和3B的共面带线100)的导体300A和300B。SWO 300由长度为L的共面带线(标号301)形成，该共面带线的一端由短路(Short)302端接，以及线的另一端被由用作放大器304的一对交叉耦合反相器端接。在本实施例的另一方面，放大器304可以通过由电流源驱动的NMOS交叉耦合的跨导器对以类似于图12所示的方式被实施(为了清晰起见，在图13A上没有明显显示NMOS晶体管和电流源，而是由交叉耦合反相器示意地代表)。这样的放大器形成有源正反馈网络，其把DC能量变换成RF能量并且把这个能量注入到电路，以补偿与共面带线有关的损耗。
图13A所示的SWO 300被配置成支持在共面带线的两个末端处满足边界条件的驻波，即在共面带线的放大器端处具有最大电压幅度摆动和在线的短路端处具有零电压节点。因此，基于长度L的共面带线的可能的激励模式理论上相应于L＝λ/4+n(λ/2)(对于n＝0，1，2，3...)。在实际的实施方案中，出于下面进一步讨论的任何的各种各样原因，支持激励模式的实际的长度L可以稍微不同于理论长度。振荡的基波频率f0相应于n＝0，即f0＝v/(4L)，其中v是由包围和构成共面带线的材料确定的波的相位速度。
图13B示意地显示对于由SWO 300支持的基波模式沿SWO 300的长度的电压和电流波形，在图上分别被表示为V(z)和I(z)。图13B的曲线图被显示为沿着相应于SWO的长度的z轴，其中z＝0相应于放大器304的位置，z＝L相应于短路端的位置。从图13可以容易地看到，虽然电压幅度摆动V(z)在图上的左面是最大值(z＝0)，并且向右移动到短路端(z＝L)时减小到零，但电流I(z)以相反的方式变化；即电流在图上的左面是最小值，并且向右移动时增加，在共面带线的短路端处是最大值。按照本实施例的一个方面，SWO的输出可以在放大器304上导出(即，最大电压幅度摆动的点)，其中该输出被适当缓存，以减小SWO上的任何负荷。
c.具有分布式/定制的增益单元的驻波振荡器基于图13A所示的(λ/4)共面带线SWO 300的、本发明的另一个实施例被显示于图14A，它涉及到分布式放大。然而，应当看到，结合本实施例讨论的概念可以以正如这里讨论的、按照本发明的各种各样的其它SWO结构被实施。因此，紧接在下面讨论的、与四分之一波长SWO有关的具体的例子主要被提供来用于说明的目的。
为了便于解释本实施例，图13B所示的电压波形被重现于图14B。在图14A的实施例中，多个放大器或“增益单元”304A，304B，304C，...304D沿共面带线的长度布置。虽然图14A明确地显示四个这样的放大器，但应当看到，本发明不限于这一方面，因为在按照本发明的SWO中可以利用不同数目的放大器。另外，虽然放大器在图14上被示意地表示为沿共面带线等间隔地放置，但本发明不限于这一方面，因为用于放大器的各种各样的位置按照不同的实施例是可能的。一般来说，应当看到，按照本发明的各种实施例的放大器的数目和放置以及放大器的对应增益，可以至少部分依赖于由振荡器激励的一个或多个想要的模式，正如下面进一步讨论的那样。
例如，按照如图14A所示的实施例的一个方面，在放大器的各个增益之间的关系可被定制成近似为在沿共面带线的、在其上布置放大器的不同位置处的想要的驻波模式的预期电压幅度之间的关系。例如，参照图14B，由于所显示的驻波模式的电压幅度沿共面带线的长度从左到右减小，因此放大器的各个增益G1，G2，G3...Gn也沿共面带线从左到右减小(即，从z＝0到z＝L)。这样，在本例中，放大器的增益是“依赖于幅度”的。
在图14A所示的实施例中，得到分布式放大的某些熟知的好处(例如，增加的频率响应)，同时通过定制各放大器的增益而节省宝贵的功率资源。回想起在图12所示的传统的SWO实施方案中，多个分布式放大器被配置成具有相同的增益，而不管在放大器布置位置处的不同的电压幅度；因此，在这个传统的结构中，由于过放大，可论证地浪费相当大的能量。相反，按照本发明的、使用定制增益的放大器的图14A的SWO实施方案比起使用多个相同增益的放大器的类似的实施方案来说，需要较小的总的运行电流，由此节省宝贵的功率资源。
而且，图14A所示的实施例的多个定制增益的放大器另外用作为模式控制机制，以确保基本上在单模式下的振荡(例如相应于λ/4)。另外，这与使用如图12所示的多个相同增益的放大器的传统结构相反，后者在理论上可以支持多个其它模式，由此恶化由振荡器生成的信号的正弦质量。
为了比较和对照图13A(一个集中参数放大器)与图14A(分布式放大器)的实施例，分析了利用具有约1500微米的长度的共面带线的这些SWO的示例性实施方式。在相应于图14A的示例性实施方式中，沿共面带线使用被放置在z＝0、z＝L/4、z＝L/2和z＝3L/4处的相等间隔处的四个放大器。回想起如以上讨论的那样，给定放大器的增益正比于晶体管尺寸与所抽取的电流的乘积的平方根。在放大器中使用的所有的晶体管具有0.18微米的长度。确定放大器增益的晶体管宽度与由每个放大器抽取的电流，分别为如下
在这个实施方案中，SWO以12.19GHz振荡，其具有在z＝0处的2.09伏的最大电压幅度。
在相应于图13A的示例性实施方案中，单个放大器304的增益被选择为等于在相应于图14A的实施方案中使用的分布式放大器的总的集中参数增益。更具体地，放大器304的各晶体管的长度同样是0.18微米，以及晶体管宽度被给出为22.5[1+sin(3π/8)+sin(π/4)+sin(π/8)]微米。类似地，由放大器传导的总的电流是12[1+sin(3π/8)+sin(π/4)+sin(π/8)]毫安。这个SWO以9.76GHz振荡，其具有在z＝0处的2.27伏的最大电压幅度。因此，虽然基于图13A的示例性集中参数放大器SWO达到更高的幅度，但基于图14A的示例性分布式放大器SWO达到明显更高的工作频率。
e.利用变尖的共面带线的驻波振荡器图15A显示按照本发明的(λ/4)共面带线SWO 500的另一个实施例，其中该SWO是基于具有依赖于位置的线参数的变尖的共面带线结构。为了便于说明利用变尖的结构的SWO 500的、图15所示的实施例，在图15B上重现对于(λ/4)共面带线SWO的、在图13B上显示的电压和电流。然而，应当看到，结合本实施例讨论的概念可以以正如这里讨论的、按照本发明的各种其它SWO结构被实施。因此，涉及到基本上四分之一波长SWO的、紧接在下面讨论的具体的例子主要被提供来用于说明的目的。另外，正如下面讨论的那样，应当看到，按照本发明的变尖的共面带线结构不限于在SWO中使用的应用，而是可以在其它基于CPS的器件中采用。
1.具有依赖于位置的参数的共面带线本发明的一个实施例针对被配置成使得单位长度电阻R与单位长度电导G是沿共面带线的位置的离散或连续函数(即，R(z)和G(z))的共面带线。在本实施例的一个方面，该共面带线可被进一步配置成不管R和G的变化，基本上保持均匀的特性阻抗，以避免局部反射。
在本实施例的一个示例性实施方案中，例如在图15A上显示的SWO500所示的那样，利用变尖的共面带线结构，其中在共面带线导体500A与500B之间的间隔504和/或每个导体500A与500B的宽度502作为沿共面带线的位置z的函数离散地或连续地变化。图15A是变尖的结构500的顶视图(类似于图3B的视图)，其中在图15A上的间隔504相应地用符号S(z)表示，以及宽度502相应地用符号W(z)表示。在其它方面，变尖的结构500可以类似于在图3A的截面图上显示的结构；即，导体500A和500B可被布置在基片上面的电介质材料上。在图15A上导体500A和500B的变尖的结构实际上改变沿共面带线的长度的共面带线参数R和G从而使得它们是依赖于位置的，而同时保持共面带线的均匀的特性阻抗。
具体地，单位长度电阻R总的涉及到熟知的趋肤效应，其中在较高的频率下，载荷子更接近于边缘行进，并且远离给定导体的核心。当组成共面带线的两个导体互相更靠近时(即，当距离S减小和/或导体宽度W增加时)，靠近导体的边缘或“皮肤”流动的各个电荷互相更靠近在一起，由此阻碍电荷流动。因此，当导体互相更靠近时，通常单位长度电阻R增加。
单位长度电导G总的涉及在导体与其上布置共面带线的基片之间的电磁场损耗。再次具体地参照图3A所示的共面带线截面，当共面带线的导体移动成互相远离时(即，当距离S增加和/或导体宽度W减小时)，由于流过导体的电流而产生的场有更多的机会与其上布置共面带线的基片相互作用；因此，单位长度电导G增加。相反，当导体互相更靠近时(即，当距离S减小和/或导体宽度W增加时)，到基片的损耗通常减小，因此单位长度电导G减小。
总之，从以上内容应当看到，在以上的例子中的共面带线参数R和G通常与导体分离度相反地变化；即当导体互相更靠近时，R增加而G减小；相反，当导体分离更大的距离时，R减小而G增加。
2.用于SWO的依赖于位置的参数的推论对于在共面带线上的信号传播，通常R可被看作为与电流波相耦合，而G可被看作为与电压波相耦合，以便引入各自的串联和并联损耗；因此，较小的R相应于较小的串联损耗，以及较小的G相应于较小的并联损耗。在串联损耗R与并联损耗G之间的这种折衷，由于它们随导体分离度的相反的变化，可以对于在载送行波的共面带线中的损耗最小化施加主要的约束条件。然而，当共面带线上呈现驻波时，如图15B所示，可以经由图15A所示的变尖结构500来利用R-G折衷，以便利用依赖于位置的驻波幅度，以便大大地减小损耗(并相应地增强最终得到的器件的品质因数Q)。
例如，从图15B可以看到，在z＝0处，其中图15A的SWO 500的电压幅度摆动是最大值，较低的单位长度电导G导致较小的到基片的功率损耗，因为到基片的功率损耗正比于电压(在z＝0处相对较高的)的平方乘以单位长度电导。因此，即使在这个点处具有相对较高的电压，通过具有低的单位长度电导G的共面带线结构，到基片的损耗仍可被减小。另一方面，在z＝0处，图15B显示在共面带线的导体中流过的电流处在最小值；因此，由于共面带线导体(即，由于单位长度电阻R)造成的任何功率损耗不太成问题，因为这个功率损耗正比于电流(在z＝0处相对较低)的平方乘以单位长度电阻。因此，即使在这个点处R是高的，由于低的电流，它仍旧不一定引起很大的损耗。
相反的情形适合于z＝L(即，在图15A上显示的共面带线的短路端)。具体地，如图15B所示，在这个点，电压是零，而电流处在最大值。因此，在共面带线的这个点处具有很大的单位长度电阻R将导致由于高的电流而造成的大的损耗，而单位长度电导G由于低的电压是不太成问题的(即，零电压节点)。
鉴于上述的内容，本发明的一个实施例针对包括具有变化的单位长度电阻R(z)和变化的单位长度电导G(z)的共面带线的四分之一波长SWO，其中低的单位长度电导(低G)的区域被放置在其中预期最大电压幅度的点z＝0，以便减小到基片的功率耗散。另外，SWO被配置成使得低的单位长度电阻(低R)的区域被放置在其中预期最大电流的点z＝L。图15A的SWO 500提供这样的安排的一个例子。一般地，按照本实施例，由驻波造成的、依赖于位置的电压和电流幅度易于通过根据固定的位置幅度适当地定制参数R和G来减小器件损耗(和相应的Q增强)。
在本实施例(以及其它实施例)中利用的变尖的共面带线结构可以以许多不同的方法被实施。例如，按照一个方面，共面带线的总长度可被分成离散数目的相等长度或变化长度的各分段，每个分段具有不同的R和G，其中L和C保持为常数，以保持基本上均匀的特性阻抗，从而有效地避免局部反射。替换地，共面带线结构可以被实施为具有逐渐变尖的导体间隔和宽度，以使得R和G随沿共面带线的位置逐渐变化，同时保持基本上均匀的特性阻抗。
图16包括显示按照本发明的一个实施例的、用于沿带线改变R和G而不很大地改变带线的特性阻抗Z0的方法的曲线图和相应的示例性变尖的共面带线结构505。按照本实施例的一个方面，图16的曲线图可以从通过基于改变带线导体的宽度W和沿带线长度的、在带线导体之间的间隔S的计算机仿真(例如，Sonnet EM)得到的数据而被编辑。因此，图16的曲线图的水平轴代表宽度W，曲线图的垂直轴代表带线导体之间的间隔S。
图16的曲线图包括三个示例的“恒定的特性阻抗轮廓线”Z0，1、Z0，2和Z0，3的曲线；具体地，每个这些轮廓线代表用于改变W和S的数值的一个不同的恒定的特性阻抗，其中Z0，3＞Z0，2＞Z0，1。图16还包括三个示例的“损耗轮廓线”(R1，G1)、(R2，G2)和(R3，G3)的曲线，其中每个损耗轮廓线反映用于改变W和S数值的对于R的恒定数值和对于G的相应恒定数值。虽然图16的曲线图把每个损耗轮廓线表示为代表R和G的相同的恒定数值的单线，但实际上沿给定的损耗轮廓线的R和G的各个值是不相同的，不过无论如何是互相相当接近的。因此，在图16的曲线图上，假设对于每个损耗轮廓线的R和G的数值实际上是相同的，这是出于实际设计目的的合理的近似。
如图16所示，由于以上讨论的R-G折衷，增加W或S导致减小的R和增加的G(即，R3＞R2＞R1＞和G3＜G2＜G1)。然而，特性阻抗Z0随增加S而增加，但随增加W而减小。因此，为了达到在接近于z＝0处的低的G和在z＝L处的低的R以便减小损耗而不很大地影响Z0，按照图16所示的一个Z0轮廓线，共面带线导体从z＝0到z＝L可以同时被加宽以及互相远离。
为了说明上述的概念，从图16的曲线图的、具有基本上恒定的特性阻抗Z0，2的变尖的共面带线结构被看作为一个例子。应当看到，这个例子的基础方法正如下面讨论的那样可以类似地被应用于代表用于最终得到的器件的想要的特性阻抗的其它特性阻抗轮廓线。
具体地，参照图16上的恒定的特性阻抗轮廓线Z0，2，三个点A、B和C沿Z0，2轮廓线被标识在这个轮廓线与损耗轮廓线(R3，G3)、(R2，G2)和(R1，G1)的对应交叉点处。正如在图16的例子中显示的那样，相应于点A(即高的R，低的G)的尺寸WA和SA被使用于变尖的带线505围绕z＝0的部分，相应于点B的尺寸WB和SB被使用于围绕带线的中部的部分，以及相应于点C(即低的R，高的G)的尺寸WC和SC被使用于围绕z＝L的带线部分。
虽然上述的例子利用沿特性阻抗轮廓线Z0，2的三个参考点A、B和C来确定沿变尖的共面带线结构505的相应的尺寸，但是应当看到，本发明不限于这一方面；即沿给定的特性阻抗轮廓线的任何数目的点理论上都可被使用来确定沿变尖的共面带线的相应的尺寸。具体地，随着所述点的数目增加，最终得到的变尖的共面带线越来越像其中R和G基本上是沿带线的位置z的连续函数的共面带线。然而，应当看到，对于实际上沿给定的阻抗轮廓线的任何有限数目的点，逐段变尖的结构导致R和G沿带线离散地(即，以逐段的方式)变化。
图17进一步显示这样的逐段变化的概念。具体地，图17包括显示代表恒定的特性阻抗Z0的示例性阻抗轮廓线的曲线的W-S空间内的曲线图(应当指出，在图17的曲线图上的W-S轴从图16的轴被交换)。五个点(1，2，3，4和5)沿这个轮廓线被选择，相应于对于逐段变尖的共面带线结构505的五个不同部分或分段的各个W和S尺寸，其被直接显示在图17的曲线图下面(在图17上表示对分段5的示例的尺寸W5和S5)。虽然在图17的例子中选择五个点，但还应当看到，在其它的实施例中可以选择不同数目的点。正如在图17上定性地显示的那样，沿逐段变尖的共面带线的每个分段1-5的z轴的长度可以或不一定与该带线的一个或多个其它分段相同；具体地，按照各种实施例，相对于变尖的共面带线的每个分段1-5的最佳分配可以通过数学程序被确定(下面详细地讨论)，以及可选地通过实验确定来调节。
更具体地，在图16和17所示的逐段变尖的结构的某些实施例中，损耗因素可以支配在逐段结构中每个分段的特定的对应长度和位置。例如，在一个实施例中，为了使得变尖的结构的总的损耗最小化，每个分段可被放置在给定的位置z，在给出该位置处的驻波电压和电流幅度的情况下，这将产生在z处的最小局部损耗。
然而，由于在z域中的驻波幅度(即，V(z)和I(z))取决于变尖的共面带线结构本身(因此在构建带线之前是未知的)，从z域的观点看来，损耗最佳化的变尖的带线的设计和构建通常多多少少是富有挑战性的，需要费时的和或许代价高的迭代方法。鉴于上述的内容，申请人看到和认识到，可以通过从θ域的观点考虑设计而极大地便利对于变尖的带线结构的设计和构建，其中θ是波的相位。
具体地，正如下面详细地讨论的那样，出于实际的目的，在θ域中的驻波电压和电流幅度可被看作为简单的正弦(假设弱损耗)；因此，施加从z域到θ域的变换会很大地简化用于设计的损耗分析。在θ域中设计了逐段变尖结构后，可以施加逆变换，以呈现在z域中的设计参数，这对于得到用于变尖的结构的物理布局的实际的尺寸(即，沿z轴的分段长度)是必须的。在以下讨论中，逐个步骤地详细阐述这个过程。
在其上呈现单个驻波模式的、具有恒定的特性阻抗的通常的变尖的(依赖于位置的)共面带线中的总的时间平均的损耗Pdiss被给出为Pdiss=∫0L{12R(z)I2(z)+12G(z)V2(z)}dz---(1)]]>其中L是线的水平跨距，I(z)和V(z)是在位置z处的驻波模式的电流和电压幅度，以及R(z)和G(z)是在z处的单位长度串联电阻和并联电导。为了得到最小损耗的变尖线，需要在以上讨论的R-G折衷的约束条件下找到使得公式(1)中的Pdiss最小化的R(z)和G(z)。然而，非常难估计公式(1)中的积分，因为I(z)和V(z)事先是未知的，这是因为它们依赖于还没有被确定的带线的物理结构。因此，在z域的设计过程中出现某种循环论证；具体地，需要费时的迭代方法，使得最佳化过程非常复杂并且可能代价高昂。
按照本发明的一个实施例，通过其中用波的相位θ代替积分变量z的变换，对公式(1)的估计被大大地简化。首先，考虑具有无穷小数目的均匀的分段的逐段变尖的结构。该逐段结构的每个均匀分段具有长度dz和相同的特性阻抗Z0。行进位于z和z+dz之间的无穷小的均匀线分段，波经受dθ的无穷小的相位改变，其中dθ和dz通过dθ＝β(z)dθ相联系。这里β(z)是该无穷小的均匀分段中的行波的传播常数，并由熟悉的公式给出β(z)=ω/v(z)=ωL(z)C(z),---(2)]]>其中v(z)=1/L(z)C(z)]]>是在该无穷小的均匀线段中的波的相位速度，L(z)和C(z)是在该无穷小的均匀线段中的单位长度电感和电容，以及ω是模态频率。在以上的关系式中代入β(z)＝dθ/dz，我们得到在θ和z之间的以下的关系式dθ=ωL(z)C(z)dz,]]>或(3)θ(z)=ω∫0zL(z′)C(z′)dz′---(4)]]>同样，在均匀线的情形下，θ(z)减小到熟悉的ωLCz=βz,]]>其中β是相位常数2π/λ。但在非均匀线中，波相位速度v(z)=1/L(z)C(z)]]>可以随z变化，所以θ(z)不是线性函数。
从z映射到θ(z)是有用的，因为在具有恒定的特性阻抗Z0的任何通常的传输线中，若假设弱的损耗，则用于驻波模式的电压和电流幅度常常是相位θ(z)的正弦。因此，这些幅度可被重写为V(z)＝V0cos(θ(z)) (5)I(z)＝I0sin(θ(z)). (6)通过θ的参数化，来自公式(1)的功率耗散公式可被重写为Pdiss=∫0π/2{12(I0sinθ)2Rθ(θ)+12(V0cosθ)2G(θ)}dθ---(7)]]>假设线长度被选择为产生π/2相移(对于基本上四分之一波长SWO)。这里Rθ(θ)和Gθ(θ)被定义为在θ处的单位弧度相移的串联和并联损耗，它们可以通过下式与R(z)和G(z)相联系Rθ(θ)dθ＝R(z)dz (8)Gθ(θ)dθ＝G(z)dz (9)其中在dz和dθ之间的关系可以从公式(3)或(4)得到。在公式(7)中的积分是相对较容易的，因为电流和电压驻波波形在θ域常常是已知的正弦，而不管具体的变尖的带线结构。
鉴于上述的内容，基于以上结合图17讨论的概念的逐段结构的具体的例子可被使用来说明按照本发明的一个实施例的、用于使用z域到θ域的变换的最佳化过程。再次参考图17所示的特性阻抗轮廓线，根据Z0＝25欧姆的示例性特性阻抗，对于沿轮廓线的五个点(点1-5)进行损耗参数的仿真。下面的表2提供这个仿真的结果，其显示对于每个分段的带线的相关的W-S尺度以及相应的损耗参数Rθ和Gθ。
表2一旦对于五个分段当中的每个分段得到θ域的损耗参数，就可以确定每个分段应当为变尖的结构的总的损耗最小化贡献的相位改变量。按照一个实施例，这可以通过在θ域中(即，0≤θ≤π/2)的每个点处估计五个分段当中的哪个分段使得在该局部点处的单位相移的损耗最小化而完成。单位相移的损耗是公式(7)中的损耗积分的被积函数dPdissdθ=12(Iosinθ)2Rθ(θ)+12(Vocosθ)2Gθ(θ).---(10)]]>参考图17，为了说明z-θ变换，z轴也被标记为θ轴，以及过渡点(θ1，z1)、(θ2，z2)、(θ3，z3)和(θ4，z4)被表示在各分段之间的边界处。在各分段之间的过渡点θ1、θ2、θ3和θ4可以藉助于公式(10)通过使得一个分段的单位相移的损耗等于下一个分段的单位相移的损耗而被计算出来。例如θ1可被计算为12(Iosinθ1)2Rθ,1+12(IoZocosθ1)2Gθ,1=12(Iosinθ1)2Rθ,2+12(IoZocosθ1)2Gθ,2]]>其中Rθ，1和Rθ，2分别是对于分段1和2的单位相移的串联电阻(从表2)，而Gθ，1和Gθ，2分别是对于分段1和2的单位相移的并联电导(再次从表2)。对于表2中给定的具体的例子，这个计算产生θ1＝22.9°。所以，对于θ＜θ1＝22.9°，分段1比起分段2具有更低的单位相移的损耗，以及对于θ＞θ1＝22.9°，分段2比起分段1具有更低的单位相移的损耗。因此，在一个示例性设计中，分段1应当大约覆盖变尖的带线结构的头一个22.9°，以及在22.9°点，应当过渡到分段2。其它分段的相位跨距和相应的过渡点θ2、θ3和θ4可被类似地确定；例如，如以上对于θ2应用公式(10)，找到θ2是39.8°，所以分段2的相位跨距大约是17°(即，θ2-θ1。
按照公式(10)得到在θ域中的每个分段之间的过渡点(因此，得到每个分段的跨距)，这些数值然后被变换到z域，以产生相应的过渡点z1、z2、z3和z4(见图17)，以及从而产生逐段设计的不同分段的各个物理长度。为此，参考图17，第i分段的物理长度(i＝1，2，3，4，5)通过在z域中的Δzi＝zi-zi-1而被给出，这相应于在θ域中的相位跨距Δθi＝θi-θi-1。通过使用以上的公式(3)，这两个量由下式给出Δθi=ωLiCiΔzi---(11)]]>其中Li和Ci是对于第i分段的单位长度电感和电容，它们是从EM仿真获知的。因此，公式(11)可被使用来确定在z域中每个分段的长度，并且完成从θ域到z域的设计的变换。
按照本实施例的另一个方面，作为在以上概述的过程中的另一个可选步骤，一旦按照以上的程序确定了每个分段的物理长度，靠近过渡点z1、z2、z3和z4的实际的带线布局可被平滑化，以使得带线进一步近似或成为基本上连续的变尖的结构。W和S的数值因此变为被仿真的原始选择的点的内插。如上所述，应当看到，对于逐段设计选择和仿真的点/分段越多，这些内插的数值就变得越为最佳化。
在这时，对于使用变尖的带线的SWO设计，逐段变尖的设计可被示意地仿真，以确定设计中所需要的任何调节，从而考虑如图15A所示的、与放大器304有关的边界条件。放大器的晶体管实际上在共面带线本身的相移中引入附加相移。所以，如果SWO是使用覆盖相应于目标频率的四分之一波长的共面带线来仿真的，则实际的振荡频率可能低于这个目标。
因此，在本实施例的一个方面，为了补偿放大器的加载效应，带线结构可被缩短，直至仿真的振荡频率达到目标频率为止。例如，如果目标振荡频率是20GHz，以及如果仿真的振荡频率在从带线去除15°大小的相移之前没有达到20GHz，则这个15°可以在布局中从带线的开头被消除。在以上结合图17和表2讨论的具体的例子中，为了考虑放大器加载的影响，分段1的相位跨距参数Δθ1可以从22.9°缩短到7.9°。这个修改显示于图17A，其中从带线去除以打阴影线和交叉的“X”表示的分段1的部分507。
总之，应当看到，如以上结合图17和表2给出的具体的例子概述的那样，按照本发明的一个实施例的、用于逐段变尖共面带线结构的设计程序过程主要被提供来用于说明的目的，本公开内容不限于这个例子。具体地，参考图17B所示的方法流程图，作为这个设计程序的基础的突出概念通常可被规定为如下1)选择逐段变尖结构的特性阻抗Z0；2)选择要被包括在逐段变尖结构中的分段的数目(即，选择与图16和17所示的类似的轮廓线曲线图中的点的数目)；3)对于每个分段，根据公式(8)和(9)确定在θ域中的损耗参数Rθ和Gθ；4)根据公式(10)确定在θ域中的各分段之间的过渡点；以及5)根据公式(11)把θ域中的过渡点(或相位跨距)变换到z域，以便确定不同的分段的各个物理长度。作为可选的附加步骤，一旦确定每个分段的物理长度，就可经由对于宽度W和间隔S的内插来平滑过渡点。作为另一个选项，对于基于逐段变尖结构的SWO设计，可以通过缩短带线的总的长度来补偿放大器加载效应(例如，如图17A所示)。
应当看到，虽然图15A、16、17和17A显示的示例性变尖共面带线结构是基于基本上(λ/4)共面带线SWO的，但本发明不限于这一方面。具体的，具有各种尺寸分布的变尖传输线结构可被实施，以用于其中不同的R和/或G数值在沿器件的不同点处是想要的、不同的类型的器件。通常，按照本发明的各种实施例的变尖的传输线结构可被设计成具有作为沿传输线的位置z的函数的R和/或G的任意数值，以用于各种各样的应用。
f.具有Q增强和相位速度减小特征的(λ/4)共面带线SWO图18A、18B和18C显示按照本发明的各种实施例的三个不同的(λ/4)共面带线驻波振荡器的照片。具体地，图18A显示均匀共面带线SWO 510的电路管芯的顶视图(至少部分基于图13A所示的实施例)，而图18B和18C显示不同的变尖共面带线SWO 512和514的电路管芯的对应顶视图(至少部分基于图15A所示的实施例)。在每个这些(λ/4)共面带线SWO中，在位置z＝L处的在带线的导体之间的短路302被显示在图的顶部，而对于一个或多个放大器(类似于图13A和15A所示的放大器304)，在位置z＝0处的连接点被表示在图的底部。
图18A、18B和18C所示的每个SWO通过使用0.18微米CMOS技术被制造，并且在截面图上，每个SWO还包括一个或多个导电带阵列62，其类似于以上结合图5A、5B、8、10和11讨论的那些导电带阵列(在作为顶视图的图18A、18B和18C上，阵列62总的被表示为在共面带线的导体下面的阴影区域)。正如以上结合这些较早的图讨论的那样，导电带的阵列的存在易于在SWO中实现Q增强和相位速度减小。在另一方面，由图18B和18C的变尖的结构实现的损耗减小在这些实施例中有助于进一步的Q增强。
在图18A、18B和18C所示的每个SWO中，在短路302处的很大的导体块在其中想要相对较低的R的结构中的一个点处往往会增加串联电阻。因此，在一个实施例中，每个SWO还可包括在与一个或多个阵列62相同的平面上的导电金属板63(例如，在短路302下面，如图上的实线白区域表示)，其中短路302通过多个通孔被连接到平板63。这个安排实际上增大在短路302的区域中的导体块，由此减小在这个区域中的串联电阻。
在图18B的变尖的实施例中，与图18A的均匀实施例相比较，在z＝L处更大的导体间隔导致成比例的更长的短路302。这个更长的短路302相对于图18A所示的结构往往会增加串联电阻，由此潜在地部分损害变尖的结构的好处。鉴于上述的内容，图18C的实施例提供替换的变尖的结构，其中带线导体的变尖锥度被修改成使得短路302的长度类似于图18A所示的均匀结构的长度。
为了比较地测量均匀的和变尖的结构的性能，图18A、18B和18C所示的SWO被制造成使得每个SWO具有约25欧姆的特性阻抗Z0，以便工作在约15GHz。每个器件具有约420微米的总的带线长度L。对于图18A的均匀实施例，带线的每个导体的宽度大约是85微米，而在导体之间的间隔大约是50微米。对于图18B的变尖的结构，导体宽度的范围为从在z＝0附近的约75微米到在z＝L附近的约90微米，而在导体之间的间隔的范围为从在z＝0附近的约20微米到在z＝L附近的约120微米(例如，见表2)。实验测量值证实，在图18的变尖的器件中实现相对于图18A的均匀器件的约50％的Q增强(例如，均匀的器件具有约39的品质因数Q，而变尖的器件具有约59的品质因数Q)。
g.低损耗频率可调谐的驻波振荡器在本发明的再一个实施例中，SWO的共面带线实施方案可被配置成具有可被最佳化来减小损耗从而减小功耗的频率调节能力。例如，按照一个实施例，SWO可以用用来改变共面带线的单位长度电容C并从而改变振荡频率(涉及频率和波长的相位速度v反比于乘积LC的平方根)的一个或多个可变电容器(“变容管”)来实施。在这个实施例的一个方面，共面带线上一个或多个变容管的放置被最佳化，以保持显著的频率可调节能力，同时减小由变容管引起的任何损耗。
图19A和19B显示可被利用于按照本发明的一个实施例的SWO的变容管的不同表示。具体地，图19A显示被连接在共面带线的两个导体300A和300B之间的变容管400，其中该变容管被实施为一对NMOS晶体管，它们的栅极被耦合到共面带线的对应导体，它们的源极和漏极被耦合在一起并被连接到偏压Vbias。图19B显示变容管400的另一个等效的示意表示，其中可变电容400A被显示为串联连接到代表与变容管400相关的固有损耗的电阻400B。
再次参考显示示例性(λ/4)共面带线SWO的图13A和13B，应当看到，在按照本发明的各种实施例的SWO中实施一个或多个变容管400，会影响由于与变容管电阻400B有关的损耗而引起的功耗。具体地，如果变容管被放置在SWO中的最大电压幅度摆动点(例如，在图13A中的z＝0)处，则频率可调节能力是很大的，但由于在变容管电阻上的相对较高的电压引起的损耗可能是相当大的。另一方面，把变容管放置在靠近SWO的短路端(例如，在图13A中的z＝L)，由于在变容管电阻上只有很少或没有电压，将导致低的损耗，但是同时仅有很小或者没有频率调谐能力。
然而，申请人看到和认识到，在至少某些制造工艺方面，虽然由于变容管电阻引起的损耗从最大电压幅度(即，z＝0)移动到电压节点(即，z＝L)时基本上线性地减小，但同样的情形对于频率调谐能力不成立；即，基于变容管位置的频率调谐能力在从最大电压幅度点直到约电压节点的一半路程(即，0＜z≤L/2)时基本上保持恒定。在半程点以后(即，L/2＜z≤L)，当接近电压节点时，频率调谐能力开始明显地下降，在电压节点时没有频率调谐能力。因此，在某些处理过程中，虽然已指出，在沿谐振器的变容管位置与由于变容管电阻的损耗之间有基本上线性的关系，但在沿谐振器的变容管位置与频率调谐能力之间有很大的非线性关系。
鉴于上述的内容，按照本发明的一个实施例，通过把变容管放置在最大电压幅度与电压节点(零电压)之间的半程点附近(例如，在图13A上z≈L/2)，这种现象在共面带线SWO中被利用。在本实施例的一个方面，通过把变容管放置在半程点附近但在半程点与电压节点之间(例如，在图13A上L/2＜z＜＜L)，变容管位置可被最佳化。这样，很大的频率调谐能力被保持，同时显著减小起因于变容管电阻的损耗。在各种实施例中，如上所述的变容管可以结合这里讨论的均匀或非均匀(例如，变尖的)共面带线SWO以及不同于这里讨论的(λ/4)共面带线SWO的SWO结构而被利用。在又一个实施例中，沿共面带线的变容管的分布可被使用来提供频率可调谐性，同时缓和与由于集中参数变容管加载造成的损耗有关的任何潜在的影响。
h.闭环驻波振荡器本发明的另一个例子针对一种基于环形谐振器共面带线实施方案的闭环(例如圆形)驻波振荡器。在本实施例的一方面，正如下面更详细地讨论的那样，交叉耦合放大器结构被利用来通过使用特定谐振器拓扑来便于单模式操作，以避免在振荡器中引起很大的损耗。
更具体地，图20A显示按照本发明的一个实施例的闭环SWO 700，其示意地被表示为圆环。SWO 700利用至少两个放大器702A和702B(即，两对交叉耦合逆变器)，其抵消电路中的损耗，以及一个闭环共面带线704(包括导体704A和704B)，其具有总的路径长度L，在其上形成满足边界条件V()＝V(+2π)的驻波，其中是从环形结构的给定的参考半径r计的任意参考角。该边界条件导致在L＝2πλ＝nλ(对于n＝1，2，3...)处的可能的能量模式，其中r是环的半径。相应于n＝1的振荡的基波频率f0然后由v/L给出，其中v是相位速度。
图20A所示的SWO 700的放大器702A和702B的互联有效地实施一种用于振荡器的模式控制技术。具体地，通过连接点T1到点B2和点T2到点B1，确保端口T1-T2和B1-B2处在相反相位(180°)，由此抑制所有的偶模谐波。这种偶数节点抑制使得端口L1-L2总是保持“安静”，即零电压节点。通过把用于放大器的电源抽头到这个端口以作为共模电压，端口R1-R2被强迫成为零电压节点。
图20B显示用于在图20A示意地表示的环形谐振器的物理布局的一个例子。在图20B的布局中，在用于实施偶模抑制的放大器702A与702B之间的互联被放置成互相靠近，以便引入比起在环形共面带线中故意的延迟而言可忽略的延迟。具体地，环形共面带线的形状被失真，同时保持它的拓扑不变，这样，端口T1-T2和B1-B2在物理上互相接近，以减小在端口之间的互联损耗。图21显示与图20B的概念有关的、具有“四叶形”形状的闭环SWO的另一个布局，这样，放大器702A和702B再次被放置成互相靠近。在图21所示的实施例的一个方面，共面带线的四个λ/4分段被耦合在一起，以形成完整的环。
图22A和22B显示通过使用利用fT约为50GHz的晶体管的硅-镓(Si-Ge)工艺实施的10GHz闭环SWO的仿真结果。如图22A所示，每个“响的端口”(例如，图20A的T1-T2和B1-B2)当振荡器从1.5伏电源抽取约5mA直流电流时具有1.2伏的差分电压摆动。如图22B所示，在某一初始振铃后，“安静端口”(例如，图20A的L1-L2)保持安静，正如预期的那样。
按照本实施例的各方面，以上结合四分之一波长SWO实施方案讨论的多个概念也可被利用来实现各种各样的闭环共面带线SWO结构。例如，在本实施例的各方面，定制的分布式放大方案和可变参数共面带线结构(例如，变尖的共面带线)的其中之一或二者可被利用于闭环结构。在其它方面，变尖的共面带线结构(即，具有依赖于位置的R和G)和导电带阵列的其中之一或二者可被利用来便于Q增强和相位速度减小。在再一个方面，低损耗频率调谐能力可以在使用一个或多个适当地放置的变容管的这样的SWO中被实施。
III.结论这样描述几个说明性实施例后，应当看到，本领域技术人员将容易地想到各种改变、修改和改进。这样的改变、修改和改进打算作为本公开内容的一部分，并且打算属于本公开内容的精神和范围内。虽然这里给出的某些例子牵涉到功能或结构性单元的具体的组合，但应当看到，这些功能和单元可以按照本发明以其它方式被组合，以完成相同的或不同的目的。具体地，结合一个实施例讨论的步骤、元件和特征不打算从其它实施例的类似作用或其它作用中被排除。因此，上述的说明和附图仅仅作为例子，而不打算用来限制本发明。
权利要求
1.一种驻波振荡器，用来生成具有频率f0的至少一个电压驻波，该振荡器包括一个共面带线，包括两个导体并且具有等于或近似等于四分之一波长(λ/4)的长度L，其中λ是通过构成该至少一个电压驻波的波的相位速度与频率f0相联系的；以及在该共面带线的第一末端被布置在导体之间的至少一个放大器，其中所述两个导体在该共面带线的第二端处被连接在一起，以形成短路。
2.权利要求1的振荡器，其中该至少一个放大器包括至少一个对交叉耦合的反相器。
3.权利要求1的振荡器，其中该至少一个放大器包括用于以沿共面带线的长度变化的方式分布该至少一个放大器的增益的装置。
4.权利要求1的振荡器，还包括用于控制振荡器的振荡模式的装置。
5.权利要求1的振荡器，其中该至少一个放大器包括沿共面带线的长度布置的多个放大器。
6.权利要求5的振荡器，其中所述多个放大器包括被配置成具有不同增益的至少两个放大器。
7.权利要求6的振荡器，其中所述多个放大器当中的每个放大器被配置成具有与所述多个放大器当中的另一个放大器不同的增益。
8.权利要求6的振荡器，其中所述多个放大器的各个增益被配置成与该至少一个电压驻波的幅度有关。
9.权利要求8的振荡器，其中所述多个放大器当中的每个放大器的增益与该至少一个电压驻波在一个地点的幅度有关，所述放大器沿共面带线被布置在该地点。
10.权利要求5的振荡器，其中所述多个放大器沿共面带线的长度基本上是相等间隔的。
11.权利要求10的振荡器，其中所述多个放大器当中的每个放大器被配置成具有与所述多个放大器当中的另一个放大器不同的增益。
12.权利要求10的振荡器，其中所述多个放大器的各个增益被配置成与该至少一个电压驻波的幅度有关。
13.权利要求12的振荡器，其中所述多个放大器当中的每个放大器的增益与该至少一个电压驻波在一个地点的幅度有关，所述放大器沿共面带线被布置在该地点。
14.权利要求1的振荡器，其中所述共面带线被配置成具有沿该共面带线的长度变化的单位长度电阻R和单位长度电导G。
15.权利要求14的振荡器，其中所述共面带线被配置成具有沿该共面带线的长度的基本上均匀的特性阻抗。
16.权利要求14的振荡器，其中所述共面带线被配置成多个分段，其中所述多个分段当中的每个分段具有不同的单位长度电阻R和不同的单位长度电导G。
17.权利要求14的振荡器，其中所述共面带线被配置成使得单位长度电阻R和单位长度电导G沿该共面带线的长度基本上连续地变化。
18.权利要求14的振荡器，其中在所述两个导体之间的间隔与导体的宽度沿共面带线的长度变化。
19.权利要求14的振荡器，其中所述共面带线被配置成使得单位长度电导G在该共面带线的第一端处比起在该共面带线的第二端处更小，以及使得单位长度电阻R在该共面带线的第二端处比起在该共面带线的第一端处更小。
20.权利要求19的振荡器，其中所述至少一个放大器包括沿共面带线的长度布置的多个放大器。
21.权利要求20的振荡器，其中所述多个放大器的各个增益被配置成与该至少一个电压驻波的幅度有关。
22.权利要求21的振荡器，其中所述多个放大器当中的每个放大器的增益与该至少一个电压驻波在一个地点的幅度有关，所述放大器沿共面带线被布置在该地点。
23.权利要求22的振荡器，其中所述多个放大器沿共面带线的长度基本上是相等间隔的。
24.权利要求1的振荡器，其中所述两个导体包括基本上互相平行并且基本上沿第一方向取向的第一导体和第二导体，以及其中该振荡器还包括被布置成靠近共面带线的多个基本上直线的导电带，所述多个直线导电带基本上互相平行，并基本上沿与第一方向垂直的第二方向取向。
25.权利要求24的振荡器，其中所述共面带线被配置成具有沿共面带线的长度变化的单位长度电阻R和单位长度电导G。
26.权利要求1的振荡器，还包括至少一个频率调节部件，用来调节该至少一个电压驻波的频率f0。
27.权利要求26的振荡器，其中该至少一个频率调节部件包括被近似布置在共面带线的第一端和第二端之间的中点处的至少一个变容管。
28.权利要求27的振荡器，其中该至少一个变容管被布置在共面带线的中点和第二端之间。
29.一种驻波振荡器，用来生成至少一个电压驻波，包括一个闭环共面带线，其包括两个导体；和在第一位置处被布置在两个导体之间的至少一个放大器，其中所述两个导体在不同于第一位置的第二位置处被连接在一起，以提供对于该至少一个电压驻波的零电压节点。
30.权利要求29的振荡器，其中该至少一个放大器包括用于以沿共面带线变化的方式分布该至少一个放大器的增益的装置。
31.权利要求29的振荡器，还包括用于控制振荡器的振荡模式的装置。
32.权利要求29的振荡器，还包括用于控制振荡器的振荡频率的装置。
33.权利要求29的振荡器，其中该至少一个放大器至少包括位于第一位置的第一放大器，第一位置是在离第二位置在第一方向上围绕闭环共面带线的距离的四分之一处，以及第二放大器位于离该第二位置在第二方向上围绕闭环共面带线的距离的四分之一的第三位置处，这样，第一和第二放大器在闭环共面带线中是互相相对的。
34.权利要求33的振荡器，其中在第一位置处的所述两个导体当中的第一导体被连接到在第三位置处的所述两个导体当中的第二导体；以及在第一位置处的第二导体被连接到在第三位置处的第一导体。
35.权利要求34的振荡器，其中所述闭环共面带线被成形为使得第一位置物理地靠近第三位置。
36.一种共面带线，包括第一导体和第二导体，其中该共面带线被配置成具有沿该共面带线的长度变化的单位长度电阻R和单位长度电导G。
37.权利要求36的共面带线，其中该共面带线被配置成具有沿该共面带线的长度的基本上均匀的特性阻抗。
38.权利要求37的共面带线，其中该共面带线被配置成多个分段，其中所述多个分段当中的每个分段具有不同的单位长度电阻R和不同的单位长度电导G。
39.权利要求37的共面带线，其中该共面带线被配置成使得单位长度电阻R和单位长度电导G沿该共面带线的长度基本上连续地变化。
40.权利要求37的共面带线，其中在所述第一和第二导体之间的间隔与所述导体的宽度沿共面带线的长度变化。
41.一种用于在共面带线上生成至少一个电压驻波的方法，包括以下步骤A)以沿该共面带线的长度变化的方式来分布放大，以便克服共面带线损耗。
42.权利要求41的方法，其中步骤A)包括以下步骤沿共面带线来分布放大，以使得分布式放大是与该至少一个电压驻波的幅度有关的。
43.权利要求41的方法，其中步骤A)包括以下步骤B)沿共面带线布置多个放大器，所述多个放大器当中的至少两个放大器具有不同的增益。
44.权利要求43的方法，其中所述多个放大器当中的每个放大器的增益与该至少一个电压驻波在一个地点的幅度有关，所述放大器沿共面带线被布置在该地点。
45.权利要求44的方法，其中步骤B)包括以下步骤沿共面带线的长度基本上相等间隔地放置所述多个放大器。
46.一种用于在共面带线上生成至少一个电压驻波的方法，包括以下步骤A)控制该至少一个电压驻波的振荡模式。
47.权利要求46的方法，其中步骤A)包括以下步骤B)沿共面带线放置至少一个放大器，以便激励该至少一个电压驻波的至少一个想要的振荡模式。
48.权利要求47的方法，其中步骤B)包括以下步骤沿共面带线在不同位置处放置多个放大器，以便激励该至少一个电压驻波的至少一个想要的振荡模式。
49.权利要求46的方法，其中步骤A)包括以下步骤沿共面带线来分布放大，以使得分布式放大是与该至少一个电压驻波的想要的振荡模式的幅度有关的。
50.一种用于控制在共面带线上至少一个电压驻波的频率的方法，包括以下步骤A)沿共面带线在接近于该至少一个电压驻波的最大幅度与该至少一个电压驻波的零电压节点之间的中点的位置处放置至少一个频率控制装置。
51.权利要求50的方法，其中步骤A)包括以下步骤B)沿共面带线在所述中点与零电压节点之间的一个位置处放置该至少一个频率控制装置。
52.权利要求51的方法，其中步骤B)包括以下步骤把该至少一个频率控制装置放置成使其与所述中点的距离比与零电压节点的距离更近。
53.一种设备，包括一个共面带线(CPS)，它只包括基本上互相平行并且基本上沿第一方向取向的第一导体和第二导体；以及被布置成靠近该共面带线的多个基本上直线的导电带，所述多个直线导电带基本上互相平行，并基本上沿与第一方向垂直的第二方向取向。
54.权利要求53的设备，还包括被布置在至少所述共面带线与多个导电带之间的至少一个电介质材料。
55.权利要求54的设备，还包括一个硅基片，其上放置所述至少一个电介质材料、多个直线导电带和共面带线。
56.权利要求53的设备，其中该设备被配置成支持在共面带线上的、具有在从约1GHz到至少60GHz的范围中的一个频率的至少一个信号，以及其中该共面带线和多个直线导电带被安排成使得该设备对于在从约1GHz到至少60GHz的范围中的至少一个频率具有至少30的品质因数Q。
57.权利要求53的设备，其中该共面带线和多个直线导电带被安排成使得该设备的品质因数Q对于在从约1GHz到至少60GHz的范围中的至少一个频率至少是50。
58.权利要求53的设备，其中该共面带线和多个直线导电带被安排成使得该设备的品质因数Q对于在从约1GHz到至少60GHz的范围中的至少一个频率至少是70。
59.权利要求53的设备，其中第二方向与第一方向正交；该共面带线被布置在第一平面内；所述多个直线导电带当中的至少一些导电带被布置在基本上平行于第一平面的第二平面上；以及第一平面和第二平面的至少一个法线同时穿过该共面带线的一个导体和所述多个直线导电带当中的至少一个导电带。
60.权利要求59的设备，其中第一和第二导体当中的每个导体在沿共面带线的一个给定点处具有沿第二方向的宽度W；第一和第二导体在沿共面带线的该给定点处沿第二方向以第一距离S被间隔开；该共面带线在沿共面带线的该给定点处具有沿第二方向的第一尺寸D，其中D＝2W+S；所述多个直线导电带当中的每个导电带具有沿第二方向的长度ls；以及该长度ls和第一尺寸D近似相等。
61.权利要求60的设备，其中所述长度ls比起第一尺寸D大约大10％。
62.权利要求60的设备，其中所述多个直线导电带当中的每个导电带具有沿第一方向的宽度dA；以及该宽度dA显著地小于第一尺寸D。
63.权利要求62的设备，其中所述多个直线导电带的相邻的直线导电带沿第一方向被间隔开一个距离dB；以及该距离dB显著地小于第一尺寸D。
64.权利要求63的设备，其中所述直线导电带的宽度dA和间隔开相邻的直线导电带的距离dB近似相等。
65.权利要求63的设备，其中所述直线导电带的宽度dA小于间隔开相邻的直线导电带的距离dB，并约达到该距离dB的一半。
66.权利要求63的设备，其中所述直线导电带的宽度dA与间隔开相邻的直线导电带的距离dB二者之中的每一个比起第一尺寸D近似小一个量级。
67.权利要求66的设备，其中所述直线导电带的宽度dA和间隔开相邻的直线导电带的距离dB近似相等。
68.权利要求63的设备，其中所述直线导电带的宽度dA与间隔开相邻的直线导电带的距离dB二者之中的每一个比起第一尺寸D至少小一个量级。
69.权利要求68的设备，其中所述直线导电带的宽度dA和间隔开相邻的直线导电带的距离dB近似相等。
70.权利要求60的设备，其中该共面带线具有沿第一方向的长度LCPS；所述多个直线导电带当中的每个导电带具有沿第一方向的宽度dA；以及该宽度dA显著地小于共面带线的长度LCPS。
71.权利要求70的设备，其中所述多个直线导电带的相邻的直线导电带沿第一方向被间隔开一个距离dB；以及该距离dB显著地小于共面带线的长度LCPS。
72.权利要求71的设备，其中所述直线导电带的宽度dA和间隔开相邻的直线导电带的距离dB近似相等。
73.权利要求71的设备，其中所述直线导电带的宽度dA与间隔开相邻的直线导电带的距离dB二者之中的每一个比起共面带线的长度LCPS近似小一个量级。
74.权利要求73的设备，其中所述直线导电带的宽度dA和间隔开相邻的直线导电带的距离dB近似相等。
75.权利要求71的设备，其中所述直线导电带的宽度dA与间隔开相邻的直线导电带的距离dB二者之中的每一个比起共面带线的长度LCPS至少小一个量级。
76.权利要求75的设备，其中所述直线导电带的宽度dA与间隔开相邻的直线导电带的距离dB近似相等。
77.权利要求59的设备，其中所述多个直线导电带包括第一多个直线导电带，其被布置在第二平面中；以及第二多个直线导电带，其被布置在基本上平行于第一平面和第二平面的第三平面中。
78.权利要求77的设备，其中该第一平面位于第二平面与第三平面之间。
79.权利要求78的设备，其中所述第一多个直线导电带和第二多个直线导电带以交替方式排列，以使得第一、第二和第三平面的法线不同时穿过第一多个直线导电带当中的一个导电带和第二多个直线导电带当中的一个导电带。
80.权利要求77的设备，其中该第二平面位于第一平面与第三平面之间。
81.权利要求80的设备，其中所述第一多个直线导电带和第二多个直线导电带以交替方式排列，以使得第一、第二和第三平面的法线不同时穿过第一多个直线导电带当中的一个导电带和第二多个直线导电带当中的一个导电带。
82.权利要求77的设备，其中所述多个直线导电带包括至少第三多个直线导电带，其至少被布置在基本上平行于第一、第二和第三平面的第四平面中。
83.一种输送至少一个差分信号的方法，包括以下步骤A)通过基本上沿第一方向取向并且被放置成靠近多个直线导电带的共面带线输送至少一个差分信号，其中所述多个直线导电带基本上互相平行，并基本上沿与第一方向垂直的第二方向取向。
84.权利要求83的方法，其中该共面带线只包括用来输送该至少一个差分信号的第一导体和第二导体，以及其中该方法还包括以下步骤B)将所述多个直线导电带保持在相对于第一导体和第二导体的浮动电位。
85.权利要求84的方法，其中该共面带线与所述多个直线导电带被布置在一个硅基片上，其中该共面带线被配置成支持具有在从约1GHz到至少60GHz的范围中的一个频率的至少一个信号，其中该共面带线和所述多个直线导电带被安排成使得该设备对于在从约1GHz到至少60GHz的范围中的至少一个频率具有至少50的品质因数Q，以及其中步骤A)包括以下步骤通过该共面带线输送具有在从约1GHz到至少60GHz的范围中的一个频率的至少一个差分信号。
86.权利要求85的方法，其中该共面带线和所述多个直线导电带被安排成使得该设备对于在从约10GHz到50GHz的范围中的至少一个频率具有至少70的品质因数Q，以及其中步骤A)包括以下步骤通过该共面带线输送具有在从约10GHz到50GHz的范围中的一个频率的至少一个差分信号。
87.一种共面带线器件，包括一个硅基片；基本上互相平行、被布置在该硅基片上面的第一平面中、并且基本上沿第一方向取向的第一导体和第二导体；以及被布置在该硅基片的上面的第二平面上的多个直线导电带，所述多个直线导电带基本上互相平行，并基本上沿与第一方向垂直的第二方向取向；以及至少一个电介质材料，其被布置在至少第一平面与第二平面之间；其中该器件被配置成支持在第一和第二导体上的、具有在从约1GHz到至少60GHz的范围中的一个频率的至少一个信号，其中第一和第二导体与所述多个直线导电带被安排成使得该设备对于在从约1GHz到至少60GHz的范围中的至少一个频率具有至少30的品质因数Q。
88.权利要求87的方法，其中所述第一和第二导体与所述多个直线导电带被安排成使得该设备对于在从约1GHz到约60GHz的范围中的至少一个频率具有至少50的品质因数Q。
89.权利要求87的方法，其中所述第一和第二导体与所述多个直线导电带被安排成使得该设备对于在从约1GHz到约60GHz的范围中的至少一个频率具有至少70的品质因数Q。
全文摘要
用于实施包括使用共面带线(CPS)的驻波振荡器(SWO)的各种共面带线(CPS)结构的方法和设备。通过四分之一波长(λ/4)共面带线驻波振荡器(SWO)给出一个例子，而另一个实施方案利用闭环共面带线结构。在各方面，SWO被配置成通过合并大大增加振荡器的品质因数Q的各种特征而以低功率耗散使得高频下的正弦性能最佳化。具体地，一方面，通过使用沿共面带线的长度具有不同增益的多个放大器，依赖于幅度的定制的分布式放大方案被利用为模式控制技术。在另一方面，被配置成使得它的单位长度电阻R和单位长度电导G是沿共面带线的位置的离散的或连续的函数的共面带线被利用来减小SWO损耗。在另一方面，实现品质因数Q的增强，同时减小在SWO中传播的波的相位速度，由此易于制造相对较小的器件。在再一个方面，SWO被配置成具有同样被优化的频率可调节能力，以便减小功率耗散而同时易于很大地调节振荡器频率。
文档编号H01P7/08GK1856931SQ200480027593
公开日2006年11月1日 申请日期2004年7月19日 优先权日2003年7月23日
发明者D·韩, W·安德里斯, Y·刘 申请人:哈佛大学校长及研究员协会