专利名称：逆极性电压发生电路的制作方法
技术领域：
本发明涉及一种发生与施加电压的极性相逆的逆极性电压的逆极性电压发生电路。
背景技术：
逆极性电压发生电路，作为电源电路，例如能够应用于给有源矩阵(active martrix)型液晶显示面板提供栅信号(gate singal)的液晶驱动电路中，可从正电压(例如+15V)中生成负电压(例如-15V)的电压。
图5是现有技术下的逆极性电压发生电路的电路图。该逆极性电压发生电路，具有驱动电路11。其由N沟道型的第1及第2电荷传送用MOS晶体管TR21、TR22；由这第1及第2电荷传送用MOS晶体管TR21、TR22的导通关断(ONOFF)进行控制的第1及第2电平移动(level shift)电路LS21、LS22；一个电容元件10(一般连接于IC外部的电容器)；以及，由P沟道型的第l驱动用MOS晶体管TR23、和N沟道型的第2驱动用MOS晶体管TR24组成的CMOS反相器构成。
再者，在以下的说明中，将第1及第2电荷传送用MOS晶体管TR21、TR22简记为TR21、TR22；将第1及第2驱动用MOS晶体管TR23、TR24简记为TR23、TR24。
参照以下示例对此电路的动作进行说明。首先，用第2电平移动电路LS22令TR22关断后，令TR23的栅输入信号S23、TR24的栅输入信号S24为低电平(Vss)，令TR23导通，TR24关断。然后，用第1电平移动电路LS21令TR21导通。由此，将驱动电路11的输出节点N23设定为电压VH，令TR21和TR22的连接点节点N21接近于接地电压Vss。
接下来，令TR21关断后，令TR23的栅输入信号S23、TR24的栅输入信号S24为高电平(VH)，令TR23关断，TR24导通。之后，通过令TR22导通，通过由电容元件形成的电容耦合、节点N21的电压降低；电流从节点N22通过TR22向节点N21流动，节点N22的电压即连接于节点N22上的输出端子20的电压降低。
接下来，令TR22关断后，令TR23的栅输入信号S23、TR24的栅输入信号S24为低电平(Vss)，以令TR23导通、TR24关断。然后，通过由第1电平移动电路LS21令TR21关断返回初始状态。通过重复该动作，节点N22就变成了电压VH的逆极性电压-VH。从而，利用此逆极性电压发生电路，能够从正电压VH中生成负电压-VH。
在此，令第1及第2电平移动电路LS21、LS22的输入信号S21、S22，TR23的栅输入信号S23，TR24的栅输入信号S24，以设电压VH为高电平、接地电压Vss为低电平的电压逻辑生成。另外，第1及第2电平移动电路LS21、LS22为了令TR21、TR22正确导通，分别将电压VH和接地电压Vss的电平信号，变换为电压VH和节点N21的电压的电平信号、电压VH和节点N22的电压的电平信号。另外，该电路的动作到达正常状态时，节点N21的电压在接地电压Vss与-VH之间切换，节点N22的电压变为-VH。
上述逆极性电压发生电路，能够用使用了N型半导体基板的CMOS工艺做成。
作为与上述技术关联的文献，例如为下面的专利文献1。
专利文献1特开2001-258241号公报发明内容通常的LSI，为向PN结合处施加逆偏压，将供给到LSI的电压的最低电压施加到N沟道MOS晶体管的基板上。然而，从正电压中发生负电压的逆极性电压发生电路中，由于发生比供给到LSI上的电压更低的电压，因此接有该电压的N沟道MOS晶体管的基板，必须接有该发生的电压、或者比其更低的电压。
另外，假设以该逆极性电压发生电路的发生电压，将N沟道型MOS晶体管的基板电压进行统一，源极与接地电压Vss连接的N沟道型MOS晶体管(例如TR21，TR24)会形成反向栅偏置，导致其驱动能力降低。因此，这种N沟道型MOS晶体管，分别由P井相互分离开来。
近年，由于将逆极性电压发生电路作为电源电路内置于LSI内的必要性变得越来越高，因而不仅是要在使用N型半导体基板的LSI中、将逆极性电压发生电路内置于使用P型半导体基板的LSI中。
然而，假设在P型半导体基板上形成图5所示的逆极性电压发生电路的话，则会发生以下问题。N沟道型MOS晶体管TR21、TR22、TR24形成在P型半导体基板上。然后，这些晶体管的基板电压就是逆极性电压发生电路的输出电压(TR22的输出电压)。然而，电源投入时(电路启动时)该电压并没有发生。于是，当电源投入时这些晶体管的基板电压变得不稳定，一旦其基板电压比接地电压Vss多少有些上升的话，源极连接到接地电压Vss的晶体管(TR21、TR24)上，就会形成反向栅偏置状态，导致阀值电压的降低，并产生晶体管漏电电流。
本发明的逆极性电压发生电路，具有源极接地的第1电荷传送用MOS晶体管；源极与所述第1电荷传送用MOS晶体管的漏极相连接的第2电荷传送用MOS晶体管；源极上供给有电源电压VH的第1驱动用MOS晶体管；源极与所述第1驱动用MOS晶体管的漏极相连、漏极接地的第2驱动用MOS晶体管；一端端子与所述第1及第2电荷传送用MOS晶体管的连接点相连、另一端端子与所述第1及第2驱动用MOS晶体管的连接点相连的电容元件；以及，对所述第1及第2电荷传送用MOS晶体管、还有所述第1及第2驱动用MOS晶体管的导通关断进行控制的控制电路，并且从所述第2电荷传送用MOS晶体管的漏极中、输出将所述电源电压VH的极性反转后的反转电源电压-VH，其特征在于所述第1电荷传送用MOS晶体管、所述第1及第2驱动用MOS晶体管用P沟道型形成；所述第2电荷传送用MOS晶体管用N沟道型形成，且所述第2电荷传送用MOS晶体管形成在P型半导体基板上；所述第1电荷传送用MOS晶体管形成于所述P型半导体基板表面上形成的第1N井内，并且其源极与连接到该第1N井上；所述第1驱动用MOS晶体管形成于所述P型半导体基板表面上形成的第2N井内，并且其源极连接到该第2N井上；所述第2驱动用MOS晶体管形成于所述P型半导体基板表面上形成的第3N井内，并且其源极连接到该第3N井上。
通过本发明的逆极性电压发生电路，则能在P型半导体基板上形成，而且能防止构成其的MOS晶体管的漏电电流，能使其动作稳定。特别是，本发明的逆极性电压发生电路适用于给有源矩阵型液晶显示面板提供栅信号的液晶驱动电路的电源电路。
图1为本发明实施方式中的逆极性电压发生电路的电路图。
图2为本发明实施方式中的逆极性电压发生电路的电平移动电路的电路图。
图3为构成本发明实施方式中的逆极性电压发生电路的MOS晶体管的剖面图。
图4为本发明实施方式中的逆极性电压发生电路的动作时序图。
图5为背景技术中的逆极性电压发生电路的电路图。
图中TR11-第1电荷传送用MOS晶体管，TR12-第2电荷传送用MOS晶体管，TR13-第1驱动用MOS晶体管，TR14-第2驱动用MOS晶体管，10-电容元件，15-EE反相器，20-输出端子，30-定时控制电路，40-反相器，41-比较器，42-反相器具体实施方式
接下来，参照图1对本发明实施方式中的逆极性电压发生电路进行说明。
该逆极性电压发生电路，形成于P型半导体基板上，其具有由EE反相器(Enhancement-Enhancement)构成的驱动电路15。该EE反相器由P沟道型的第1电荷传送用MOS晶体管TR11、N沟道型的第2电荷传送用MOS晶体管TR12、P沟道型的第1驱动用MOS晶体管TR13、P沟道型的第2驱动用MOS晶体管TR14构成。
另外，该电路还具有电平移动电路LS20，将在第1电源电压Vdd和接地电压Vss之间切换的输入信号S10、电平移动成在第2电源电压VH(VH＞Vdd)和接地电压Vss之间切换的信号；定时控制电路30，基于该电平移动电路LS20的输出，生成定时控制信号S11、S12、S13、S14，并根据这些信号，对第1及第2电荷传送用MOS晶体管TR11、TR12还有第1及第2驱动用MOS晶体管TR13、TR14的导通关断进行控制；以及，电容元件10(例如，连接于IC外部的电容器)，连接在第1电荷传送用MOS晶体管TR11、和第2电荷传送用MOS晶体管TR12的连接点(节点N11)以及驱动电路15的输出节点(节点N13)之间。
然后，该电路从连接于第2电荷传送用MOS晶体管TR12的漏极(节点12)的输出端子20，输出将电压VH的极性反转后的电压-VH。再者，在以下的说明中，将第1及第2电荷传送用MOS晶体管TR11、TR12简记为TR11、TR12，将第1及第2驱动用MOS晶体管TR13、TR14简记为TR13、TR14。
图2是电平移动电路LS20的电路图。输入信号S10(时钟信号)，施加于比较器41的同相输入端子(+)；通过反相器40被反转后的输入信号S10，施加于该比较器41的反相输入端子(-)。向比较器41中，供给第2电源电压VH作为高电位一侧的电源电压，供给节点N12的电压V12作为低电位一侧的电源电压。比较器41的输出施加于反相器42上。向反相器42中也供给相同与比较器41相同的电源电压VH、V12。然后，从反相器42中输出电平移动后的电压。若用该电平移动电路LS20，则能将在Vdd和Vss之间切换的输入信号S10变换成在VH和节点N12的电压V12之间切换信号。
接下来，参照图3对第1及第2电荷传送用MOS晶体管TR11、TR12，第1及第2驱动用MOS晶体管TR13、TR14的设备结构进行说明。这TR11、TR12、TR13、TR14在P型半导体基板50上形成。
TR11，在形成于P型半导体基板50的表面上的第1N井51内形成，P+型源极层53和第1N井51，通过形成于第1N井51表面上的N+层52连接起来。该TR11通过第1N井51，与P型半导体基板50和其它的晶体管电性分离开来。另外，P+型源极层53上被施加了接地电压Vss。因此，第1N井51的电压，不受P型半导体基板50的电压变动或其它晶体管的影响，稳定为Vss，并能防止反相栅偏置效应。
TR12形成于P型半导体基板50的表面上，其N+型源极层55于TR11的P+型漏极层54相连接。TR12的N+型漏极层56，通过形成于P型半导体基板50的表面上的P+层57，与P型半导体基板50相连接。因此，P型半导体基板50上，虽然设定为TR12的N+型漏极层56中发生的、此逆极性电压发生电路的输出电压，但由于N+型漏极层56与P型半导体基板50相连接，因此能防止反向栅偏置效应。
TR13形成于P型半导体基板50的表面上形成的第2N井58内，P+型源极层60和第2N井58，通过形成于第2N井58表面上的N+层59相连接。该TR13通过第2N井58，与P型半导体基板50和其它的晶体管电性分离开来。另外，P+型源极层60上被施加了电源电压VH。从而，第2N井58的电压，不受P型半导体基板50的电压变动和其它晶体管的影响，稳定为VH，并能防止反向栅偏置效应。
TR14形成于P型半导体基板50的表面上形成的第3N井62内，P+型源极层64和第3N井62，通过形成于第3N井62表面上的N+层63相连接。该TR14通过第3N井62，与P型半导体基板50和其它的晶体管电性分离开来。因此，第3N井62的电压，不受P型半导体基板50的电压变动和其它晶体管的影响，并设定为P+型源极层64的电压，防止反向栅偏置效应。
接下来，参照图4对该电路的动作示例进行说明。图4是该电路在定常状态下的动作时序图。通过定时控制电路30，将信号S12降至低电平(节点N12的电压V12)，令TR12关断后，令TR13的栅输入信号S13为低电平(节点N12的电压V12)，TR14的栅输入信号S14为高电平(VH)，使TR13导通，TR14关断。
然后，将信号S11降至低电平(节点N12的电压V12)，令TR11导通。由此，驱动电路15的输出节点13被设定为电压VH，TR11和TR12的连接点节点11接近接地电压Vss。这里，最初将TR12关断，是为了通过TR12，防止引起从节点N11向节点N12电流倒流。
接下来，将信号S11升至高电平(VH)，将TR11关断后，令TR13的栅输入信号S13为高电平(VH)、TR14的栅输入信号S14为低电平(节点N12的电压)，以使TR13关断，TR14导通。由此，驱动电路15的输出节点N13从电压VH变化为Vss，通过由电容元件10发生的电容耦合，降低节点N11的电压。之后，通过将信号S12升至高电平(VH)，并令TR12关断，电流从节点N12通过TR12流向节点N11，节点N12上的电压V12、即连接在节点N12上的输出端子20的电压降低。这里，令TR11关断后，之所以切换驱动电路15的输出，是为了通过TR11，防止引起从接地电压Vss向节点N11的电流倒流。
接下来，将信号S12降至低电平(节点N12的电压)，令TR12关断后，令TR13的栅输入信号S13为低电平(节点N12的电压V12)，TR14的栅输入信号S14为高电平(VH)，使TR13导通，TR14关断。然后，通过将信号S11降至低电平(节点N12的电压)，并令TR11导通返回到初始状态。通过重复此动作，节点N12变成了第2电源电压VH的逆极性电压-VH。
如此，通过本实施方式的极性电压发生电路，使用P型半导体基板，能从正电压VH中生成负电压-VH。而且，由于P沟道型的TR11、TR13、TR14，分别形成于第1、第2、第3N井51、58、62内，相互间电性分离开来、且与P型半导体基板50电性分离开来，从而不发生反向栅偏置效应，防止受其影响而发生的漏电电流。
再者，在本实施方式中，虽然是对从正电压(例如+15V)中生成负电压(例如-15V)的极性电压发生电路进行说明，但是基于同一技术思想，也能从负电压(例如-15V)中生成正电压(例如+15V)。这时，只要代替P型半导体基板50使用N型半导体基板，并反转井(Well)和MOS晶体管的导电型就行。
具体来说，第1电荷传送用MOS晶体管TR11、第1及第2电荷驱动用MOS晶体管TR13、TR14由N沟道型构成，这些晶体管形成于被分离开的P井内。另外，对于第2电荷传送用MOS晶体管TR12来说，由P沟道型构成，并形成于N型半导体基板表面上。然后，电平移动电路LS20，设计变更为将输入信号S10电平移动到在负电压(-15V)和节点N12的电压V12之间切换的信号。
由此，可基于定时控制电路30的输出信号S11、S12、S13、S14，对这些晶体管的导通关断进行控制。再有，第1驱动用MOS晶体管TR13的漏极可与接地电压Vss相连接，第2驱动用MOS晶体管TR14的源极可与负电压(-15V)相连接。这样，便能从第2电荷传送用MOS晶体管TR12的漏极中生成正电压(+15V)了。
权利要求
1.一种逆极性电压发生电路，具有源极接地的第1电荷传送用MOS晶体管；源极与所述第1电荷传送用MOS晶体管的漏极相连接的第2电荷传送用MOS晶体管；源极上供给有电源电压VH的第1驱动用MOS晶体管；源极与所述第1驱动用MOS晶体管的漏极相连、漏极接地的第2驱动用MOS晶体管；一端端子与所述第1及第2电荷传送用MOS晶体管的连接点相连、另一端端子与所述第1及第2驱动用MOS晶体管的连接点相连的电容元件；以及，对所述第1及第2电荷传送用MOS晶体管、还有所述第1及第2驱动用MOS晶体管的导通关断进行控制的控制电路，并从所述第2电荷传送用MOS晶体管的漏极中、输出将所述电源电压VH的极性反转后的反转电源电压-VH，其特征在于所述第1电荷传送用MOS晶体管、所述第1及第2驱动用MOS晶体管用P沟道型形成；所述第2电荷传送用MOS晶体管用N沟道型形成，且所述第2电荷传送用MOS晶体管形成在P型半导体基板上；所述第1电荷传送用MOS晶体管形成于所述P型半导体基板表面上形成的第1N井内，并且其源极与连接到该第1N井上；所述第1驱动用MOS晶体管形成于所述P型半导体基板表面上形成的第2N井内，并且其源极连接到该第2N井上；所述第2驱动用MOS晶体管形成于所述P型半导体基板表面上形成的第3N井内，并且其源极连接到该第3N井上。
2.根据权利要求1所述的逆极性电压发生电路，其特征在于所述第1、第2及第3N井被相互分离。
3.根据权利要求1所述的逆极性电压发生电路，其特征在于所述第2电荷传送用MOS晶体管的漏极连接于所述P型半导体基板上。
4.根据权利要求1所述的逆极性电压发生电路，其特征在于通过所述控制电路，在令所述第2电荷传送用MOS晶体管关断的状态下，通过令所述第1电荷传送用MOS晶体管导通、令所述第1驱动用MOS晶体管导通、并令所述第2驱动用MOS晶体管关断，将所述第1及第2电荷传送用MOS晶体管的连接点的电压设定为接地电压；然后，通过所述控制电路，在令所述第1电荷传送用MOS晶体管关断的状态下，通过令所述第2电荷传送用MOS晶体管导通、令所述第1驱动用MOS晶体管关断、并且令所述第2驱动用MOS晶体管导通，从而通过所述电容的电容耦合，将所述第1及第2电荷传送用MOS晶体管的连接点的电压从接地电压起降低。
5.根据权利要求4所述的逆极性电压发生电路，其特征在于，所述控制电路，具有电平移动电路，通过令输入其中的时钟信号在所述电源电压VH和从所述第2电荷传送用MOS晶体管的漏极输出的所述反转电源电压之间切换实施电平移动；和，定时控制电路，控制此电平移动电路的输出时刻，并向所述第1及第2电荷传送用MOS晶体管、还有所述第1及第2驱动用MOS晶体管的各栅极上施加所述定时控制电路的输出。
全文摘要
在P型半导体基板(50)的表面上，形成第1及第2电荷传送用MOS晶体管(TR11)、(TR12)，第1及第2驱动用MOS晶体管(TR13)、(TR14)。(TR11)、(TR13)、(TR14)为P沟道型，分别形成于P型半导体基板表面上形成的第1、第2及第3N井(51)、(58)、(62)内。(TR12)为N沟道型，形成于P型半导体基板(50)的表面上。给(TR13)的源极上施加电源电压VH，并从(TR12)的漏极中产生反转后的电压－VH。从而提供一种逆极性电压发生电路，该电路能在P型半导体基板上形成，而且防止构成该电路的MOS晶体管的漏电电流，使其动作稳定化。
文档编号H01L27/04GK1658484SQ20051000708
公开日2005年8月24日 申请日期2005年2月7日 优先权日2004年2月19日
发明者山濑真也 申请人:三洋电机株式会社