专利名称：在cmos高压工艺中保护低压区场氧化硅层的方法
技术领域：
本发明属于集成电路工艺技术领域，具体涉及一种在CMOS高压工艺中保护低压区场氧化硅层的方法。
背景技术：
随着CMOS电路集成度的不断提高，在同一块芯片上往往集成了多种工作于不同电压的电路和器件，较常见的有把低压(1.0V到3.3V)、中压(2.5V到5V)和高压(12V到40V)等电路集成于同一芯片的LCDDriver/Controller和各种含嵌入式存储器的芯片等，为此，需要在标准的CMOS工艺流程中嵌入中、高压工艺模块。其基本工艺流程是在标准CMOS器件(核心逻辑电路)制造工艺流程之中，在相应的步骤嵌入高(中)压器件的离子注入工艺和厚栅氧化硅层工艺。标准CMOS器件(核心逻辑电路)所需的栅氧化硅层的厚度一般为15到70(称为薄栅氧化硅层)，高(中)压器件所需的栅氧化硅层的厚度可为70到1000(称为厚栅氧化硅层，根据所需要的电压值决定)。如果把这二种或三种厚度的栅氧化硅层制造在同一芯片上，由此产生的主要工艺问题是在嵌入厚栅氧化硅层工艺的时候，会严重影响低压电路(核心逻辑电路)区域内的场氧化硅层的厚度，从而使得其失去绝缘隔离的功效。为此，如果厚栅氧化硅层的厚度大于300，就需要在制备厚栅氧化硅层的工艺步骤之前，增加一道保护低压电路(核心逻辑电路)区域内场氧化硅层的工艺，从而增加一张掩膜板(MASK)和相应的工艺步骤。
发明内容
本发明的目的在于通过改换用于高压阱注入的牺牲氧化硅层为含氮化硅的夹心层，使其同时起到保护低压区内场氧化硅层的作用，从而避免了增加掩膜，从而降低成本和简化工艺。
本发明的在CMOS高压工艺中保护低压区场氧化硅层的方法的特征是，在衬底硅上形成场氧化硅层后，用底层氧化硅层、氮化硅层和顶层氧化硅层作为屏蔽层进行高压阱离子注入。此夹心层中的氮化硅层在其图形化后，能够用来保护低压电路(核心逻辑电路)区域内的有源区和场氧化硅，使它们免受此后高压制作工艺的影响。
上述在CMOS高压工艺中保护低压区场氧化硅层的方法的主要工艺流程是(1)在衬底硅上形成场氧化硅层；(2)使用热氧化法在该衬底硅及场氧化硅层上生长底层氧化硅层，使用化学气相沉积法在该底层氧化硅层上生长氮化硅层，使用化学气相沉积法在该氮化硅层上生长顶层氧化硅层；(3)使用光刻工艺曝露出高压区，并对该高压区进行高压阱离子注入；(4)刻蚀去除该高压区的顶层氧化硅层，去胶，清洗，用低压区的顶层氧化硅作为硬掩膜，使用湿法腐蚀去除该高压区的氮化硅层，再使用湿法腐蚀去除该高压区的底层氧化硅层和低压区的顶层氧化硅层；(5)在该高压区上用热氧化法生长一层厚栅氧化硅层；(6)使用光刻工艺曝露出该低压区，并对该低压区进行低压阱离子注入，去胶，清洗；(7)使用湿法腐蚀去除该低压区的氮化硅层，然后再使用湿法腐蚀法完全去除该低压区的底层氧化硅层，期间，该厚栅氧化硅层中的部分氧化硅也将被腐蚀；(8)用热氧化法在该低压区生长一层薄栅氧化硅层，该热氧化法生长同时作用于该高压区厚栅氧化硅层。
在衬底硅上形成场氧化硅层的方法，可以是LOCOS(局部氧化)工艺，也可以是STI(浅沟槽隔离)工艺。
该场氧化硅层厚度为300nm到500nm；该底层氧化硅层的厚度为5nm到15nm；该氮化硅层厚度为10nm到20nm；该顶层氧化硅层的厚度为10nm到20nm；该厚栅氧化硅层的厚度为30nm到100nm；该薄栅氧化硅层的厚度为1.5nm到7nm。
该底层氧化硅的作用是消除氮化硅层与衬底硅之间的产生的应力。该氮化硅层的作用是保护低压区的有源区硅不在此后的氧化过程中被氧化，同时保护低压区的场氧化硅层不被此后的清洗工艺腐蚀。该顶层氧化硅的作用是作为氮化硅腐蚀时的硬掩膜(Hard Mask)，同时起到光刻反射层和减少光刻胶的footing效应(由于光刻时曝光和显影的配合不当造成的上小下大的情况)的作用。
本发明用比常规CMOS高压工艺更简单直接的方法解决了保护低压区内场氧化硅层问题，使得工艺更加简单和低成本。
图1是形成场氧化硅示意图；图2是生长底层氧化硅层、氮化硅层和顶层氧化硅层作为屏蔽层示意图；图3是用光刻工艺曝露出高压区并进行高压阱离子注入示意图；图4是刻蚀去除高压区的顶层氧化硅层(HTO)，去胶和清洗示意图；图5是湿法清洗去除高压区的氮化硅层示意图；图6是湿法腐蚀去除高压区的底层氧化硅层和低压区的顶层氧化硅层示意图；图7是厚栅氧化硅生长示意图；图8是用光刻工艺曝露出低压区并进行低压阱离子注入示意图；图9是去胶和清洗示意图；图10是湿法腐蚀去除低压区的氮化硅和底层氧化硅层后的示意图；图11是薄栅氧化硅生长示意图。
附图标号说明1低压区 2高压区 3场氧化硅层 4底层氧化硅层 5氮化硅层 6顶层氧化硅层 7光刻胶 8高压阱离子注入 9厚栅氧化硅层 10低压阱离子注入 11薄栅氧化硅层具体实施方式
现结合附图，对本发明的具体实施方式
作进一步的详细说明首先，如图1所示(图1是形成场氧化硅示意图)，在硅衬底上形成所需要的场氧化硅层，形成该场氧化硅层的工艺可以是LOCOS(局部氧化)工艺，也可以是STI(浅沟槽隔离)工艺。
其次，如图2所示(图2是生长底层氧化硅层、氮化硅层和顶层氧化硅层作为屏蔽层示意图)，使用热氧化法在该衬底硅及场氧化硅层上生长底层氧化硅层，使用化学气相沉积(CVD)法在该氧化硅层上生长氮化硅层，使用化学气相沉积法在该氮化硅层上生长顶层氧化硅层(HTO)。实际操作中，底层氧化硅层的厚度取10nm，氮化硅层的厚度取15nm，顶层氧化硅层的厚度取15nm。
其次，如图3所示(图3是用光刻工艺曝露出高压区并进行高压阱离子注入示意图)用光刻工艺曝露出高压区，并进行高压阱离子注入。
其次，如图4所示(图4是刻蚀去除高压区的顶层氧化硅层(HTO)，去胶和清洗示意图)，刻蚀去除高压区的顶层氧化硅层(HTO)，并且去胶和清洗。
其次，如图5所示(图5是湿法清洗去除高压区的氮化硅层示意图)，湿法清洗去除高压区的氮化硅层。
其次，如图6所示(图6是湿法腐蚀去除高压区的底层氧化硅层和低压区的顶层氧化硅层示意图)，湿法腐蚀去除高压区的底层氧化硅层和低压区的顶层氧化硅层。
其次，如图7所示(图7是厚栅氧化硅生长示意图)，在高压区生长一层厚栅氧化硅层。实际操作中，厚栅氧化硅层的厚度为60nm。
其次，如图8所示(图8是用光刻工艺曝露出低压区并进行低压阱离子注入示意图)，用光刻工艺曝露出低压区并进行低压阱离子注入。
其次，如图9所示(图9是去胶和清洗示意图)，进行去胶和清洗。
再次，如图10所示(图10是湿法腐蚀去除低压区的氮化硅层和底层氧化硅层后的示意图)，使用湿法腐蚀去除该低压区的氮化硅层，然后再使用湿法腐蚀法完全去除该低压区的底层氧化硅层，期间，该厚栅氧化硅层中的部分氧化硅也被腐蚀。
最后，如图11所示(图11是薄栅氧化硅生长示意图)，使用热氧化法在低压区生长一层薄栅氧化硅，该热氧化法生长同时作用于该高压区，恢复高压区的厚栅氧化硅层被湿法腐蚀的厚度。实际操作中，薄栅氧化硅层的厚度为4nm(对应0.25微米CMOS工艺)。
上述工艺中，在各所选择的不同参数条件下，均获得良好的结果。
权利要求
1.一种在CMOS高压工艺中保护低压区场氧化硅层的方法，其特征在于在衬底硅上形成场氧化硅层后，用底层氧化硅层、氮化硅层和顶层氧化硅层作为屏蔽层进行高压阱离子注入。
2.根据权利要求1所述的在CMOS高压工艺中保护低压区场氧化硅层的方法，其特征在于包括以下步骤(1)在衬底硅上形成场氧化硅层；(2)使用热氧化法在所述衬底硅及场氧化硅层上生长所述底层氧化硅层，使用化学气相沉积法在所述底层氧化硅层上生长所述氮化硅层，使用化学气相沉积法在所述氮化硅层上生长所述顶层氧化硅层；(3)使用光刻工艺曝露出高压区，并对所述高压区进行高压阱离子注入；(4)刻蚀去除所述高压区的顶层氧化硅层，去胶，清洗，用低压区的顶层氧化硅作为硬掩膜，使用湿法腐蚀去除所述高压区的氮化硅层，再使用湿法腐蚀去除所述高压区的底层氧化硅层和所述低压区的顶层氧化硅层；(5)在所述高压区上用热氧化法生长一层厚栅氧化硅层；(6)使用光刻工艺曝露出所述低压区，并对所述低压区进行低压阱离子注入，去胶，清洗；(7)使用湿法腐蚀去除所述低压区的氮化硅层，然后再使用湿法腐蚀法完全去除所述低压区的底层氧化硅层，期间，所述厚栅氧化硅层中的部分氧化硅也将被腐蚀；(8)用热氧化法在所述低压区生长一层薄栅氧化硅层，所述热氧化法生长同时作用于所述高压区厚栅氧化硅层。
3.根据权利要求1所述的在CMOS高压工艺中保护低压区场氧化硅层的方法，其特征在于所述在衬底硅上形成场氧化硅层的方法，可以是LOCOS(局部氧化)工艺。
4.根据权利要求1所述的在CMOS高压工艺中保护低压区场氧化硅层的方法，其特征在于所述在衬底硅上形成场氧化硅层的方法，可以是STI(浅沟槽隔离)工艺。
5.根据权利要求1所述的在CMOS高压工艺中保护低压区场氧化硅层的方法，其特征在于所述场氧化硅层厚度为300nm到500nm。
6.根据权利要求1所述的在CMOS高压工艺中保护低压区场氧化硅层的方法，其特征在于所述底层氧化硅层的厚度为5nm到15nm；所述氮化硅层厚度为10nm到20nm；所述顶层氧化硅层的厚度为10nm到20nm。
7.根据权利要求2所述的在CMOS高压工艺中保护低压区场氧化硅层的方法，其特征在于所述厚栅氧化硅层的厚度为30nm到100nm。
8.根据权利要求2所述的在CMOS高压工艺中保护低压区场氧化硅层的方法，其特征在于所述薄栅氧化硅层的厚度为1.5nm到7nm。
全文摘要
本发明是通过用由底层氧化硅层、氮化硅层和顶层氧化硅层形成的含氮化硅的夹心层替换常规的热氧化硅层作为高压阱离子注入的牺牲氧化硅层(Pad－oxide)，并利用夹心层中的氮化硅层进行图形化，使其能够同时用来保护低压电路(核心逻辑电路)区域内的有源区和场氧化硅，使它们免受此后高压制作工艺的影响，从而避免了增加掩膜，达到降低成本和简化工艺的目标。
文档编号H01L21/3105GK1855430SQ200510025218
公开日2006年11月1日 申请日期2005年4月20日 优先权日2005年4月20日
发明者陈寿面 申请人:上海集成电路研发中心有限公司, 上海华虹(集团)有限公司