专利名称:多层膜作为硬掩模和抗反射层的应变源漏cmos的制作方法
技术领域:
本发明涉及具有应变源漏的互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)的制作方法,特别是涉及多层膜作为抗反射层和多晶硅栅极硬掩模,在形成应变源漏以后被去除的应变源漏CMOS的制作方法。
背景技术:
集成电路制造过程中包括栅极图案的形成,其通常采用多晶硅作为栅极导电结构。在其制程中,多晶硅层淀积在衬底上,其是单晶硅经过离子注入、栅极氧化物等不同工艺过程形成。淀积的多晶硅然后经过光刻和刻蚀形成栅极图案。为形成栅极图案,作为硬掩模,等离子化学气相淀积生长硅氧化物、氮氧化硅、或氮化物及氮氧化硅等用于将光刻胶图案转移到多晶硅图案。该氮氧化硅同时亦可作为光刻的抗反射层。因为氮氧化硅(SiON)膜表面上的氢摇摆键与其顶上的光刻胶发生反应,该反应导致光刻胶图案显影不完全。通常,在氮氧化硅(SiON)膜顶上用等离子增强化学气相淀积一层100~300A的氧化物膜,以隔绝氮氧化硅与光刻胶的接触。对于选择性外延生长应变硅的应用,在有源区域需要通过反应离子束刻蚀进行硅凹陷刻蚀到表面以下,多晶硅硬掩模还需要作为硅凹陷刻蚀和外延生长的硬掩模。在外延生长后硬掩模需要去除,而这时多晶硅间隔层已经形成。湿法去除氮氧化硅硬掩模需要用热磷酸,而热磷酸在去除氮氧化硅硬掩模的同时还会侵蚀氮化物间隔层。进行制程控制以去除氮氧化硅硬掩模而又保持间隔层不被侵蚀很困难。
发明内容
本发明的目的是提供应变源漏CMOS的制作方法,特别是提供多层膜结构,作为应变源漏CMOS制作过程中光刻胶光刻的抗反射层、以及作为为多晶硅硬掩模和硅凹陷刻蚀的硬掩模,在该硅凹陷刻蚀处生长硅锗或硅碳层用于应变硅的形成。
本发明的一个方面,多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,包括如下步骤a.在硅衬底上形成P、N井,浅沟隔离,然后在硅衬底上依次形成栅极氧化物层、多晶硅层、多层膜、光刻胶层,该多层膜包括硅氧化物和硅氮氧化物,该多层膜作为光刻时的抗反射层和硅凹陷刻蚀时的硬掩模。
b.光刻、刻蚀形成多晶硅栅极导电结构;c.形成多晶硅栅极间隔层;d.以多层膜和间隔层为掩模保护PMOS的多晶硅栅极,以光刻胶保护NMOS区域,对PMOS源漏进行凹陷刻蚀;e.去除光刻胶;f.以多层膜和间隔层为掩模保护PMOS的多晶硅,以多层膜和间隔层为掩模保护NMOS区域,对PMOS源漏凹陷刻蚀区域外延生长硅锗;g.去除作为硬掩模的多层膜;h.进行其他后续制程。
本发明的另一个方面,多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,包括如下步骤a.在已经形成P、N井,浅沟隔离的硅衬底上依次形成栅极氧化物层、多晶硅层、多层膜、光刻胶层,该多层膜包括硅氧化物和硅氮氧化物,该多层膜作为光刻时的抗反射层和硅凹陷刻蚀时的硬掩模。
b.光刻、刻蚀形成多晶硅栅极导电结构;c.形成多晶硅栅极间隔层;d.以多层膜和间隔层为掩模保护NMOS的多晶硅栅极,以光刻胶保护PMOS区域,对NMOS源漏进行凹陷刻蚀;e.去除光刻胶;f.以多层膜和间隔层为掩模保护NMOS的多晶硅栅极,以多层膜和间隔层为掩模保护PMOS区域,对NMOS源漏凹陷刻蚀区域外延生长硅碳;g.去除作为硬掩模的多层膜;
h.进行其他后续制程;根据本发明,多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,还可以首先在PMOS源漏形成硅锗外延生长,然后在NMOS源漏形成硅碳外延生长。
根据本发明,多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,还可以首先在NMOS源漏形成硅碳外延生长,然后在PMOS源漏形成硅锗外延生长。
本发明的多晶硅顶层形成的多层膜包括三层膜,第一层硅氧化物层、第二层硅氮氧化物层和第三层硅氧化物层。这些膜可以由化学气相淀积(Chemical Vapor Deposition,CVD)或其他淀积技术,如等离子增强化学气相淀积(Plasma Enhanced Chemical Vapor Deposition,PECVD)及旋涂(Spin-on)等方法而形成。采用PECVD淀积的第一层硅氧化物层的厚度比如可以为50~400A。氮氧化硅层在制程中可以控制,如采用PECVD,以使该氮氧化硅膜的折射率n、介电常数k和膜的厚度,使用于光刻图案的光的反射量最小。氮氧化硅的厚度为100~400A。第三层硅氧化物膜也可以采用PECVD形成,该氧化物层的厚度为50~250A。其中第三层硅氧化物膜可以防止氮氧化硅和光刻胶之间的反应,因为这种反应会导致在光刻胶显影过程中形成不可去除的残留物。
本发明的优点是,由于采用三层膜用于多晶硅图案的形成,通过工艺控制,使形成的多层膜具有适宜的折射率和介电常数,从而具有满足光刻要求的较低的反射率。
本发明的另一个优点是,因为以氢氟酸基的湿法刻蚀,对硅氧化物较含有氮化硅的间隔层具有高选择性,因此保留的作为硅凹陷刻蚀和外延生长硅锗或硅碳时作为硬掩模的三层膜中的第一层膜,硅氧化物层容易被去除,而不会对间隔层产生明显侵蚀。
图1是本发明的一个实施例的多层膜与多晶硅、光刻胶层的结构示意图。
图2是本发明的多层膜的折射率、介电常数及反射率的模拟结果示意图,其中横坐标是氮氧化物的介电常数k,纵坐标是氮氧化物的折射率n,不同颜色区域代表不同的反射率。
图3是在已形成P、N井及浅沟隔离后的硅衬底上形成栅极氧化物、多晶硅、多层膜、及光刻胶后的截面示意图。
图4是光刻、刻蚀形成光刻胶图案后的截面示意图。
图5是图案转移到多层膜硬掩模后的截面示意图。
图6是多晶硅和氧化物层刻蚀,将图案转移到多晶硅和氧化物层后的截面示意图。
图7是多晶硅和氧化物刻蚀过程中多层膜被蚀掉一部分后的截面示意图。
图8是形成栅极间隔层后多层膜进一步被蚀掉一部分后的截面示意图。
图9是本发明的一个实施例,形成保护NMOS区域的光刻胶图案后的截面示意图。
图10是本发明的一个实施例,以多晶硅的多层膜硬掩模和间隔层为保护多晶硅栅极,对PMOS的源漏进行硅凹陷刻蚀后的截面示意图。
图11是本发明的一个实施例,在PMOS源漏硅凹陷刻蚀区域外延生长硅锗后的截面示意图。
图12是本发明的一个实施例,去除多层膜硬掩模后的截面示意图。
附图标记说明02多晶硅栅极氧化物层淀积层03多晶硅淀积层04多层膜的第一层膜淀积层05多层膜的第二层膜淀积层06多层膜的第三层膜淀积层07光刻胶涂层10硅衬底11N井 12PMOS栅极氧化物13PMOS多晶硅栅极14PMOS多晶硅栅极上第一层多层膜硬掩模
15PMOS多晶硅栅极上第二层多层膜硬掩模16PMOS多晶硅栅极上第三层多层膜硬掩模17PMOS多晶硅栅极上的光刻胶保护层18PMOS多晶硅栅极间隔层19PMOS源漏上的凹陷刻蚀191PMOS源漏上的外延生长硅锗层20浅沟隔离21P井22NOMS栅极氧化物23NMOS多晶硅栅极24NMOS多晶硅栅极上第一层多层膜硬掩模25NMOS多晶硅栅极上第二层多层膜硬掩模26NMOS多晶硅栅极上第三层多层膜硬掩模27NMOS多晶硅栅极上的光刻胶保护层28NMOS多晶硅栅极间隔层30保护NMOS区域的光刻胶具体实施方式
以下结合附图和实施例较详细地说明多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法。
实施例1根据本发明的一个实施例,多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,包括如下步骤a)在P型硅衬底10上形成N井11、P井21,浅沟隔离20;然后在硅衬底10上首先采用等离子增强化学气相淀积方法形成多晶硅氧化物层02、多晶硅层03,形成多层膜的第一层为硅氧化物层04、第二层为硅的氮氧化物层05、第三层为硅氧化物层06,然后形成光刻胶层07,如图3所示。其中第一层硅氧化物的厚度为150A,第二层氮氧化硅的厚度为200A,第三层硅氧化物的厚度为250A,图1显示该多层膜可以对采用193nm光源的扫描仪具有低的反射率的模拟结果,这样形成的多层膜具有折射率n=1.7+/-0.1和介电常数k=0.7+/-0.2。
图2是三层膜的折射率、介电常数与光刻胶中反射率的关系模拟图,从图2中可以看到,图1的三层膜下,光刻胶中的反射率为0.8%,很符合光刻的要求。这样就避免了由于光刻时,曝光用光在光刻胶层中反射使光刻胶图案中形成柱波,失去关键尺寸的控制。其中第二层氮氧化硅顶上的第三层硅氧化物膜能够隔绝氮氧化硅和光刻胶,防止氮氧化硅和光刻胶之间产生反应,避免了氮氧化硅和光刻胶反应使光刻胶显影不完全而形成不可去除的残留物。
b)进行光刻、刻蚀形成要求的光刻胶图案17、27,如图4所示,刻蚀采用常规工艺,如反应离子束刻蚀(reactive ion etch,RIE)。
进一步采用反应离子束刻蚀多层膜,将光刻胶图案转移到多层膜上,去除光刻胶17、27,在PMOS上形成三层膜14、15、16的图案,在NMOS上形成三层膜图案24、25、26,如图5所示。反应离子束刻蚀采用如四氟化碳(CF4)或三氟化碳(CF3)。
再对多晶硅层03和氧化物层02进行反应离子束刻蚀,将图案转移到多晶硅上,形成多晶硅栅极导电结构,多晶硅栅极13、23,栅极氧化层12、22,如图6所示。刻蚀化学物质如采用溴化氢(HBr)或氯气(Cl2)为主要刻蚀剂。
由于在以上的几次反应离子束刻蚀中多层膜受损,三层膜被部分刻蚀,其中第三层硅氧化物层16被损失掉,因此,经过前面的制程,多层膜留下两层14、24和15、25,如图7所示。
c)然后形成多晶硅栅极的氮化物间隔层18、28,如图8所示。是通过低压化学气相淀积(Low Press Chemical Vapor Deposition,LPCVD)氮化硅,经过离子束回蚀和湿法刻蚀形成。
d)在间隔层的回蚀过程中,两层膜还会损失一部分,因此只留下第一层硅氧化物膜14和24。
首先在NMOS区域形成保护NMOS区域的光刻胶图案30,然后以多层膜的第一层硅氧化物层14和间隔层18为掩模保护PMOS区域多晶硅栅极,用反应离子束刻蚀方法对PMOS源漏进行凹陷刻蚀,形成凹陷刻蚀区域19,如图9所示。
e)去除光刻胶,如图10所示。
f)以保留的第一层膜14以及间隔层18为自对准硬掩模保护PMOS的多晶硅栅极13,以保留的第一层膜24以及间隔层28为自对准硬掩模保护NMOS的多晶硅栅极23,在PMOS的硅凹陷刻蚀区域19外延生长硅锗,形成外延生长硅锗区域191,如图11所示。
g)采用湿法刻蚀去除作为硬掩模的氧化物层14和24,这样PMOS外延生长应变源漏就形成了。该材料是SiGex(x范围在0.1到0.3)。去除作为硬掩模的多层膜14和24,如图12所示。由于采用氢氟酸基湿法工艺,该工艺对于留下的多层膜的第一层14和24为硅氧化物,较氮化硅间隔层18和28具有较高的选择性,因此容易去除掉作为硬掩模的14和24,而不会对间隔层18和28产生明显侵蚀。
h)进行其他后续制程,包括离子注入掺杂,形成金属硅化物,金属互连等。
实施例2多层膜作为硬掩模和抗反射层的具有应变源漏NMOS的CMOS的制作方法。
其中制作步骤中的a~c与实施例1相同。其他步骤如下d)在间隔层的回蚀过程中,两层膜还会损失一部分,因此只留下第一层硅氧化物14和24。
首先在PMOS区域形成保护PMOS区域的光刻胶图案,然后以多层膜的第一层硅氧化物层24和间隔层28为掩模保护NMOS区域多晶硅栅极,用反应离子束刻蚀方法对NMOS源漏进行凹陷刻蚀,形成凹陷刻蚀区域。
e)去除光刻胶。
f)以多层膜和间隔层作为硬掩模保护NMOS和PMOS的多晶硅栅极,对NMOS的源漏硅凹陷区域外延生长硅碳。
g和h步骤同实施例1。
实施例3多层膜作为硬掩模和抗反射层的具有应变源漏PMOS和应变源漏NMOS的CMOS的制作方法。
其中制作步骤中的a~c与实施例1相同。其他步骤如下d~f)在间隔层的回蚀过程中,两层膜还会损失一部分,因此只留下第一层硅氧化物14和24。
首先在NMOS区域形成保护NMOS区域的光刻胶图案,然后以多层膜的第一层硅氧化物层和间隔层为掩模保护PMOS区域多晶硅栅极,用反应离子束刻蚀方法对PMOS源漏进行凹陷刻蚀,形成凹陷刻蚀区域。去除光刻胶层。多层膜和间隔层作为硬掩模保护PMOS和NMOS的多晶硅栅极,在PMOS源漏硅凹陷区域外延生长硅锗。
在PMOS区域形成保护PMOS区域的光刻胶图案,然后以多层膜的第一层硅氧化物层和间隔层为掩模保护NMOS区域多晶硅栅极,用反应离子束刻蚀方法对NMOS源漏进行凹陷刻蚀,形成NMOS的凹陷刻蚀区域,去除光刻胶,多层膜和间隔层作为硬掩模保护NMOS和PMOS的多晶硅栅极,在NMOS源漏硅凹陷区域外延生长硅碳。
g和h步骤同实施例1。
实施例4多层膜作为硬掩模和抗反射层的具有应变源漏PMOS和应变源漏NMOS的CMOS的制作方法。
其中制作步骤中的a~c与实施例1相同。其他步骤如下d~f)在间隔层的回蚀过程中,两层膜还会损失一部分,因此只留下第一层硅氧化物14和24。
首先在PMOS区域形成保护PMOS区域的光刻胶图案,然后以多层膜的第一层硅氧化物层和间隔层为掩模保护NMOS区域多晶硅栅极,用反应离子束刻蚀方法对NMOS源漏进行凹陷刻蚀,形成NMOS的凹陷刻蚀区域,去除光刻胶,多层膜和间隔层作为硬掩模保护NMOS和PMOS的多晶硅栅极,在NMOS源漏硅凹陷区域外延生长硅碳。
在NMOS区域形成保护NMOS区域的光刻胶图案,然后以多层膜的第一层硅氧化物层和间隔层为掩模保护PMOS区域多晶硅栅极,用反应离子束刻蚀方法对PMOS源漏进行凹陷刻蚀,形成凹陷刻蚀区域。去除光刻胶层。多层膜和间隔层作为硬掩模保护PMOS和NMOS的多晶硅栅极,在PMOS源漏硅凹陷区域外延生长硅锗。
g和h步骤同实施例1。
在以上的工艺流程中,三层膜中的第二、三层两种材料被各种离子束刻蚀和湿法去除过程消耗。最终的硅氧化物在完成源漏的硅锗或硅碳的外延生长后去除。因为氢氟酸基湿法刻蚀对氧化物相对于含氮化硅间隔层具有高选择性,因此保留的三层膜即第一层硅氧化物层很容易被去除,而不会对间隔层产生明显侵蚀。
权利要求
1.多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,包括如下步骤a)在已经形成P、N井,浅沟隔离的硅衬底上依次形成栅极氧化物层、多晶硅层、多层膜、光刻胶层,该多层膜包括硅氧化物和硅氮氧化物,该多层膜作为光刻时的抗反射层和硅凹陷刻蚀时的硬掩模;b)光刻、刻蚀形成多晶硅栅极导电结构;c)形成多晶硅栅极间隔层;d)以多层膜和间隔层为掩模保护PMOS的多晶硅栅极,以光刻胶保护NMOS区域,对PMOS源漏进行凹陷刻蚀;e)去除光刻胶f)以多层膜和间隔层为掩模保护PMOS的多晶硅栅极,以多层膜和间隔层为掩模保护NMOS区域,对PMOS源漏凹陷刻蚀区域外延生长硅锗;g)去除作为硬掩模的多层膜;h)进行其他后续制程。
2.根据权利要求1所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS制作方法,其特征在于,所述的多层膜包括第一层硅氧化物层、第二层硅氮氧化物层、第三层硅氧化物层。
3.根据权利要求1所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS制作方法,其特征在于,所述的多层膜是采用化学气相淀积。
4.根据权利要求1所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS制作方法,其特征在于,所述的多层膜采用等离子增强化学气相淀积方法形成。
5.根据权利要求1所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS制作方法,其特征在于,所述的多层膜采用旋涂方法形成。
6.根据权利要求2所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS制作方法,其特征在于,所述的多层膜,第一层硅氧化物层厚度为50~300A,第二层硅氮氧化物层厚度为100~400A,第三层硅氧化物层厚度为50~250A。
7.根据权利要求1所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,其特征在于,所述的多层膜硬掩模用氢氟酸基湿式化学方法去除。
8.多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,包括如下步骤a.在已经形成P、N井,浅沟隔离的硅衬底上依次形成栅极氧化物层、多晶硅层、多层膜、光刻胶层,该多层膜包括硅氧化物和硅氮氧化物,该多层膜作为光刻时的抗反射层和硅凹陷刻蚀时的硬掩模;b.光刻、刻蚀形成多晶硅栅极导电结构;c.形成多晶硅栅极间隔层;d.以多层膜和间隔层为掩模保护NMOS的多晶硅栅极,以光刻胶保护PMOS区域,对NMOS源漏进行凹陷刻蚀;e.去除光刻胶;f.以多层膜和间隔层为掩模保护NMOS的多晶硅栅极,以多层膜和间隔层为掩模保护PMOS区域,对NMOS源漏凹陷刻蚀区域外延生长硅碳;g.去除作为硬掩模的多层膜;h.进行其他后续制程。
9.根据权利要求8所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,其特征在于,所述的多层膜是由第一硅氧化物层、第二硅氮氧化物层、第三硅氧化物层构成。
10.根据权利要求8所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,其特征在于,所述的多层膜是采用化学气相淀积。
11.根据权利要求8所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,其特征在于,所述的多层膜采用等离子增强化学气相淀积方法形成。
12.根据权利要求8所述的多层膜作为硬掩模和抗反射层的,其特征在于,所述的多层膜采用旋涂方法形成。
13.根据权利要求8所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,其特征在于,所述的多层膜,第一层硅氧化物层厚度为50~300A。
14.根据权利要求8所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,其特征在于,所述的多层膜,第二层硅氮氧化物层厚度为100~400A。
15.根据权利要求8所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,其特征在于,所述的多层膜,第三层硅氧化物层厚度为50~250A。
16.根据权利要求8所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,其特征在于,所述的多层膜硬掩模用氢氟酸基湿法工艺去除。
17.根据权利要求1所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,其特征在于,还可以首先进行PMOS的源漏的硅锗外延生长,然后进行NMOS源漏的硅碳外延生长。
18.根据权利要求8所述的多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,其特征在于,还可以首先进行NMOS的源漏的硅碳外延生长,然后进行PMOS源漏的硅锗外延生长。
全文摘要
本发明的多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法,包括多晶硅栅极形成过程中淀积多层膜在多晶硅淀积层上,使光刻用光在衬底的反射率足够低可以满足光刻的要求,同时作为多晶硅栅极形成时的硬掩模,以及源漏硅凹陷刻蚀和外延生长硅锗或/和硅碳时的掩模,保护多晶硅栅极免受硅锗或硅碳的影响,而该多层膜在硅凹陷刻蚀和外延生长后,容易被去除,对间隔层没有明显侵蚀。
文档编号H01L21/8238GK1921087SQ20051002909
公开日2007年2月28日 申请日期2005年8月25日 优先权日2005年8月25日
发明者邵向峰, 宁先捷 申请人:中芯国际集成电路制造(上海)有限公司