专利名称：在半导体器件中使用的中点电势生成电路的制作方法
技术领域：
本发明涉及在半导体器件中使用的中点电势生成电路。
背景技术：
在诸如DRAM(随机访问存储器)之类的半导体器件中，通常在电源线和接地线之间放置去耦电容器，以便抑制电源电压的波动。已经提出了由在DRAM的存储器单元中使用的堆叠型电容器形成的去耦电容器。
例如，JP 10-12838A公开了多个存储器单元电容器被分隔放置以实现高面积效率(etendue efficient)的电容元件。
另一方面，日本专利3399519公开了一种偏压电路，其向作为DRAM电源的电源电路提供偏置电压，其中电源电路具有串联连接的带低压限值的阵列电容器。
同时，在具有串联连接以实现大电容的堆叠型电容器的电源电路中，提供了这样的电路其向电容器的节点提供恒定的中点电势，以便被施加给电容器的电压不会超过限值。
图1是示出了传统的用于半导体器件的电源电路的电路图。在图1中，升压电源电路11升高电压VDD，并生成提供给内部电路12的电源电压VPP。
电容器C1和C2串联连接，电源电压VPP施加于电容器C1的上接线端，偏置电压Vbias施加于电容器C1和C2之间的节点，电容器C2的下接线端接地。
n沟道MOS晶体管TR1和p沟道MOS晶体管TR2被级联连接，这些晶体管TR1和TR2之间的节点处的电压施加给电容器C1和C2的节点作为偏置电压Vbias。
MOS晶体管TR1的栅极被施加了电压Vrefl，该电压在串联连接的电阻器R10、R11和R12之中的电阻器R11和R12之间的节点处产生。MOS晶体管TR2的栅极被施加了电压Vrefh，该电压在电阻器R10和R11之间的节点处产生。
因此，当MOS晶体管TR1的阈值电压Vth加上偏置电压Vbias得到的电压低于根据从升压电源电路11输出的电源电源VPP以及由电阻器R10和电阻器R11组成的串联电阻器与电阻器R12的电阻比所确定的电压的下限Vrefl时，MOS晶体管TR1打开以对电容器C2充电。
另一方面，当MOS晶体管TR2的阈值Vth加上偏置电压Vbias得到的电压高于根据电阻器R10与由电阻器R11和R12组成的串联电阻器的电阻比所确定的电压的上限Vrefh时，MOS晶体管TR2打开以对电容器C2放电。
重复上述操作，使得电容器C1和C2的中点电势被控制在上限和下限之间的范围内。
图2是利用被放置在MOS晶体管TR3和TR4上游比较器CP1和CP2，将电压的上限Vrefh和下限Vrefl与偏置电压Vbias比较的电路。在下面的描述中，与图1中相同的部分用相似的标记表示，并且将省略对它们的描述。
图2中，MOS晶体管以如下方式级联连接在电源VDD和地之间p沟道MOS晶体管TR3被放置在较上的位置，n沟道MOS晶体管TR4被放置在较下的位置。
电压的下限Vrefl被输入到比较器CP1的反相输入端，电压的上限Vrefh被输入到比较器CP2的反相输入端。
在比较器CP1和CP2的正相输入端输入一个电压，该电压通过将偏置电压Vbias用电阻器R20和R21分压得到。
该电路的操作基本上与图1所示的电路相同，并且以如下方式控制偏置电压Vbias通过电阻器R20和R21被分压的电压落在上限和下限之间的范围内。
在该示例中，将参考图3描述启动图1所示的中点电势生成电路的操作。通常，要被使用的电阻器R10、R11和R12是大阻值的，以便减少稳态操作期间的功耗。由于该原因，时间常数变大，并且在电源电压上升时刻，在根据电阻器R10、R11和R12的分压比所确定的电压Vrefh和Vrefl达到设计值之前，需要一定的时间。
在上述情形中，因为如图3所示，电容器C2的电势上升曲线的斜率高于电压Vrefh和Vrefl的上升曲线的斜率(T1时间段)，所以作为电容器C1和C2之间的中点电势的偏置电压Vbias可能高于电压的上限Vrefh。
当偏置电压Vbias变为高于上限Vrefh时，电容器C2中的电荷在控制下被放电，偏置电压Vbias下降(T2时间段)。
此后，当偏置电压Vbias变为低于下限Vrefl时，电容器C2重新开始被充电。
如上所述，因为电容器C2在电源电压上升时刻被放电，所以出现这样的问题在电容器C1和C2之间的中点电势达到理想电压之前需要一段时间。
另外，在电源电压VPP已经达到理想值VPPtarget后偏置电压Vbias下降的情形中，升压电源电路11对电容器C1充电，使得电容器C1的电势上升。此后，当偏置电压Vbias上升，直至电容器C1和C2之间的中点电势上升时，电容器C2两端的电压变为高于正常电压。结果，导致电容器C1和C2两端的电压VPP高于理想电压VPPtarget(T4时间段)。
在具有高电容电容器的电源电路中，因为抑制了漏电流，所以电源电压VPP不会马上下降。
因为电容器C1和C2两端的电源电压VPP被施加于半导体器件的内部电路，所以半导体器件中的内部电路的可靠性受到大大高于理想值的电源电压VPP的影响。
另外，在图1和图2所示的传统电路中，因为升压电源电路从启动时刻开始工作，所以由于从电源电压VDD低的状态开始进行升压操作，电流消耗增加。因此，在升压电源电路11被用在诸如由电池驱动的便携式终端设备的设备中的情况下，会出现这样的问题电池电压下降，由此使系统的操作出现故障。
发明内容
鉴于上述问题，本发明的目的是改善启动生成串联连接的电容器的中点电势的中点电势生成电路时所引起的缺陷。
为了达到上述目的，根据本发明的一个方面，提供了一种在半导体器件中使用的中点电势生成电路，包括升压电源电路，其将第一电源电压升压至第二电源电压，并将第二电源电压提供给半导体器件的内部电路；至少两个串联连接的第一和第二电容器；和偏压提供电路，其在启动中点电势生成电路时将第一和第二电容器之间的中点电势设置为接地电势或负电势，当第一电源电压等于或高于第一参考电压时向第一和第二电容器之间的节点提供第一电源电压作为中点电势，并且当第一和第二电容器之间的节点的中点电势等于或高于第二参考电压时向第一和第二电容器之间的节点提供预定电压作为中点电势，其中该预定电压是从输出自升压电源电路的第二电源电压得到的。
在本发明的一个方面中，因为电源电压上升直至电源电压稳定，所以可以将电容器的中点电势控制为理想的合适电压。
根据本发明的另一个方面，提供了一种在半导体器件中使用的中点电势生成电路，包括升压电源电路，其将第一电源电压升压至第二电源电压，并且将第二电源电压提供给半导体器件的内部电路；至少两个串联连接的第一和第二电容器，第一和第二电容器中的每一个具有连接到第二电源电压的一个接线端和连接到接地电势或负电势的另一个接线端；和偏压提供电路，其当第一电源电压低于第一参考电压时向第一和第二电容器之间的节点提供接地电势或负电势，当第一电源电压等于或高于第一参考电压时向第一和第二电容器之间的节点提供第一电源电压作为中点电势，并且当第一和第二电容器之间的节点的中点电势等于或高于第二参考电压时驱动升压电源电路并向第一和第二电容器之间的节点提供预定电压作为中点电势，其中该预定电压是从输出自升压电源电路的第二电源电压得到的。
在本发明的另一个方面中，因为电源电压上升直至电源电压稳定，所以可以将电容器的中点电势控制为合适值。另外，直到中点电势上升为预定值时才启动升压电源电路。结果，可以防止由电池等驱动的设备的电源电压由于升压电源电路电流消耗的增加而引起的下降，其中升压电源电路在电源电压低的状态中进行升压操作。
在根据本发明的在半导体器件中使用的中点电势生成电路中，偏压提供电路包括第一开关部分，其当第一电源电压低于第一参考电压时，将第一和第二电容器之间的节点连接到接地电势或负电势；第二开关部分，其向第一和第二电容器的电源侧接线端提供第一电源电压；第三开关部分，其当第一电源电压等于或高于第一参考电压时，向第一和第二电容器之间的节点提供第一电源电压；和偏置电压生成电路，其当第一和第二电容器之间的节点的中点电势等于或高于第二参考电压时，向第一和第二电容器之间的节点提供预定电压，其中该预定电压是从输出自升压电源电路的第二电源电压得到的。
利用上述结构，通过改变开关部分，可以向第一和第二电容器之间的节点提供合适的中点电势。
根据本发明的中点电势生成电路的偏压提供电路包括第一判断电路，其判断第一电源电压是否等于或高于第一参考电压，当第一电源电压低于第一参考电压时，输出使接地电势或负电势被提供给第一和第二电容器之间的节点的信号，并且当第一电源电压等于或高于第一参考电压时，输出使第一电源电压被提供给第一和第二电容器之间的节点的信号；和第二判断电路，其判断第一和第二电容器之间的节点电压是否等于或高于第二参考电压，并且当第一和第二电容器之间的节点的中点电势等于或高于第二参考电压时，输出使预定电压被提供给第一和第二电容器之间的节点的信号，其中该预定电压是从输出自升压电源电路的电压得到的。
利用上述结构，由第一判断电路判断第一电源电压是否等于或高于第一参考电压，并且可以根据判断结果，改变施加于第一和第二电容器之间的节点的电势。另外，由第二判断电路判断第一和第二电容器之间的节点电压是否等于或高于第二参考电压，并且可以根据判断结果，向第一和第二电容器之间的节点提供预定电压，其中该预定电压是从输出自升压电源电路的电压得到的。
根据本发明的中点电势生成电路的偏压提供电路包括级联连接在第一电源电压和接地电势或负电势之间的第一和第二MOS晶体管；和第四开关部分，其当第一和第二电容器之间的节点电势等于或高于第二参考电压时，向第一和第二MOS晶体管的栅极提供预定电压，其中该预定电压是从升压电源电路的输出电压得到的。
第一判断电路还用作复位电路，当半导体器件的电源电压等于或低于预定值时，该复位电路停止内部电路的操作。
第二参考电压等于电容器节点的中点电势的下限。
第一参考电压和第二参考电压被设置为大约是第二电源电压的一半。
利用上述结构，可以将第一和第二电容器之间的中点电势控制为大约是第二电源电压的1/2。
结合附图，从下面的详细描述中，本发明的这些以及其他目的和优点将变得更加清楚，附图中图1是示出了一个传统中点电势生成电路的电路图；图2是示出了另一个传统中点电势生成电路的电路图；图3是传统中点电势生成电路的时序图；图4是示出了根据本发明实施例的中点电势生成电路的框图；图5是示出了偏压控制电路的电路图；图6是示出了偏压电平检测器电路的电路图；图7是示出了根据本发明第一实施例的中点电势生成电路的主要部分的电路图；图8是示出了根据本发明第二实施例的中点电势生成电路的主要部分的电路图；图9是根据第二实施例的中点电势生成电路的时序图；图10是示出了根据本发明第三实施例的中点电势生成电路的主要部分的电路图；图11是根据第三实施例的中点电势生成电路的时序图；
图12是示出了根据本发明第四实施例的中点电势生成电路的主要部分的电路图；图13是示出了根据本发明第五实施例的中点电势生成电路的主要部分的电路图；图14是示出了根据本发明第六实施例的中点电势生成电路的主要部分的电路图；以及图15是示出了根据本发明第七实施例的中点电势生成电路的主要部分的电路图。
具体实施例方式
现在，将参考附图更详细地给出对本发明优选实施例的描述。
图4是示出了根据本发明实施例的用在半导体器件中的中点电势生成电路(电源电路)的电路图。在下面的描述中，与图1所示电路中相同的电路元件用相似的标记表示，并且省略对它们的描述。
图4中，升压电源电路11将在半导体器件外部或内部产生的电源电压VDD(对应于第一电源电压)升压，以生成电源电压VPP(对应于第二电源电压)。例如，升压电源电路11由升压开关稳压器(boosterswitching regulator)构成。
电容器C1和C2由堆叠型电容器构成，并且电容器C1和C2串联连接。
偏压控制电路(对应于第一判断电路)21判断电源电压VDD是否等于或高于第一参考电压。当电源电压VDD低于第一参考电压时，偏压控制电路21输出信号VbiasVss，用于向电容器C1和C2的节点提供接地电势或负电势。另外，当电源电压VDD等于或高于第一参考电压时，偏压控制电路21向偏压生成电路22输出信号VbiasVdd，用于向电容器C1和C2的节点提供电压VDD作为中点电势。
当电源电压VDD低于第一参考电压时，偏压生成电路22提供接地电势作为偏置电Vbias，并且将电容器C1和C2之间的中点电势设置为接地电势。另外，当电源电压VDD等于或高于第一参考电压时，偏压生成电路22提供电源电压VDD作为偏置电压Vbias。
偏压电平检测器电路(对应于第二判断电路)23检测偏置电压Vbias的电压电平。当偏压电平检测器电路23检测到偏置电压Vbias等于或高于第二参考电压时，偏压电平检测器电路23向升压电源电路11输出信号VbiasREADY，以启动升压电源电路11，并且向偏压生成电路22输出信号VbiasREADY。
一旦接收到激活信号VbiasREADY，偏压生成电路22就向电容器C1和C2的节点提供预定电压，该预定电压通过将从升压电源电路11输出的电源电压VPP分压得到。
偏压控制电路21、偏压生成电路22和偏压电平检测器电路23对应于偏压提供电路。
图5是偏压控制电路21的电路图。偏压控制电路21由芯片复位电路(启动器电路)31和信号输出电路32组成，其中芯片复位电路31在启动时刻判断电源电压VDD是否等于或高于参考电压Von1(对应于第一参考电压)，信号输出电路32输出信号VbiasVss和信号VbiasVdd，这两个信号是基于芯片复位电路31的判断结果的预定电平。
芯片复位电路31包括在电源VDD和地之间串联连接的电阻器R31和R32、n沟道MOS晶体管TR11、连接在电源VDD和MOS晶体管TR11的漏极之间的电阻器R33，以及在电源VDD和地之间级联连接且栅极彼此连接的p沟道MOS晶体管TR12和n沟道MOS晶体管TR13。
信号输出电路32包括连接到MOS晶体管TR12和TR13之间的节点的反相器INV1、延迟电路33、连接到反相器INV1的输出的反相器INV2，以及XNOR门XNOR1，其中XNOR门XNOR1对信号VbiasREADY与延迟电路33的输出信号的异或取反。
在图5的偏压控制电路21中，当通过由电阻器R31和R32将电源电压VDD分压得到的电压低于MOS晶体管TR11的阈值电压时，MOS晶体管TR11关闭，MOS晶体管TR13打开，并且反相器INV1的输入电压电平变为接地电势电平。因此，作为反相器INV1的输出信号的信号VbiasVss变为电源电压VDD电平。
在这种情形中，作为反相器INV2的输出信号的信号VppVdd的电压电平变为接地电势。信号VppVdd是提供给随后将要描述的电平转换器电路41的信号。
在这种情形中，因为延迟电路33的输入信号具有接地电势电平，并且随后将要描述的信号VbiasREADY具有接地电势电平，所以XNOR门XNOR1的输出信号变为电源电压VDD电平。
另外，当通过由电阻器R31和R32将电源电压VDD分压得到的电压等于或高于MOS晶体管TR11的阈值电压时，MOS晶体管TR11打开，MOS晶体管TR12打开，并且信号VbiasVss变为接地电势电平。当通过由电阻器R31和R32将电源电压VDD分压得到的电压等于MOS晶体管TR11的阈值电压时，该电压对应于参考电压Von1(第一参考电压)。
当MOS晶体管TR12打开时，MOS晶体管TR13关闭，并且MOS晶体管TR12和TR13之间的节点的电势变为电源电压VDD电平，在经过一段延时后从延迟电路33输出具有电源电压VDD电平的信号。结果，从XNOR门XNOR1输出具有接地电势电平的信号VbiasVdd。
也就是说，当电源电压VDD低于参考电压Von1时，偏压控制电路21输出具有接地电势电平的信号VbiasVdd和具有电源电压VDD电平的信号VbiasVdd。另外，当电源电压VDD等于或高于参考电压Von1时，偏压控制电路21输出具有电源电压VDD电平的信号VbiasVss和具有接地电势电平的信号VbiasVdd。
接着，图6是偏压电平检测器电路23的电路图。偏压电平检测器电路23例如由比较器CP3构成，其中比较器CP3具有正相输入端和反相输入端，电容器C1和C2的节点的偏置电压Vbias被输入正相输入端，参考电压Von2被输入反相输入端。
当偏置电压Vbias低于参考电压Von2(第二参考电压)时，偏压电平检测器电路23向升压电源电路11和偏压生成电路22输出具有接地电势电平的信号VbiasREADY。当偏置电压Vbias等于或高于参考电压Von2时，偏压电平检测器电路向升压电源电路11和偏压生成电路22输出具有电源电压VDD电平的信号VbiasREADY。
现在，将再次描述图4所示的中点电势生成电路的操作。当电源电压VDD低于参考值Von1，并且信号VbiasVss具有电源电压VDD电平时，偏压生成电路22将电容器C1和C2的节点设置为接地电势。
当电源电压VDD升高至参考电压Von1或更高，并且信号VbiasVss变为接地电势电平时，偏压生成电路22将电容器C1和C2的节点从接地电势断开，并且在经过预定的延时后，向电容器C1和C2的节点提供电源电压VDD。
在开始向电容器C1和C2的节点提供电源电压VDD后，偏置电压Vbias升高。当偏置电压Vbias等于或高于参考电势Von2时，偏压电平检测器电路23输出具有电源电压VDD电平的信号VbiasREADY。
当从偏压电平检测器电路23输出的信号VbiasREADY变为电源电压VDD电平时，升压电源电路11启动，并在此时向偏压生成电路22输出通过将电源电压VDD升压得到的电压VPP。偏压生成电路22向电容器C1和C2的节点提供通过将升压电源电路11的输出电压VPP分压得到的预定电压(大约为VPP电压的1/2)作为中点电势。结果，电容器C1和C2的节点电势被设置为大约是电源电压VPP电压的1/2。
图7是示出了根据本发明第一实施例的中点电势生成电路的主要部分的电路图。
从升压电源电路11输出的电源电压VPP被提供给电阻器R10的一端、电容器C1的电源侧接线端和内部电路12。
电阻器R10和R11之间的节点电压Vrefh通过开关SW1被输入至p沟道MOS晶体管TR2的栅极。另外，电阻器R11和R12之间的节点电压Vrefl通过开关SW2被输入至n沟道MOS晶体管TR1的栅极。
当信号VbiasREADY具有电源电压VDD电平时，开关SW1和SW2打开。这些开关SW1和SW2由MOS晶体管实现，或者由具有并联连接的p沟道MOS晶体管和n沟道晶体管的传输门实现。
开关SW3被连接在MOS晶体管TR2的栅极和电源电压VDD之间，开关SW4被连接在MOS晶体管TR1的栅极和地之间。
当信号VbiasREADY具有接地电势电平时，开关SW3和SW4打开。
也就是说，当偏置电压Vbias低于参考电压Von2时，开关SW3和SW4打开，MOS晶体管TR2的栅极被连接到电源电压VDD，MOS晶体管TR1的栅极被接地，MOS晶体管TR1和TR2都变为关断。
开关SW5被连接在电容器C1和C2的节点与电源电压VDD之间，开关SW6被连接在电容器C1和C2的节点与地之间。另外，开关SW7被连接在电源电压VPP和电源电压VDD之间，其中电源电压VPP是升压电源电路11的输出电压。
开关SW6当信号VbiasVss具有电源电压VDD电平时打开，并且当信号VbiasVss具有接地电势电平时关闭。另外，开关SW5当信号VbiasVdd具有电源电压VDD电平时关闭，并且当信号VbiasVdd具有接地电势电平时打开。
也就是说，当电源电压VDD低于第一参考电压(Von1)时，开关SW6打开，电容器C1和C2的节点被接地。当电源电压VDD等于或高于第一参考电压时，开关SW6关闭。在经过预定延时后，开关SW5打开，电源电压VDD被施加于电容器C1和C2的节点。
此外，当电容器C1和C2的节点电势等于或高于第二参考电压(Von2)时，开关SW1和SW2打开，并且开关SW3和SW4关闭。结果，电容器C1和C2的节点电压在控制下落在通过电阻器R10、R11和R12将升压电源电路11的输出电压VPP分压得到的电压的上限Vrefh到该电压的下限Vrefl之间的范围内。
图8是示出了根据本发明第二实施例的中点电势生成电路的主要部分的电路图。在第二实施例中，图7中各个开关被MOS晶体管或传输门代替。
电阻器R10和R11的节点电压Vrefh通过传输门21被施加于MOS晶体管TR2的栅极，传输门21具有并联连接的p沟道MOS晶体管TR21a和n沟道MOS晶体管TR21b(后文中，两个并联连接的MOS晶体管一般被称作“传输门”)。
电阻器R11和R12的节点电压Vrefl通过传输门22被施加于MOS晶体管TR1的栅极，传输门22具有并联连接的p沟道MOS晶体管TR22a和n沟道MOS晶体管TR22b。
MOS晶体管TR2的栅极通过p沟道MOS晶体管TR23连接到电源电压VDD，MOS晶体管TR23的栅极被提供有信号enbz(与信号VbiasREADY相同的信号)。
MOS晶体管TR1的栅极通过n沟道MOS晶体管TR24接地，MOS晶体管TR24的栅极被提供有信号enbx(将信号VbiasREADY反相的信号)。
电容器C1和C2的节点通过p沟道MOS晶体管TR25连接到电源电压VDD，p沟道晶体管TR25的栅极被提供有信号VbiasVdd。
电容器C1和C2的节点通过n沟道MOS晶体管TR26接地，n沟道MOS晶体管TR26的栅极被提供有信号VbiasVss。
另外，升压电源电路11的输出电压VPP通过p沟道MOS晶体管TR27连接到电源电压VDD，p沟道MOS晶体管TR27的栅极被连接有电平转换器电路41。
电平转换器电路41转换施加于p沟道MOS晶体管TR27栅极的电压电平。因为从偏压控制电路21输出的信号VppVdd的最大电平是电源电压VDD电平，所以电平转换器电路41将输出电压转换为电源电压VPP电平，然后向MOS晶体管TR27的栅极提供电源电压VPP电平。利用该操作，当电源电压VPP变为高于电源电压VDD时，p沟道MOS晶体管TR27可以关闭。
将参考图9所示的时序图描述图8所示电路的操作。
首先，将描述在时刻0至时刻t1(时间段T1)的电路操作。当半导体器件从电源电压VDD是0V的状态启动时，偏压控制电路21的芯片复位电路31检测到电源电压VDD低于参考电压Von1。因此，从信号输出电路32输出具有电源电压VDD电平的信号VbiasVss、具有接地电势电平的信号VppVdd和具有电源电压VDD电平的信号VbiasVdd。
在这种情形中，因为电容器C2还没有被充电，所以作为电容器C1和C2的节点电压的偏置电压Vbias也低于参考电压Von2。因此，在这种情形中，从偏压电平检测器电路23输出具有接地电势电平的信号VbiasREADY。
在这个示例中，参考电压Von1和参考电源Von2被设置为大约是电源电压VPP电压的1/2。参考电压Von1和参考电压Von2不必彼此相同，但是可以彼此不同。
信号VbiasREADY及其反相信号被提供作为信号enbz和信号enbx，用于打开或关闭图8所示的传输门TR21和TR22。
在这种情形中，具有接地电势电平的信号enbz被提供给图8所示的n沟道MOS晶体管TR21b的栅极，具有电源电压VDD电平的信号enbx被提供给图8所示的p沟道MOS晶体管TR21a的栅极。结果，MOS晶体管TR21b和TR21a都变为关断。
类似地，具有接地电势电平的信号enbz被提供给n沟道MOS晶体管TR22b的栅极，具有电源电压VDD电平的信号enbx被提供给p沟道MOS晶体管TR22a的栅极。结果，MOS晶体管TR22a和TR22b都变为关断。
利用上述操作，MOS晶体管TR1和TR2的栅极被从升压电源电路11断开。
在这种情形中，因为具有接地电势电平的信号enbz被提供给MOS晶体管TR23的栅极，所以MOS晶体管TR23变为导通。结果，MOS晶体管TR2的栅极电压被确定为电源电压VDD电平。
另外，因为具有电源电压VDD电平的信号enbx被提供给MOS晶体管TR24的栅极，所以MOS晶体管TR24变为导通。结果，MOS晶体管TR1的栅极电压被确定为接地电势电平。
此外，因为信号VbiasVdd和信号VbiasVss变为电源电压VDD电平，所以MOS晶体管TR25关闭，MOS晶体管TR26打开，电容器C1和C2的节点被接地。在这种情形中，信号VppVdd变为接地电平，并且因为晶体管TR27打开，所以电容器C1被电源电压VDD充电。
因此，在图9的电源电压VDD低于参考电压Von1的T1时间段中，电容器C1和C2的节点被接地，并且电源电压VDD被施加于电容器C1的电源侧接线端。
随后，将描述图9中从时刻t1至t2(时间段T2)的电路操作。
当电源电压VDD升高并且芯片复位电路31检测到电源电压等于或高于参考电压Von1时，从信号输出电路32输出具有接地电势电平的信号VbiasVss和具有电源电压VDD电平的信号VppVdd(图9中的时刻t1)。结果，MOS晶体管TR26变为关断，并且电容器C1和C2的节点被从地断开。
在延迟电路33的延时过去后(时刻t2)，当输出具有接地电势电平的信号VbiasVdd时，MOS晶体管TR25变为导通，并且电源电压VDD被施加于电容器C1和C2的节点。在这种情形中，因为电容器C2还没有被充电并且偏置电压Vbias低于参考电压Von2，所以信号VbiasREADY保持接地电势电平。
利用上述操作，电容器C2被电源电压VDD充电，电容器C1和C2的节点的中点逐渐升高至电源电压VDD。
随后，将解释从时刻t2至t3(时间段T3)的电路操作。
当电容器C2的电势升高并且偏压电平检测器电路23判定偏置电压Vbias等于或高于参考电压Von2时，从偏压电平检测器电路23输出具有电源电压VDD电平的信号VbiasREADY。
在时刻t3，当信号VbiasREADY变为电源电压VDD电平时，根据信号VbiasREADY，启动升压电源电路11。同时，信号VbiasVdd变为电源电压VDD电平，MOS晶体管TR25变为关断，电容器C1和C2的节点被从电源电压VDD隔离。
当信号VbiasREADY具有电源电压VDD电平时，信号enbz变为电源电压VDD电平，信号enbx变为接地电势电平。因此，MOS晶体管TR21a和TR21b变为导通。类似地，MOS晶体管TR22a和TR22b变为导通。在这种情形中，MOS晶体管TR23和TR24变为关断。
已经被升压电源电路11升压的电源电压VPP和电压Vrefh被施加于MOS晶体管TR2的栅极，其中电压Vrefh是由电阻器R10与电阻器R11和R12组成的串联组合电阻器的分压比确定的。同时，电源电压VPP和电压Vrefl被施加于MOS晶体管TR1的栅极，其中电压Vrefl是由电阻器R10和R11组成的串联组合电阻器与电阻器R12的分压比确定的。
利用上述操作，借助MOS晶体管TR1和TR2，电容器C1和C2的节点的偏置电压Vbias被如此控制，使得落在从下限值Vrefl到上限值Vrefh的范围之内。
在上述根据第二实施例的中点电势生成电路中，在半导体器件的电源从0V启动的情形中，当电源电压VDD低于参考电源Von1时，串联连接的两个电容器C1和C2的中点电势被设置为接地电势(或负电势)。此后，在电源电压VDD达到参考电压Von1的时刻，电源电压VDD被施加到电容器C1和C2的中点电势。然后，在电容器C1和C2的中点电势达到参考电压Von2的时刻，升压电源电路11启动，并且从已经被升压电源电路11升压的电源电压VPP产生的预定电压被施加作为电容器C1和C2的中点电势。
根据上述第二实施例，即使在使用高阻值电阻器R10、R11和R12的情形中，在启动电源时，电容器C1和C2的中点电势也能在控制下落在理想电压范围内。结果，可以阻止串联连接的两个电容器C1和C2两端的电压VPP变成等于或高于特定值。另外，当偏置电压Vbias低于参考电压Von2时，因为不使升压电源电路11工作，所以可以阻止升压电源电路11在电源电压低的状态中工作，这种状态导致功耗的增加。结果，可以阻止由电池等驱动的设备的电池电压暂时降低，电池电压暂时降低会导致操作故障。
图10是示出了根据本发明第三实施例的中点电势生成电路的电路图。在第三实施例中，图9所示的p沟道MOS晶体管TR27被n沟道MOS晶体管TR31代替。后文中，将描述与图9的电路中不同的部件。
n沟道MOS晶体管TR31的栅极和漏极连接至电源电压VDD，MOS晶体管TR31相当于二极管的作用。
因此，在升压电源电路11没有启动的状态中，电源电压VDD通过MOS晶体管TR31施加于电源电压VPP的电源线。当升压电源电路11启动并且电源电压VPP的值变为等于或高于电源电压VDD时，MOS晶体管TR31变为关断。
将参考图11的流程图描述图10所示电路的操作。当电源电压VDD低于参考电压Von1时，MOS晶体管TR31变为导通，电源电压VDD被施加于电容器C1的电源侧接线端和内部电路12。在这种情形中，电源电压VPP比电源电压VDD低了MOS晶体管TR31的阈值电压Vthn的大小。其他操作与上述图8的电路操作相同。
根据第三实施例，除了上述第二实施例的优点之外，因为不需要电平转换器电路41用于转换施加于p沟道MOS晶体管TR27上的电压电平，所以可以简化电路结构。
图12是示出了根据本发明第四实施例的中点电势生成电路的电路图。
在第四实施例中，在启动时刻和正常工作时刻之间切换用于确定电容器中点电势的参考电阻器。
图12中，电阻器R10、R11和R12以及电阻器R40、R41和R42分别串联连接在电源电压VPP和地之间。
电阻器R10和R11的节点通过开关SW21连接到MOS晶体管TR2的栅极。类似地，电阻器R40和R41的节点通过开关SW22连接到MOS晶体管TR2的栅极。开关SW21和SW22可以由带有两个触点的一个开关组成。
另外，电阻器R11和R12的节点通过开关SW23连接到MOS晶体管TR1的栅极。类似地，电阻器R41和R42的节点通过开关SW24连接到MOS晶体管TR1的栅极。开关SW23和SW24也可以由带有两个触点的一个开关组成。
电阻器R40、R41和R42的阻值被设置为小于电阻器R10、R11和R12的阻值，以减小时间常数，并且做出设计使得电阻器R40和R41的节点电势以及电阻器R41和R42的节点电势的上升斜率变陡。
上述开关SW21至SW24例如由传输门组成。当电源电压低于预定电压时，分别使开关SW22和SW24打开而开关SW21和SW23关闭的门电压被施加于传输门。
现在，将描述当电源电压VDD从0V增加时，图12所示电路的操作。
当电源电压VDD低于预定电压时，从与图5所示偏压控制电路相同的电路输出使开关SW22和SW24打开而开关SW21和SW23关闭的信号。结果，电压Vrefh被施加于MOS晶体管TR2的栅极，其中电压Vrefh由电阻器R40与通过电阻器R41和R42组成的串联组合电阻器的比值确定。另外，电压Vrefl被施加于MOS晶体管TR1的栅极，其中Vrefl由通过电阻器R40和R41组成的串联组合电阻器与电阻器R42的比值确定。
在这种情形中，因为电阻器R40、R41和R42的阻值被设置为小于电阻器R10、R11和R12的阻值，所以电阻器R40和R41的节点的电压上升曲线的斜率基本上等于或大于电容器C1和C2的节点的偏置电压Vbias的上升曲线的斜率。
因此，在启动时刻被施加于MOS晶体管TR1和TR2栅极上的电压以基本上与电容器C1和C2的节点的偏置电压Vbias相同的斜率上升。结果，因为电容器C1和C2的节点的偏置电压Vbias变为大于参考电压的上限Vrefh，所以可以消除这样的缺点电容器C2中蓄积的电荷被放电。
此后，当电源电压VDD变为等于或高于预定电压时，提供使开关SW21和SW23打开而开关SW22和SW24关闭的信号。结果，电压Vrefh被施加于MOS晶体管TR2的栅极，其中电压Vrefh由电阻器R10与通过电阻器R11和R12组成的串联组合电阻器的比值确定。另外，电压Vrefl被施加于MOS晶体管TR1的栅极，其中Vrefl由通过电阻器R10和R11组成的串联组合电阻器与电阻器R12的比值确定。正常操作期间的阻值与传统电路中的阻值相同。
图13是示出了根据本发明第五实施例的用在半导体器件中的中点电势生成电路的电路图。
在第五实施例中，利用两个比较器，将通过电阻器对偏置电压分压得到的电压与由参考电阻器的电阻比确定的参考电压的上限和下限相比较。在下面的描述中，用相似的标记表示与图2所示的传统电路中相同的部件，并且省略对它们的描述。
图13中，电阻器R10、R11和R12以及电阻器R40、R41和R42分别串联连接在电源电压VPP和地之间。
电阻器R10和R11的节点通过开关SW31连接到比较器CP32的反相输入端。类似地，电阻器R40和R41的节点通过开关SW32连接到比较器CP32的反相输入端。
电阻器R11和R12的节点通过开关SW33连接到比较器CP31的反相输入端。类似地，电阻器R41和R42的节点通过开关SW34连接到比较器CP31的反相输入端。
通过开关SW36和SW37选择下面两个电压中的一个由电阻器R20和R21将偏置电压Vbias分压得到的电压，以及由电阻器R50和R51将偏置电压Vbias分压得到的电压，然后将选择的电压输入至比较器CP31和CP32的正相输入端。另外，电阻器R51的下接线端通过开关SW38接地。
现在，将描述当电源电压VDD从0V增加时，图13所示电路的操作。
当电源电压VDD在启动电源的时刻低于预定电压时，从与图5所示的偏压控制电路相同的电路输出使开关SW32和SW34打开而开关SW31和SW33关闭的信号。另外，还从其输出使开关SW36关闭而开关SW37和SW38打开的信号。
结果，在比较器CP32中，根据电源电压VPP以及电阻器R40与通过电阻器R41和R42组成的串联组合电阻器的比值所确定的电压与通过电阻器R50和R51对偏置电压Vbias分压得到的电压相比较。基于比较结果，输出电压被控制，使得偏置电压Vbias变为等于或低于上限。另外，在比较器CP31中，根据电源电压VPP以及通过电阻器R40和R41组成的串联组合电阻器与电阻器R42的比值所确定的电压与通过电阻器R50和R51对偏置电压Vbias分压得到的电压相比较。偏置电压Vbias被控制，使得由电阻器R50和R51分压的电压落在下限和上限之间的范围之内。
在这种情形中，电阻器R40、R41、R42、R50和R51的阻值被设置为小于电阻器R10、R11、R12、R20和R21的阻值。结果，电阻器R40和R41的节点的电压上升曲线的斜率基本上等同于或大于电容器C1和C2的节点的偏置电压Vbias的上升曲线的斜率。类似地，电阻器R50和R51的节点的电压上升曲线的斜率大于电阻器R20和R21的节点的电压上升曲线的斜率。
因此，在启动时比较器CP31和CP32反相输入端的参考电压上升曲线的斜率被设置为不小于由电阻器将偏置电压Vbias分压所获得的电压的上升曲线的斜率。由于这种结构，可以消除这样的缺点在打开电源时，偏置电压Vbias变为等于或高于参考电压，并且在电容器C2中累积的电荷被放电。
此后，当电源电压VDD变为等于或高于预定电压时，开关SW31和SW33打开，开关SW32和SW34关闭，开关SW36打开，开关SW37和SW38关闭。结果，根据电阻器R10与由电阻器R11和R12组成的串联组合电阻器的比值所确定的电压被施加于比较器CP32的反相输入端，根据电阻器R20与电阻器R21的电阻比所确定的电压被施加于比较器CP32的正相输入端。类似地，根据由电阻器R10和R11组成的串联组合电阻器与电阻器R12的比值所确定的电压，以及根据电阻器R20和电阻器R21的电阻比确定的电压被施加于比较器CP31。
在上述的第五实施例中，两种电阻器R50、R51和电阻器R20、R21被切换，以分割电容器C1和C2的节点电压。否则，电阻器不能被切换，并且只有更高阻值的电阻器R20和R21可以被使用。另外，开关SW31、SW32，开关SW33、SW34以及开关SW36、SW37可以分别是由一个开关构成的。
图14是示出了根据本发明第六实施例的中点电势生成电路的电路图。在第六实施例中，代替在第四实施例中通过电阻器R40、R41和R42对电压分压，电源电压VDD或接地电压VSS被施加于MOS晶体管TR1和TR2的栅极。
图14中，电阻器R10、R11和R12串联连接在电源电压VPP和地之间。
电阻器R10和R11的节点通过开关SW21连接到MOS晶体管TR2的栅极。另外，MOS晶体管TR2的栅极通过开关SW22连接到电源电压VDD。开关SW21和SW22可以被带有两个触点的一个开关代替。
另外，电阻器R11和R12的节点通过开关SW23连接到MOS晶体管TR1的栅极。另外，MOS晶体管TR1的栅极通过开关SW24接地。开关SW23和SW24可以被带有两个触点的一个开关代替。
上述开关SW21至SW24例如由传输门组成。当电源电压VDD低于预定电压时，分别使开关SW22和SW24打开而开关SW21和SW23关闭的门电压被施加于传输门。
现在，将描述当电源电压VDD从0V增加时，图14所示电路的操作。
当电源电压VDD低于预定电压时，从与图5所示的偏压控制电路21相同的电路输出使开关SW22和SW24打开而开关SW21和SW23关闭的信号。结果，电源电压VDD被施加于MOS晶体管TR2的栅极。另外，接地电压VSS被施加于MOS晶体管TR1的栅极。
在该示例中，因为MOS晶体管TR1和TR2在启动时刻变为关断，所以可以消除这样的缺点在电容器C2中蓄积的电荷被放电。
此后，当电源电压VDD变为等于或高于预定电压时，提供使开关SW21和SW23打开而开关SW22和SW24关闭的信号。结果，电压Vrefh被施加于MOS晶体管TR2的栅极，其中电压Vrefh由电阻器R10与通过电阻器R11和R12组成的串联组合电阻器的比值确定。另外，电压Vrefl被施加于MOS晶体管TR1的栅极，其中电压Vrefl由通过电阻器R10和R11组成的串联组合电阻器与电阻器R12的比值确定。正常操作期间的阻值与传统电路中的阻值相同。
在上述的第六实施例中，开关SW21、SW22和开关SW23、SW24被切换。否则，只有开关SW21和SW22可以被使用，并且只有电源电压VDD可以被施加于MOS晶体管的栅极。
图15是示出了根据本发明第七实施例的中点电势生成电路的电路图。在第七实施例中，代替在第五实施例中通过电阻器R40、R41和R42对分压分压，电源电压VDD或接地电压VSS被施加于MOS晶体管TR1和TR2的栅极。在下面的描述中，用相似的标记表示与图13所示电路以及图2所示的传统电路相同的部件，并省略对它们的描述。
图15中，电阻器R10、R11和R12串联连接在电源电压VPP和地之间。
电阻器R10和R11的节点电压通过开关SW31被输入到比较器CP32的反相输入端，电源电压VDD通过开关SW32也被输入到比较器CP32的反相输入端。
电阻器R11和R12的节点电压通过开关SW33被输入到比较器CP31的反相输入端，接地电势VSS通过开关SW34也被输入到比较器CP31的反相输入端。
由电阻器R20和R21将偏置电压Vbias分压得到的电压被输入到比较器CP31和CP32的正相输入端。电阻器R21的一端通过开关SW39接地。
现在，将描述当电源电压VDD从0V增加时，图15所示电路的操作。
当电源电压VDD在打开电源的时刻低于预定电压时，从与图5所示的偏压控制电路21相同的电路输出使开关SW32和SW34打开而开关SW31和SW33关闭的信号。另外，输出使开关SW39关闭的信号。
结果，在比较器CP32中，电源电压VDD与偏置电压Vbias相比较。因为偏置电压Vbias通常不超过电源电压VDD，所以晶体管TR4在控制下被关闭。类似地，在比较器CP31中，接地电压VSS与偏置电压Vbias相比较，并且晶体管TR3总是在控制下被关闭。
因此，可以消除这样的缺点在打开电源时，偏置电压Vbias变为等于或高于参考电压，并且在电容C2中蓄积的电荷被放电。
此后，当电源电压VDD变为等于或高于预定电压时，开关SW31和SW33打开，开关SW32和SW34关闭，开关SW39打开。结果，由电阻器R10与通过电阻器R11和R12组成的串联组合电阻器的比值所确定的电压被施加于比较器CP32的反相输入端。另外，由电阻器R20和R21的电阻比所确定的电压被施加于比较器CP32的正相输入端。类似地，由通过电阻器R10和R11组成的串联组合电阻器与电阻器R12的比值所确定的电压，以及由电阻器R20和R21的电阻比所确定的电压被施加于比较器CP31。
在上述的第七实施例中，开关SW31、SW32和开关SW33、SW44被切换。否则，只有开关SW31和SW32可以使用，并且只有电源电压VDD可以被施加于MOS晶体管的栅极。
根据上述实施例，因为电源电压上升直至电源电压被稳定，所以可以将电容器的中点电势控制为合适的值。另外，在电容器的中点电势达到第二预定参考电压时，启动升压电源电路。利用这种结构，可以阻止当半导体器件的电源电压低时由于运行升压电源电路而增加功耗。
本发明并不限于上述实施例，而是也可以如下构成生成串联连接的电容器的中点电势的电路不限于上述实施例中示出的电路，而是也可以使用其他公知的电路。
根据本发明的中点电势生成电路不限于使用MOS晶体管的电路，而是也可以应用于使用双极性晶体管的电路。
前面对本发明优选实施例的描述是为了说明和描述的目的。并不意味着是穷尽性的或者将本发明限制于所公开的精确形式，并且根据上述教导，可以做出修改和改变，或者本发明的实施可能需要做出修改和改变。选择并描述这些实施例是为了解释本发明的原理及其实际应用，以使得本领域的技术人员可以利用本发明的各种实施例，以及对此做出适合期望的具体应用的各种修改。本发明的范围应该由所附权利要求及其等同物限定。
权利要求
1.一种在半导体器件中使用的中点电势生成电路，包括升压电源电路，所述升压电源电路将第一电源电压升压至第二电源电压，并将所述第二电源电压提供给所述半导体器件的内部电路；至少两个串联连接的第一和第二电容器；和偏压提供电路，所述偏压提供电路在启动时将所述第一和第二电容器之间的中点电势设置为接地电势或负电势，当所述第一电源电压等于或高于第一参考电压时向所述第一和第二电容器之间的节点提供所述第一电源电压作为中点电势，并且当所述第一和第二电容器之间的节点的中点电势等于或高于第二参考电压时向所述第一和第二电容器之间的节点提供预定电压作为中点电势，其中所述预定电压是从输出自所述升压电源电路的所述第二电源电压得到的。
2.一种在半导体器件中使用的中点电势生成电路，包括升压电源电路，所述升压电源电路将第一电源电压升压至第二电源电压，并将所述第二电源电压提供给半导体器件的内部电路；至少两个串联连接的第一和第二电容器，所述第一和第二电容器中的每一个具有连接到所述第二电源电压的一个接线端和连接到接地电势或负电势的另一个接线端；和偏压提供电路，所述偏压提供电路当所述第一电源电压低于第一参考电压时向所述第一和第二电容器之间的节点提供接地电势或负电势，当所述第一电源电压等于或高于所述第一参考电压时向所述第一和第二电容器之间的节点提供所述第一电源电压作为中点电势，并且当所述第一和第二电容器之间的节点的中点电势等于或高于第二参考电压时驱动所述升压电源电路并向所述第一和第二电容器之间的节点提供预定电压作为中点电势，其中所述预定电压是从输出自所述升压电源电路的所述第二电源电压得到的。
3.根据权利要求1所述的在半导体器件中使用的中点电势生成电路，其中，所述偏压提供电路包括第一开关单元，所述第一开关单元当所述第一电源电压低于所述第一参考电压时，将所述第一和第二电容器之间的节点连接到接地电势或负电势；第二开关单元，所述第二开关单元向所述第一和第二电容器的电源侧接线端提供所述第一电源电压；第三开关单元，所述第三开关单元当所述第一电源电压等于或高于所述第一参考电压时，向所述第一和第二电容器之间的节点提供所述第一电源电压；和偏置电压生成电路，所述偏置电压生成电路当所述第一和第二电容器之间的节点的中点电势等于或高于所述第二参考电压时，向所述第一和第二电容器之间的节点提供通过对从所述升压电源电路输出的所述第二电源电压分压获得的电压。
4.根据权利要求2所述的在半导体器件中使用的中点电势生成电路，其中，所述偏压提供电路包括第一开关单元，所述第一开关单元当所述第一电源电压低于所述第一参考电压时，将所述第一和第二电容器之间的节点连接到接地电势或负电势；第二开关单元，所述第二开关单元向所述第一和第二电容器的电源侧接线端提供所述第一电源电压；第三开关单元，所述第三开关单元当所述第一电源电压等于或高于所述第一参考电压时，向所述第一和第二电容器之间的节点提供所述第一电源电压；和偏置电压生成电路，所述偏置电压生成电路当所述第一和第二电容器之间的节点的中点电势等于或高于所述第二参考电压时，向所述第一和第二电容器之间的节点提供通过对从所述升压电源电路输出的所述第二电源电压分压获得的电压。
5.根据权利要求1所述的在半导体器件中使用的中点电势生成电路，其中，所述偏压提供电路包括第一判断电路，所述第一判断电路判断所述第一电源电压是否等于或高于所述第一参考电压，当所述第一电源电压低于所述第一参考电压时，输出使接地电势或负电势被提供给所述第一和第二电容器之间的节点的信号，并且当所述第一电源电压等于或高于所述第一参考电压时，输出使所述第一电源电压被提供给所述第一和第二电容器之间的节点的信号；和第二判断电路，所述第二判断电路判断所述第一和第二电容器之间的节点电压是否等于或高于所述第二参考电压，并且当所述第一和第二电容器之间的节点的中点电势等于或高于所述第二参考电压时，输出使从输出自所述升压电源电路的电压得到的预定电压被提供给所述第一和第二电容器之间的节点的信号。
6.根据权利要求2所述的在半导体器件中使用的中点电势生成电路，其中，所述偏压提供电路包括第一判断电路，所述第一判断电路判断所述第一电源电压是否等于或高于所述第一参考电压，当所述第一电源电压低于所述第一参考电压时，输出使接地电势或负电势被提供给所述第一和第二电容器之间的节点的信号，并且当所述第一电源电压等于或高于所述第一参考电压时，输出使所述第一电源电压被提供给所述第一和第二电容器之间的节点的信号；和第二判断电路，所述第二判断电路判断所述第一和第二电容器之间的节点电压是否等于或高于所述第二参考电压，并且当所述第一和第二电容器之间的节点的中点电势等于或高于所述第二参考电压时，输出使从输出自所述升压电源电路的电压得到的预定电压被提供给所述第一和第二电容器之间的节点的信号。
7.根据权利要求5所述的在半导体器件中使用的中点电势生成电路，其中，所述第二判断电路当所述第一和第二电容器之间的节点的中点电势等于或高于所述第二参考电压时，输出使所述升压电源电路启动的信号。
8.根据权利要求1所述的在半导体器件中使用的中点电势生成电路，其中，所述偏压提供电路包括第一判断电路，所述第一判断电路判断所述第一电源电压是否等于或高于所述第一参考电压，当所述第一电源电压低于所述第一参考电压时，输出使接地电势或负电势被提供给所述第一和第二电容器之间的节点的信号，并且当所述第一电源电压等于或高于所述第一参考电压时，输出使所述第一电源电压被提供给所述第一和第二电容器之间的节点的信号；第二判断电路，所述第二判断电路判断所述第一和第二电容器之间的节点电压是否等于或高于所述第二参考电压，并且当所述第一和第二电容器之间的节点的中点电势等于或高于所述第二参考电压时，输出使从输出自所述升压电源电路的电压得到的预定电压被提供给所述第一和第二电容器之间的节点的信号；第一开关单元，所述第一开关单元当所述第一判断电路判断出所述第一电源电压低于所述第一参考电压时，将所述第一和第二电容器之间的节点连接到接地电势或负电势；第二开关单元，所述第二开关单元当所述第一判断电路判断出所述第一电源电压等于或高于所述第一参考电压时，向所述第一和第二电容器的电源侧接线端提供所述第一电源电压；和偏置电压生成电路，所述偏置电压生成电路当所述第二判断电路判断出所述第一和第二电容器之间的节点的中点电势等于或高于所述第二参考电压时，驱动所述升压电源电路，并向所述第一和第二电容器之间的节点提供从输出自所述升压电源电路的所述第二电源电压得到的预定电压作为中点电势。
9.根据权利要求2所述的在半导体器件中使用的中点电势生成电路，其中，所述偏压提供电路包括第一判断电路，所述第一判断电路判断所述第一电源电压是否等于或高于所述第一参考电压，当所述第一电源电压低于所述第一参考电压时，输出使接地电势或负电势被提供给所述第一和第二电容器之间的节点的信号，并且当所述第一电源电压等于或高于所述第一参考电压时，输出使所述第一电源电压被提供给所述第一和第二电容器之间的节点的信号；第二判断电路，所述第二判断电路判断所述第一和第二电容器之间的节点电压是否等于或高于所述第二参考电压，并且当所述第一和第二电容器之间的节点的中点电势等于或高于所述第二参考电压时，输出使从输出自所述升压电源电路的电压得到的预定电压被提供给所述第一和第二电容器之间的节点的信号；第一开关单元，所述第一开关单元当所述第一判断电路判断出所述第一电源电压低于所述第一参考电压时，将所述第一和第二电容器之间的节点连接到接地电势或负电势；第二开关单元，所述第二开关单元当所述第一判断电路判断出所述第一电源电压等于或高于所述第一参考电压时，向所述第一和第二电容器的电源侧接线端提供所述第一电源电压；和偏置电压生成电路，所述偏置电压生成电路当所述第二判断电路判断出所述第一和第二电容器之间的节点的中点电势等于或高于所述第二参考电压时，驱动所述升压电源电路，并向所述第一和第二电容器之间的节点提供从输出自所述升压电源电路的所述第二电源电压得到的预定电压作为中点电势。
10.根据权利要求8所述的在半导体器件中使用的中点电势生成电路，其中，所述偏压提供电路包括级联连接在所述第一电源电压和所述接地电势或负电势之间的第一和第二金属氧化物半导体晶体管；和第四开关单元，所述第四开关单元当所述第一和第二电容器之间的节点电势等于或高于所述第二参考电压时，向所述第一和第二金属氧化物半导体晶体管的栅极提供从所述升压电源电路的输出电压得到的预定电压。
11.根据权利要求9所述的在半导体器件中使用的中点电势生成电路，其中，所述偏压提供电路包括级联连接在所述第一电源电压和所述接地电势或负电势之间的第一和第二金属氧化物半导体晶体管；和第四开关单元，所述第四开关单元当所述第一和第二电容器之间的节点电势等于或高于所述第二参考电压时，向所述第一和第二金属氧化物半导体晶体管的栅极提供从所述升压电源电路的输出电压得到的预定电压。
12.根据权利要求9所述的在半导体器件中使用的中点电势生成电路，其中所述偏压提供电路包括级联连接在所述第一电源电压和所述接地电势或负电势之间的第一和第二金属氧化物半导体晶体管；和第四开关装置，所述第四开关装置当所述第一和第二电容器之间的节点电势等于或高于所述第二参考电压时，向所述第一和第二金属氧化物半导体晶体管的栅极提供从所述升压电源电路的输出电压得到的预定电压。
13.根据权利要求5所述的在半导体器件中使用的中点电势生成电路，其中，所述第一判断电路用作复位电路，所述复位电路当所述半导体器件的电源电压等于或低于预定值时，停止所述内部电路的操作。
14.根据权利要求1所述的在半导体器件中使用的中点电势生成电路，其中，所述第二参考电压被设置为所述电容器的节点的中点电势的下限。
15.根据权利要求1所述的在半导体器件中使用的中点电势生成电路，其中，所述第一参考电压和所述第二参考电压被设置为所述第二电源电压的大约一半。
16.一种在半导体器件中使用的中点电势生成电路，包括升压电源电路，所述升压电源电路将第一电源电压升压至第二电源电压，并将所述第二电源电压提供给所述半导体器件的内部电路；至少两个串联连接的第一和第二电容器；第一分压电阻器电路，所述第一分压电阻器电路对从所述升压电源电路输出的所述第二电源电压分压，以生成上限和下限的两个电压；第二分压电阻器电路，所述第二分压电阻器电路的阻值小于所述第一分压电阻器电路，并且对从所述升压电源电路输出的所述第二电源电压分压，以生成所述上限和下限的两个电压；和偏压提供电路，所述偏压提供电路当所述第一电源电压低于预定值时，基于从所述第二分压电阻器电路输出的所述上限和下限的两个电压，控制被提供给所述第一和第二电容器之间的节点的偏置电压，并且当所述第一电源电压等于或高于所述预定值时，基于从所述第一分压电阻器电路输出的所述上限和下限的两个电压，控制被提供给所述第一和第二电容器之间的节点的所述偏置电压。
17.一种在半导体器件中使用的中点电势生成电路，包括升压电源电路，所述升压电源电路将第一电源电压升压至第二电源电压，并将所述第二电源电压提供给所述半导体器件的内部电路；至少两个串联连接的第一和第二电容器；第一分压电阻器电路，所述第一分压电阻器电路对从所述升压电源电路输出的所述第二电源电压分压，以生成上限和下限的两个电压；第二分压电阻器电路，所述第二分压电阻器电路的阻值小于所述第一分压电阻器电路，并且对从所述升压电源电路输出的所述第二电源电压分压，以生成所述上限和下限的两个电压；第三分压电阻器电路，所述第三分压电阻器电路输出通过对所述第一和第二电容器的中点电势分压而得到的电压；和偏置电压生成电路，所述偏置电压生成电路当所述第一电源电压低于预定值时，将从所述第二分压电阻器电路输出的所述上限和下限与通过所述第三分压电阻器电路分压的电压相比较，并基于所述比较结果，控制被提供给所述第一和第二电容器之间的节点的偏置电压，并且当所述第一电源电压等于或高于所述预定值时，将从所述第一分压电阻器电路输出的所述上限和下限与通过所述第三分压电阻器电路分压的电压相比较，并基于所述比较结果，控制被提供给所述第一和第二电容器之间的节点的偏置电压。
18.根据权利要求16所述的在半导体器件中使用的中点电势生成电路，其中，所述偏置电压生成电路包括第一开关单元，用于当所述第一电源电压低于所述预定值时，选择并输出从所述第二分压电阻器电路输出的所述电压的上限值，并且当所述第一电源电压等于或高于所述预定值时，选择并输出从所述第一分压电阻器电路输出的所述电压的上限值；第二开关单元，用于当所述第一电源电压低于所述预定值时，选择并输出从所述第二分压电阻器电路输出的所述电压的下限值，并且当所述第一电源电压等于或高于所述预定值时，选择并输出从所述第一分压电阻器电路输出的所述电压的下限值；第一比较器电路，所述第一比较器电路将由所述第一开关单元选择的所述上限与所述第三分压电阻器电路的输出电压相比较；第二比较器电路，所述第二比较器电路将由所述第二开关单元选择的所述下限与所述第三分压电阻器电路的输出电压相比较；和金属氧化物半导体晶体管，所述金属氧化物半导体晶体管基于所述第一和第二比较器电路的比较结果控制栅极电压，并向所述第一和第二电容器之间的节点提供与所述栅极电压相对应的电压作为中点电势。
全文摘要
本发明提供了一种在半导体器件中使用的中点电势生成电路。本发明的目的是改善启动在半导体器件中使用的中点电势生成电路时引起的缺陷。当电源电压VDD低于第一参考电压时，偏压生成电路提供接地电势作为偏置电压Vbias，并且将电容器C1和C2的中点电势设置为接地电势。当电源电压VDD等于或高于第一参考电压时，偏压生成电路提供电源电压VDD作为偏置电压Vbias。当偏置电压Vbias等于或高于第二参考电压时，偏压生成电路向电容器C1和C2的节点提供通过对升压电源电路的电源电压VPP分压而得到的电压作为偏置电压Vbias。
文档编号H01L27/108GK1744229SQ20051005384
公开日2006年3月8日 申请日期2005年3月11日 优先权日2004年8月30日
发明者山崎雅文, 竹内淳 申请人:富士通株式会社