专利名称：形成具有凹陷沟道区的场效应晶体管的方法
技术领域：
本发明涉及形成集成电路器件的方法，更具体地，涉及形成场效应晶体管的方法。
背景技术：
随着高度集成的MOSFET的沟道长度减小，短沟道效应和源区/漏区穿通现象的不利影响典型地增加。具体地，由于MOSFET的设计规则减小，由短沟道效应产生的漏电流典型地增加，由此使得某些存储单元(例如，DRAM存储单元)的刷新时间减少。为了限制这些短沟道效应，研制了具有凹陷沟道的MOSFET。这些MOSFET可以包括在半导体衬底中形成的凹陷沟槽，甚至当半导体衬底内的MOSFET的横向尺寸减小时，凹陷沟槽用于支持形成有效较长的沟道区。有效较长沟道区的有效使用也可以减小沟道区中执行相反掺杂的需要，作为一种改变阈值电压的以补偿短沟道效应的方法。
图1-4说明了形成具有凹陷沟道区的MOSFET的常规方法。具体地，图1图示了氧化物-填充的沟槽隔离区15的形成，沟槽隔离区15在半导体衬底10内限定半导体有源区。在半导体衬底10的表面上形成焊盘氧化层20和氮氧化硅层25。焊盘氧化层20和氮氧化硅层25共同地限定掩模层30。在掩模层30上形成光刻胶图形35，光刻胶图形35可以使用常规技术光刻地定义。光刻胶图形35的相邻部分之间的空间“d”限定在后续工序步骤过程中将在衬底10内形成的凹陷沟槽的宽度。如所属领域的技术人员所理解，因为为了获得更高的集成度，当空间“d”减小时，可能发生光刻胶桥接问题。如图2所示，然后使用光刻胶图形35作为刻蚀掩模，刻蚀掩模层30。该刻蚀步骤导致形成共同地限定掩模图形30a的焊盘氧化层图形20a和氮氧化硅层图形25a。在该刻蚀步骤中，可以露出衬底10的表面。而且，因为氮氧化硅层25和焊盘氧化层20相对于沟槽隔离区15之间刻蚀选择率减小，所以可能发生沟槽隔离区15的过刻蚀。该过刻蚀可能导致在沟槽隔离区15内形成凹陷40。在某些情况下，这些凹陷40可以露出沿沟槽隔离区15的侧壁延伸的部分衬底10。
如图3所示，然后除去光刻胶图形，接着使用掩模图形30a作为刻蚀掩模，将凹陷沟槽45有选择地刻蚀到衬底10的步骤。在该刻蚀步骤中，沟槽隔离区15内的凹陷40可能被加深。图4说明了使用清洗步骤去除掩模图形30a。可以包括使衬底10的表面暴露于化学蚀刻剂(例如，氧化物和聚合物残留物蚀刻剂)的该清洗步骤，可能导致沟槽隔离区15内的凹陷40的进一步加深。令人遗憾地，在沟槽隔离区15内形成较深的凹陷40可能导致沿沟槽隔离区15的侧壁露出衬底10。衬底10的这种露出可以支撑在衬底10的有源区内形成寄生晶体管和过多的结泄漏，且由此不利地影响在衬底10内形成的存储器件的刷新性能。因此，尽管有形成具有凹陷沟道区的晶体管的常规方法，但是继续需要较少受在沟槽隔离区内形成凹陷影响的改进方法。
发明内容
根据本发明的实施例形成场效应晶体管的方法包括在其中具有多个沟槽隔离区的半导体衬底上形成第一电绝缘层的步骤，该沟槽隔离区在其间限定有源区。构图第一电绝缘层，以在其中限定相对有源区延伸的多个第一开口。然后形成在其中具有多个第二开口的沟槽掩模，作为相对于已构图的多个第一开口的反向-图像掩模。通过用电绝缘栓塞填充多个第一开口形成该沟槽掩模，然后使用电绝缘栓塞作为刻蚀掩模，深刻蚀已构图的第一电绝缘层。然后通过使用沟槽掩模作为刻蚀掩模刻蚀半导体衬底，在有源区形成多个沟槽。然后形成延伸到多个沟槽中的多个绝缘栅电极。然后在衬底上形成源区/漏区以及接触，以完成晶体管结构。
形成绝缘-栅场效应晶体管的其他方法包括在半导体有源区的表面上形成第一电绝缘层。该第一电绝缘层可以是二氧化硅层和氮氧化硅层的复合。然后构图第一电绝缘层，以在其中限定相对半导体有源区延伸的多个第一开口。然后在有源区上形成具有多个第二开口的沟槽掩模。通过用电绝缘栓塞填充多个第一开口形成沟槽掩模，然后使用电绝缘栓塞作为刻蚀掩模，刻蚀已构图的第一电绝缘层。然后通过使用沟槽掩模作为刻蚀掩模刻蚀半导体有源区，以在有源区内形成多个沟槽。然后用绝缘栅电极填充沟槽。也可以在衬底上形成源区/漏区和接触，以完成晶体管。
图1-4是说明在半导体衬底中形成沟槽的常规方法的中间结构的剖面图。
图5是根据本发明的实施例形成的具有凹陷沟道区的MOSFET阵列的布局图。
图6A-11A是说明根据本发明的实施例形成MOSFET阵列的方法，沿图5中的线A-A′的中间结构的剖面图。
图6B-11B是说明根据本发明的实施例形成MOSFET阵列的方法，沿图5中的线B-B′的中间结构的剖面图。
图12是具有凹陷沟道区的MOSFET阵列的剖面图，其可以通过图6A-11A和6B-11B所示方法形成。
具体实施例方式
现在参考附图更完全地描述本发明，附图中示出了本发明的优选实施例。但是，本发明可以以多种不同的方式体现，不应该认为仅限于在此阐述的实施例；相反，提供这些实施例是为了本公开是彻底的和完整的，且将本发明的范围完全地传递给所属领域的技术人员。相同的标记始终指向相同的单元。
图5说明了具有凹陷沟道区的MOSFET阵列的布局图。在该布局图中，有源区112图示为被器件隔离区115(例如，沟槽隔离区)围绕。用字母“G”标识的区域表示基于沟槽的栅电极形状(例如，参见，图12)。每个有源区112图示为被一对栅电极G覆盖。如现在所述，图6A-11A表示中间结构的剖面图，其说明根据本发明的实施例形成MOSFET阵列的方法。这些截面图沿图5中的线A-A′。此外，图6B-11B表示沿图5中的线B-B′的中间结构的剖面图。
图6A-6B说明在半导体衬底110内形成氧化物-填充的沟槽隔离区115。这些沟槽隔离区115限定在相邻沟槽隔离区115之间延伸的半导体有源区。在半导体衬底110的主表面上形成焊盘氧化层120和氮氧化硅层125。焊盘氧化层120和氮氧化硅层125共同地限定掩模层130。形成掩模层130的这些步骤可以在将沟道控制掺杂剂(未示出)和浅源区/漏区掺杂剂(未示出)注入衬底110内的有源区中的步骤之后。
焊盘氧化层120可以是通过淀积方法或热氧化方法形成的二氧化硅(SiO2)层。典型的淀积方法包括化学气相淀积(CVD)、亚常压化学气相淀积(SACVD)、低压化学气相淀积(LPCVD)和等离子体-增强的化学气相淀积(PECVD)。具体地，焊盘氧化层120可以使用SiH4、Si2H6和N2O气体作为反应气体形成为中温氧化物(MTO)层。焊盘氧化层120可以形成至具有约100的厚度。氮氧化硅层125可以形成至具有约800至约850的厚度范围。但是，也可以形成更薄或更厚的氮氧化硅层。在本发明的选择性实施例中，可以在氮氧化硅层125的位置形成氮化硅层。可以在约500℃至约850℃的温度范围下通过SiH4与NH3反应淀积这种氮化硅层。可以通过氧源气体与SiH4和NH3反应形成氮氧化硅层125。
然后在掩模层130上形成光刻胶图形135，该光刻胶图形135可以是光刻地限定的图形。光刻胶图形135的宽度“CD”限定在后续工序步骤中将在衬底110中形成的凹陷沟槽的宽度。图6A的光刻胶图形135的宽度“CD”可以小于图1的光刻胶图形35的相邻部分之间的空间“d”。通过使用具有窄宽度“CD”的条型照相图形，可以使光刻胶图形135的宽度“CD”较小。但是，用于形成光刻胶图形135的选择性技术可以包括使用光刻胶微调技术，以获得窄宽度“CD”。这种微调技术可以支持在衬底110内形成非常窄的沟槽，对光刻胶桥接具有减小的敏感性。
现在参考图7A-7B，然后使用光刻胶图形135作为刻蚀掩模，刻蚀掩模层130。该刻蚀步骤导致形成共同地限定掩模图形130a的焊盘氧化层图形120a和氮氧化硅层图形125a。在该刻蚀步骤过程中，可以露出衬底110的表面。氮氧化硅层125的刻蚀可以包括使氮氧化硅层125暴露于氟化物和含碳气体如CF4、CHF3、C2F6、C4F8、CH2F2、CH3F、CH4、C2H2或C4F6及其混合物，与氩环境气体一起。因为氮氧化硅层125和焊盘氧化物层120相对于沟槽隔离区115之间减小的刻蚀选择率，所以可能发生沟槽隔离区115的过刻蚀。该过刻蚀可能导致在沟槽隔离区115内形成凹陷140。在某些情况下，由于照相的未对准，这些凹陷140可以露出沿沟槽隔离区115的侧壁延伸的部分衬底110。
如图8A-8B所示，通过执行清洗步骤除去光刻胶图形135，然后在氮氧化硅层图形125a上保形性淀积覆盖电绝缘层(例如，二氧化硅层)。可以通过在氮氧化硅层图形125a上淀积硼磷硅玻璃(BPSG)层、旋涂玻璃层(SOG)、不掺杂的硅玻璃层(USG)、可流动的氧化物层、 Si-O-H基(FOX)层或二氧化硅层形成该覆盖电绝缘层。可以使用高密度等离子体化学气相淀积(HDP-CVD)技术形成二氧化硅层。也可以使用等离子体形成正硅酸乙酯(TEOS)玻璃层，作为覆盖电绝缘层。然后使用氮氧化硅层图形125a平整覆盖电绝缘层，以探测平整步骤的端点。该平整步骤可以包括化学机械地抛光(CMP)覆盖层，导致形成多个电绝缘栓塞142。如所示，这些电绝缘栓塞142有利地填充沟槽隔离区115内的凹陷140和掩模图形130a中的开口。
如图9A-9B所示，在形成电绝缘栓塞142之后，从衬底110除去氮氧化硅层图形125a。可以通过执行刻蚀步骤除去该氮氧化硅层图形125a。该刻蚀步骤可以是湿法刻蚀步骤(例如，磷剥离(stripping))。氮氧化硅层图形125a的除去露出焊盘氧化物层图形120a。然后执行一系列的刻蚀步骤，以除去焊盘氧化物层图形120a和有选择地刻蚀衬底110，由此形成延伸到衬底110内的有源区中的多个沟槽145。这些沟槽145可以形成至约1000至约1500的深度范围。可以使用Cl2和SF6的混合气体执行刻蚀衬底110的此步骤，如反应离子刻蚀(REI)步骤。在这些刻蚀步骤过程中，电绝缘栓塞142用作刻蚀掩模(used an etchingmask)。这些电绝缘栓塞142表示由氮氧化硅层图形125a限定的掩模的“反相”。意味着栓塞142之间的“负”开口的宽度表示氮氧化硅层图形125a中的“正”特征的宽度。一旦形成了沟槽145，可以使用电绝缘栓塞142作为注入掩模执行离子注入步骤，以将掺杂剂(未示出)注入沟槽145的底部。
现在参考图11A-11B，从衬底110内的有源区表面除去电绝缘栓塞142。例如，可以通过使衬底110暴露于稀释的HF溶液或缓冲氧化物蚀刻剂执行该除去步骤。该除去步骤也从沟槽隔离区115除去电绝缘栓塞142的上部。电绝缘栓塞142的剩余下部表示电绝缘栓塞残留物142′。为了防止除去步骤在沟槽隔离区115内形成显著的凹陷，可以减小电绝缘栓塞142的高度(例如参见，图8A-8B，9A-9B，10A-10B)。可以根据在有源区内形成沟槽145的过程中执行的刻蚀步骤的选择率程度，决定电绝缘栓塞142的实际高度。如果氧化物层选择率大于约10∶1(这是典型的条件)，那么电绝缘栓塞142的高度可以设为约300A。该希望的高度应该通过控制掩模图形130a的厚度来设置。
仍参考图11A-11B，还可以使用化学干法刻蚀(CDE)技术刻蚀半导体衬底110，该技术操作地为从沟槽145的上拐角和沟槽145的圆滑下拐角除去未刻蚀的硅。如图12所示，可以执行附加的工序步骤，以限定具有凹陷沟道区的多个绝缘栅电极G，这支持在通态正向导电过程中缠绕沟槽145的底部的反相-层沟道。可以通过在衬底110上保形地淀积栅绝缘层150，如图11A-11B所示，然后构图栅绝缘层150，来形成这些栅电极G，以致它延伸到沟槽145的相邻底部和侧壁。该栅绝缘层150可以是例如二氧化硅膜、氧化钛层或氧化钽层。然后用多晶硅栅层155填充沟槽145，该多晶硅栅层155也在衬底110的表面上延伸。可以使用低压化学气相淀积(LPCVD)技术在约500℃至约700℃的范围温度下淀积该栅极层155。当形成栅极层155时可以通过将掺杂剂(例如，n型掺杂剂)注入栅极层155或通过使用就地掺杂技术增加淀积的栅极层155的导电性。
然后在多晶硅栅层155上形成并构图栅金属层160(例如，WSi层)和电绝缘栅覆盖层165，以限定相对有源区延伸的多个栅电极G和在沟槽隔离区115上延伸的多个栅极结构。在栅电极G的侧壁和栅极结构上形成侧壁绝缘隔片170。然后在源区/漏区175的形成过程中，可以使用栅覆盖层165和侧壁绝缘隔片170作为离子-注入掩模。可以通过将源区/漏区掺杂剂注入有源区的露出部分形成这些源区/漏区175，然后退火衬底110以推进掺杂剂。
由此，根据本发明的实施例形成场效应晶体管的方法包括在其中具有多个沟槽隔离区115的半导体衬底110上形成第一电绝缘层130的步骤，该多个沟槽隔离区115在其间限定有源区。然后构图第一电绝缘层130，以在其中限定相对半导体有源区延伸的多个第一开口。然后通过用电绝缘栓塞142填充该多个第一开口形成在其中具有多个第二开口的沟槽掩模，然后使用电绝缘栓塞142作为刻蚀掩模，深刻蚀已构图的第一电绝缘层130a。然后通过使用沟槽掩模作为刻蚀掩模来刻蚀半导体衬底110，在有源区形成多个沟槽145。然后形成延伸到多个沟槽145的多个绝缘栅电极G。
在附图和说明书中，已公开了本发明的典型的优选实施例，以及尽管采用了特定术语，但是它们仅是用于通用和描述的性质，而并非限制目的，在下面的权利要求中阐述了本发明的范围。
权利要求
1.一种形成绝缘-栅场效应晶体管的方法，包括在其中具有多个沟槽隔离区的半导体衬底上形成第一电绝缘层，该多个沟槽隔离区在其间限定有源区；构图所述第一电绝缘层，以在其中限定相对所述有源区延伸的多个第一开口；通过用电绝缘栓塞填充所述多个第一开口形成在其中具有多个第二开口的沟槽掩模，然后使用所述电绝缘栓塞作为刻蚀掩模，刻蚀所述已构图的第一电绝缘层；通过使用所述沟槽掩模作为刻蚀掩模刻蚀所述半导体衬底，在所述有源区形成多个沟槽；以及形成延伸到所述多个沟槽中的多个绝缘栅电极。
2.如权利要求1所述的方法，其中形成多个绝缘栅电极的所述步骤是在使用所述绝缘栅电极作为注入掩模将源区/漏区掺杂剂注入所述有源区的步骤之后。
3.如权利要求1所述的方法，其中所述多个第一开口大于所述多个第二开口。
4.如权利要求1所述的方法，其中构图所述第一电绝缘层的所述步骤包括刻蚀所述多个沟槽隔离区，以在其中限定多个凹陷；以及其中形成沟槽掩模的所述步骤包括用电绝缘栓塞填充在沟槽隔离区中的所述多个凹陷。
5.如权利要求1所述的方法，其中形成多个绝缘栅电极的所述步骤包括形成延伸到所述多个沟槽中的多晶硅栅电极和在所述多晶硅栅电极的侧壁上形成电绝缘侧壁隔片。
6.如权利要求1所述的方法，其中形成第一电绝缘层的所述步骤包括在所述半导体衬底的表面上形成二氧化硅膜，然后在所述二氧化硅膜上形成氮氧化硅层。
7.如权利要求6所述的方法，其中构图所述第一电绝缘层的所述步骤包括依次刻蚀所述氮氧化硅层和所述二氧化硅层，以露出所述半导体衬底的表面。
8.如权利要求7所述的方法，其中形成沟槽掩模的步骤，包括刻蚀所述氮氧化硅层以露出所述二氧化硅层；以及其中形成多个沟槽的所述步骤包括依次刻蚀所述二氧化硅膜和所述半导体衬底。
9.一种形成具有凹陷沟道区的绝缘栅-场效应晶体管的方法，包括在半导体有源区的表面上形成第一电绝缘层；构图所述第一电绝缘层，以在其中限定相对半导体有源区延伸的多个开口；通过用电绝缘栓塞填充所述多个第一开口形成在其中具有多个第二开口的沟槽掩模，然后使用所述电绝缘栓塞作为刻蚀掩模，刻蚀所述已构图的第一电绝缘层；通过使用所述沟槽掩模作为刻蚀掩模刻蚀所述半导体有源区，在所述有源区中形成多个沟槽；形成延伸到所述多个沟槽中的多个绝缘栅电极。
10.如权利要求9所述的方法，其中形成多个绝缘栅电极的所述步骤在使用所述绝缘栅电极作为注入掩模将源区/漏区掺杂剂注入所述半导体有源区的步骤之后。
11.如权利要求9所述的方法，其中所述多个第一开口大于所述多个第二开口。
12.如权利要求9所述的方法，其中形成多个绝缘栅电极的所述步骤包括形成延伸到所述多个沟槽中的多晶硅栅电极和在所述多晶硅栅电极的侧壁上形成电绝缘侧壁隔片。
13.如权利要求9所述的方法，其中形成第一电绝缘层的所述步骤包括在半导体衬底的表面上形成二氧化硅膜，然后在二氧化硅膜上形成氮氧化硅层。
14.如权利要求13所述的方法，其中构图第一电绝缘层的所述步骤包括依次刻蚀氮氧化硅层和二氧化硅层，以露出半导体衬底的表面。
15.如权利要求14所述的方法，其中形成沟槽掩模的所述步骤包括刻蚀氮氧化硅层，以露出二氧化硅膜；以及其中形成多个沟槽的所述步骤包括依次刻蚀二氧化硅膜和半导体衬底。
16.一种形成具有基于沟槽的栅电极的绝缘栅-场效应晶体管的方法，包括在半导体有源区的表面上形成第一电绝缘层；构图所述第一电绝缘层，以在其中限定相对所述半导体有源区延伸的多个第一开口；淀积第二电绝缘层，第二电绝缘层在所述已构图的第一电绝缘层上延伸并进入所述多个开口；平整所述第二电绝缘层，以在所述多个开口中限定多个电绝缘栓塞；通过使用所述多个电绝缘栓塞作为刻蚀掩模依次刻蚀所述已构图的第一电绝缘层和所述半导体有源区，在所述半导体有源区中形成多个沟槽；以及然后形成延伸到所述多个沟槽中的多个绝缘栅电极。
17.如权利要求16所述的方法，其中形成多个绝缘栅电极的所述步骤在通过使用所述多个绝缘栅电极作为注入掩模将源区/漏区掺杂剂注入所述半导体有源区中，在所述半导体有源区中形成源区和漏区的步骤之前。
全文摘要
形成场效应晶体管的方法包括在其中具有多个沟槽隔离区的半导体衬底上形成第一电绝缘层的步骤，该多个沟槽隔离区在其间限定有源区。然后构图第一电绝缘层，以在其中限定相对有源区延伸的多个第一开口。然后通过用电绝缘栓塞填充该多个第一开口，形成在其中具有多个第二开口的沟槽掩模，然后使用电绝缘栓塞作为刻蚀掩模，刻蚀已构图的第一电绝缘层。然后通过使用沟槽掩模作为刻蚀掩模刻蚀半导体衬底，在有源区形成多个沟槽。然后形成延伸到多个沟槽中的多个绝缘栅电极。
文档编号H01L29/78GK1702845SQ200510074070
公开日2005年11月30日 申请日期2005年5月30日 优先权日2004年5月28日
发明者郑圣勋, 南炳允, 池京求 申请人:三星电子株式会社