专利名称：制造具有电阻尖端的半导体探针的方法
技术领域：
本发明涉及制造具有均匀高度的电阻尖端(resistive tip)的半导体探针的方法。
背景技术：
随着对于诸如便携式通信终端的电子器件的需求增加，需要超小型和高度集成的非易失记录介质。常规的硬盘不能以紧凑的形式容易地制造而闪存的高度集成难于获得。因此，已经研究了利用扫描探针的信息存储器件。
在各种扫描探针显微镜(SPM)技术中使用了扫描探针。例如，扫描探针用于扫描隧道显微镜(STM)，其通过探测在扫描探针和样品之间流动的电流复制信息；用于原子力显微镜(AFM)，其利用的是扫描探针和样品之间的原子力；用于磁力显微镜(MFM)，其利用的是磁场和磁化探针之间的力；用于扫描近场光学显微镜(SNOM)，改善了依据可见光的波长的分辨率的极限；和用于静电力显微镜(EFM)，其利用的是探针和样品之间的静电力。
为了利用SPM技术记录和复制具有高速和高密度的信息，必须探测在具有几十纳米的直径的小区域上的表面电荷，且必须以阵列方式制造悬臂来改善记录和复制的速度。
国际专利申请No.WO 03/096409公开了一种制造具有电阻尖端的半导体探针。该方法包括在基板上形成条状的掩模，且通过离子注入和退火工艺在掩模下形成电阻区。之后，通过利用光掩模蚀刻该掩模形成矩形形状的掩模，该光掩模具有垂直于该掩模的条形形状，且通过利用矩形形状掩模蚀刻基板形成其中的电阻区自对准的尖端。
图1是说明利用矩形形状的掩模形成电阻尖端的常规方法的附图。
参考图1，当利用具有大约2μm的宽度的矩形形状掩模16蚀刻基板10的上表面时，形成由电极区11和12以及电阻区14组成的峰形成部分(peakforming portion)。此刻，在掩模16下形成的尖端颈部的宽度W依据蚀刻的程度改变。尖端颈部的宽度W是决定尖端高度的重要参数。当在去除矩形掩模16之后执行用于形成尖锐峰的热氧化工艺时，尖端的高度可以随尖端颈部的宽度W而变化。在利用成为阵列的多个悬臂的扫描探针装置中，尖端的高度必须均匀。如果尖端的高度不均匀，在采用悬臂同时读和写的时候就存在问题。为了调整尖端的高度到大约1μm，尖端颈部的宽度W可以控制到约300nm。蚀刻工艺期间的尖端颈部的宽度W利用光学显微镜通过掩模16由一黯淡的阴影(faint shadow)测量。
但是，由于尖端颈部的宽度W由黯淡的阴影估计，所以利用光学显微镜测量尖端颈部宽度W不准确。因此，存在尖端的高度没有在期望的范围内制造的缺陷。
发明内容
本发明提供了一种制造具有均匀高度的半导体探针的方法。
依据本发明的一方面，提供有一种制造具有电阻尖端的半导体探针的方法，该方法包括依次在掺杂有第一掺杂剂的硅基板上形成第一和第二掩模膜(mask film)；在除了第一和第二掩模膜之外的硅基板的区域上通过高度掺杂第二掺杂剂形成第一和第二半导体电极区；在第一和第二半导体电极区的外围区域上通过退火硅基板形成轻度掺杂第二掺杂剂的电阻区；以预定的形状构图第一和第二掩模膜；在第一掩模膜下通过蚀刻除了构图的掩模膜之外的硅基板的上表面形成具有第一宽度的尖端颈部部分；通过蚀刻所暴露的第一掩模膜形成相应于尖端颈部部分的第三掩模膜；在去除第二掩模膜之后通过利用第三掩模膜作为掩模蚀刻硅基板将尖端颈部的宽度形成至预定的第二宽度；在去除第三掩模膜之后通过退火硅基板形成电阻尖端；和通过蚀刻硅基板形成悬臂来在悬臂的端部分上设置电阻尖端，其中第一和第二掩模膜具有不同的蚀刻选择性。
形成电阻区可以包括通过从第一和第二半导体电极区扩散的电阻区彼此接触来形成尖端的峰形成部分。
构图第一和第二掩模膜可以包括在形成垂直于掩模膜的条状光致抗蚀剂之后通过执行蚀刻工艺形成矩阵形状的掩模膜。
将尖端颈部的宽度形成至预定的第二宽度可以还包括利用内嵌(in-line)扫描电子显微镜测量第一宽度，且当第一宽度大约第二宽度时，通过利用第三掩模作为掩模蚀刻硅基板的上表面将尖端颈部的宽度形成至预定的第二宽度。
形成电阻尖端可以包括在硅基板的表面处形成具有预定厚度的氧化物膜；通过退火已从其去除第三掩模膜的硅基板由电阻区的接触形成尖端的峰形成部分；通过去除氧化物膜来尖锐化峰形成部分。
第一掩模膜可以是氧化硅且第二掩模膜可以是氮化硅。
第一掩模膜可以是氮化硅且第二掩模膜可以是氧化硅。
通过参考附图的本发明的实施例的详细描述，本发明的以上和其它特征和优点将变得更加明显，其中图1是说明利用具有矩形形状的掩模形成电阻尖端的常规方法的图；图2是示出依据本发明制造的具有电阻尖端的半导体探针的结构的透视图；图3A到3M是用于说明依据本发明的实施例制造半导体探针的方法的视图；以及图4和5是用于说明依据本发明的制造方法制造的电阻尖端的运转的视图。
具体实施例方式
现将参考显示本发明的实施例的附图更加全面地描述本发明。在附图中，层和区的厚度为了清晰被放大。
图2是依据本发明制造的具有电阻尖端的半导体探针的结构的透视图。
参考图2，绝缘层44形成于硅基板31上且金属电极46形成于绝缘层44上。悬臂42形成为从硅基板31的表面延伸，且形成在悬臂42的端表面的垂直方向上具有金字塔形状的电阻尖端30。用第二掺杂剂高度掺杂的第一和第二半导体电极区32和34形成于电阻尖端30的坡面上，且用第二掺杂剂轻度掺杂的电阻区36形成于电阻尖端30的峰。第一和第二半导体电极区32和34电连接到电阻区36，且通过悬臂42连接到金属电极46。
图3A到3M是用于说明依据本发明的实施例制造半导体探针的方法的视图。
首先，在用第一掺杂剂掺杂的硅基板31的表面上形成诸如氧化硅膜的第一掩模膜33，且在第一掩模膜33上形成诸如氮化硅膜的第二掩模膜35。第一和第二掩模膜33和35由具有不同蚀刻选择性的材料形成。在第二掩模膜35上沉积光致抗蚀剂37。在光致抗蚀剂37的上方设置条状掩模38(参考图3A)。
接下来，通过利用掩模38的曝光、显影和蚀刻工艺来构图光致抗蚀剂37。如图3B所示，形成具有条状的第一掩模膜33a和第二掩模膜35a。第一掩模膜33a和第二掩模膜35a的宽度形成为大致2μm。如图3B所示，通过在除了第一掩模膜33a之外的硅基板31上高度掺杂第二掺杂剂来形成第一和第二半导体电极区32和34。由于它们具有非常低的比电阻(specificresistance)，第一和第二半导体电极区32和34充当导体。
接下来，通过执行退火工艺将第一和第二半导体电极区32和34之间的宽度减小到小于掩模膜33a的宽度。如图3C所示，当用第二掺杂剂高度掺杂的第一和第二半导体电极区32和34扩展时，通过将第二掺杂剂扩散入相邻于高度掺杂区的区域来形成轻度掺杂区，即，电阻区36。第一掩模膜33a下的电阻区36形成电阻尖端的峰形成部分，其在后描述。或者，可以在热氧化工艺中执行形成峰形成部分的工艺，其将在后描述。
接下来，在硅基板31上沉积光致抗蚀剂41来覆盖第一和第二掩模膜33a和35a，且如图3D所示，在第一和第二掩模膜33a和35a上方在垂直于掩模膜33a和35a的方向上设置条状光掩模40。然后，通过执行曝光、显影和蚀刻工艺形成具有与光掩模40相同形状的光致抗蚀剂层41a。
接下来，通过依次蚀刻没有被光致抗蚀剂层41a覆盖的第一和第二掩模膜33a和35a来形成具有矩形形状的掩模膜33b和35b(参考图3F)。
接下来，如图3G所示，在去除光致抗蚀剂层41a之后，利用掩模膜33b和35b湿法或干法蚀刻硅基板31。此刻，执行第一蚀刻持续预定的时间来获得大于目标宽度300nm的尖端颈部宽度。图3H和3I分别是示出第一蚀刻结果产品的透视图和横截面图。蚀刻的产品的尖端颈部的宽度W’可以利用光学显微镜观察，但是尖端颈部的准确宽度W’不能由光学显微镜观测。
接下来，通过选择性蚀刻第一掩模膜33b来去除第一掩模膜33b所暴露的部分。如图3J和3K所示，形成相应于尖端宽度的宽度W’的部分的第三掩模膜33c。
当蚀刻第二掩模膜35b时，如图3L所示，只有相应于尖端颈部的第三掩模膜33c保留。
接下来，利用内嵌扫描电阻显微镜(SEM)可以准确测量尖端颈部的宽度W’。当确认尖端颈部的宽度W’大约300nm时，二次蚀刻硅基板31的上表面。通过利用SEM观测尖端基板的宽度W”可以重复二次蚀刻。因此，可以控制结果产品的尖端颈部的宽度W’接近于目标宽度300nm。
接下来，在去除第三掩模膜33c之后，当在氧化环境下退火硅基板31时，在硅基板31的上表面上形成具有预定厚度的氧化硅膜(未显示)，且如果去除氧化硅膜，则峰形成部分变得渐细。即，形成了尖端30的峰。在执行热氧化工艺的同时，可以一起执行通过交迭分开的电阻区36和尖锐化尖端30形成峰形成部分。
接下来，通过利用常规半导体工艺蚀刻硅基板31形成悬臂42，以将尖端30设置在一端。之后，通过连接第一和第二半导体电极区32和34到电极焊盘46来获得如图3M所示的半导体探针，电极焊盘46通过硅基板31上的绝缘层44来绝缘。
在依据本发明的实施例的制造半导体探针的方法中，在通过执行离子注入来形成第一和第二半导体电极区32和34来制造尖端30之前，可以执行好的光蚀刻工艺，且通过热扩散工艺可以容易地形成电阻区36。
图4示出依据本发明制造的具有电阻尖端的半导体探针的尖端部分。
参考图4，半导体探针的尖端50包括用第一掺杂剂掺杂的尖端50的本体58、由轻度掺杂第二掺杂剂形成的且设置于尖端50的峰上的电阻区56、和用第二掺杂剂高度掺杂且形成于尖端50的坡表面上的第一和第二半导体电极区52和54，在坡表面之间具有电阻区56。这里，如果第一掺杂剂是p型掺杂剂，则第二掺杂剂是n型掺杂剂，而如果第一掺杂剂是n型掺杂剂，则第二掺杂剂是p型掺杂剂。
记录介质的表面电荷57的电荷差异导致电场的尺寸差异，且电场的尺寸差异导致电阻区56的电阻值的差异。电阻值的差异是探测表面电荷的极性和大小的基础。
图5是图4中半导体探针的尖端50的放大的端部。
参考图5，形成于电阻区56的耗尽区68通过由表面负电荷57产生的电场逐渐扩展入第一和第二半导体电极区52和54。即使因为耗尽区68为非导体，减小了电阻区56的电阻，引起电阻区56的电阻变化，耗尽区68未扩展入第一和第二半导体电极区52和54，电阻尖端50也可以探测表面电荷57的极性和大小。依据本发明的实施例的半导体探针与常规的探针相比具有卓越的灵敏度，因为与常规的FET尖端相比半导体探针的尖端具有低阈值电场值。
依据制造本发明的具有电阻尖端的半导体探针的方法，可以通过上述的自对准方法在尖端端部的中心形成设置于半导体电极区之间的电阻区。因为通过热扩散工艺可以形成用掺杂剂轻度掺杂的电阻区，所以简化了制造工艺。
而且，在利用具有不同蚀刻选择性的双掩模形成均匀的尖端颈部之后，可以通过执行尖端尖锐化工艺形成均匀高度的尖端。因此，通过在悬臂阵列上均匀地形成尖端的高度，该尖端可以用于执行多次读和写的信息装置。
而且，当以上述方法制造的探针用于大容量且利用扫描探针技术的超微小信细存储装置时，该探针可以用作可以通过探测小区域中的电荷来记录和复制信息的装置。
虽然参考其示范性实施例具体显示和描述了本发明，然而本领域的一般技术人员可以理解在不脱离由权利要求所界定的本发明的精神和范围内，可以做出形式和细节上的不同变化。
权利要求
1.一种制造具有电阻尖端的半导体探针的方法，包括依次在掺杂有第一掺杂剂的硅基板上形成第一和第二掩模膜，且在除了第一和第二掩模膜之外的硅基板的区域上通过高度掺杂第二掺杂剂形成第一和第二半导体电极区；通过退火所述硅基板在所述第一和第二半导体电极区的外围区域上形成轻度掺杂第二掺杂剂的电阻区；以预定的形状构图第一和第二掩模膜；通过蚀刻除了构图的所述掩模膜之外的所述硅基板的上表面在第一掩模膜下形成具有第一宽度的尖端颈部部分；通过蚀刻所暴露的第一掩模膜形成相应于所述尖端颈部部分的第三掩模膜；在去除第二掩模膜之后，通过利用第三掩模膜作为掩模蚀刻所述硅基板将尖端颈部的宽度形成至预定的第二宽度；在去除第三掩模膜之后，通过退火所述硅基板形成电阻尖端；和通过蚀刻所述硅基板形成悬臂以在悬臂的端部分上设置电阻尖端，其中，所述第一和第二掩模膜具有不同的蚀刻选择性。
2.如权利要求1所述的方法，其中，所述电阻区的形成包括通过从第一和第二半导体电极区扩散的所述电阻区彼此接触来形成所述尖端的峰形成部分。
3.如权利要求1所述的方法，其中，所述第一和第二掩模膜的构图包括在形成垂直于所述掩模膜的条状光致抗蚀剂之后通过执行蚀刻工艺形成矩阵形状的掩模膜。
4.如权利要求1所述的方法，其中，将所述尖端颈部的宽度形成到预定的第二宽度还包括利用内嵌扫描电子显微镜测量所述第一宽度；和当所测量的第一宽度大于第二宽度时，通过利用第三掩模作为掩模蚀刻所述硅基板的上表面将所述尖端颈部的宽度形成至预定的第二宽度。
5.如权利要求1所述的方法，其中，所述电阻尖端的形成包括在所述硅基板的表面处形成具有预定厚度的氧化物膜，且通过退火已从其去除第三掩模膜的所述硅基板由所述电阻区的接触形成所述尖端的峰形成部分。
6.如权利要求2所述的方法，其中，所述电阻尖端的形成包括通过退火已从其去除第三掩模膜的所述硅基板，在所述硅基板的表面处形成具有预定厚度的氧化物膜；和通过去除所述氧化物膜尖锐化所述峰形成部分。
7.如权利要求1所述的方法，其中，所述第一掩模膜是氧化硅且第二掩模膜是氮化硅。
8.如权利要求1所述的方法，其中，所述第一掩模膜是氮化硅且第二掩模膜是氧化硅。
9.如权利要求1所述的方法，其中，所述第一掺杂剂是p型掺杂剂且第二掺杂剂是n型掺杂剂。
10.如权利要求1所述的方法，其中，所述第一掺杂剂是n型掺杂剂且第二掺杂剂是p型掺杂剂。
全文摘要
本发明涉及一种制造具有电阻尖端的半导体探针的方法。该方法包括在硅基板上形成具有矩形形状的第一和第二掩模膜；第一次蚀刻硅基板的上表面；通过蚀刻第一掩模膜形成相应于尖端颈部宽度的第三掩模膜；通过利用第三掩模膜作为掩模第二次蚀刻硅基板形成尖端颈部的宽度到预定的宽度；且在去除第三掩模膜之后通过退火硅基板形成峰形成部分。可以制造具有均匀高度和尖端颈部具有均匀宽度的半导体探针。
文档编号H01L21/66GK1755839SQ200510092308
公开日2006年4月5日 申请日期2005年8月26日 优先权日2004年8月27日
发明者朴哲民, 朴弘植, 高亨守, 洪承范 申请人:三星电子株式会社