专利名称：用于制造液晶显示设备的薄膜晶体管的方法
技术领域：
本发明涉及一种用于制造液晶显示(LCD)设备的方法，更具体地，涉及一种在顶栅型(top-gate type)多晶硅CMOS工艺中采用衍射曝光来制造LCD设备的方法。
背景技术：
近年来，LCD设备因其功耗低、便携性好、附加值高而作为下一代高技术显示设备受到关注。LCD设备包含位于包括薄膜晶体管(TFT)的阵列基板与滤色器基板之间的液晶。LCD设备利用因液晶的各向异性导致的折射差来显示图像。
目前采用的一种LCD设备是有源矩阵型液晶显示器(AM-LCD)，其包括以矩阵排列的TFT和像素电极。AM-LCD具有优异的分辨率并能很好地显示运动图像。因为氢化非晶硅(a-Si:H)可以采用低温工艺和低廉的绝缘基板进行制造，因此在TFT中主要使用氢化非晶硅。然而，氢化非晶硅具有不规则的原子排列，故而具有较弱的Si-Si键和不饱和键(dangling bond)。因此，当向非晶硅照射光或施加电磁场时，非晶硅将转变成为准稳态。所以，当在薄膜晶体管设备中采用非晶硅时，就会产生有关稳定性的问题。并且，由于非晶硅具有很小的场效迁移率(0.1-1.0cm2/V*s)，所以非晶硅不能用于驱动电路中。
近年来，正在研制和开发采用多晶硅薄膜晶体管的LCD设备。由于多晶硅的场效迁移率比非晶硅的大100至200倍，所以多晶硅的响应速度快且对温度和光的稳定性好。此外，多晶硅还具有可以在同一基板上形成驱动电路的优点。
下面将参照附图，详述采用多晶硅来制造LCD设备中的薄膜晶体管的常规方法。
图1是示出根据现有技术形成有驱动电路部分的LCD设备的示意图。
参照图1，在绝缘基板1上形成驱动电路部分5和像素部分3。像素部分3排列在绝缘基板1的中央。另外，选通驱动电路部分5a和数据驱动电路部分5b分别排列在像素部分3的相互垂直的一侧和另一侧。在像素部分3处，与选通驱动电路部分5a连接的多条选通线7和与数据驱动电路部分5b连接的多条数据线9相互交叉。在以相邻的选通线7和相邻的数据线9为边界的区域所限定的像素区P处形成像素电极10。另外，在各选通线7和数据线9的交叉处形成与像素电极10连接的薄膜晶体管T。
选通驱动电路部分5a和数据驱动电路部分5b分别与外部信号输入端12连接。选通驱动电路部分5a和数据驱动电路部分5b控制通过外部信号输入端12输入的外部信号，然后通过选通线7和数据线9将显示控制信号和数据信号提供给像素部分3。
在驱动电路部分中形成具有反相器互补金属氧化物半导体(CMOS)结构的薄膜晶体管(未示出)，以使得选通驱动电路部分5a和数据驱动电路部分5b将所输入的信号正确地输出。在要求快速信号处理的驱动电路部分薄膜晶体管中采用CMOS结构。以互补方法对CMOS结构中的n型和p型半导体进行电气控制从而控制流经其中的电流。
下面将参照图2来说明CMOS结构的驱动电路部分中的n型TFT结构、p型TFT结构以及阵列基板的像素部分的开关器件。图2是示出根据现有技术的像素部分的开关器件和驱动电路部分的具有CMOS结构的薄膜晶体管的剖视图。
参照图2，在常规的像素部分的开关器件I中，在基板20的整个表面上形成由诸如SiO2的无机绝缘材料构成的缓冲层25。在缓冲层25上形成半导体层30，并在半导体层30的整个表面上形成栅绝缘层45。
在栅绝缘层45上形成栅极50，并在栅极50上形成层间绝缘层。在栅绝缘层45和层间绝缘层70中形成用以接触半导体层30的半导体层接触孔73a和73b。在层间绝缘层70上形成分别与半导体层接触孔73a和73b连接、并以一定间隔与栅极50隔开的源极80a和漏极80b。
在漏极80b上形成包括漏极接触孔95的钝化膜90，并在钝化膜90上形成通过漏极接触孔95与漏极80b连接的像素电极97。
位于栅绝缘层45的下面区域、与栅极50对应的半导体层30形成有源层30a，而位于栅绝缘层45的下面区域、接触源极80a和漏极80b的半导体层30是n+掺杂的，从而形成n型欧姆接触层30c。在有源层30a和n型欧姆接触层30c之间形成n-掺杂的轻掺杂漏极(LDD)层30b。LDD层30b以低浓度被掺杂来扩散热载流子，从而防止电流泄漏并防止导通电流的损耗。
更具体地，以与形成像素部分的开关器件的沟道层、欧姆层、LDD层、栅极、以及源极/漏极相同的工艺来形成驱动电路部分的具有CMOS结构的薄膜晶体管的沟道层、欧姆层、LDD层、栅极、以及源极/漏极。驱动电路部分的具有CMOS结构的薄膜晶体管具有包括n+掺杂半导体层35的薄膜晶体管部分II，以及包括p+掺杂半导体层40的薄膜晶体管部分III。为方便起见，以II和III的顺序对相同的器件标以标号。
在形成有缓冲层25的透明绝缘基板20上以预定间隙形成n型半导体层35和p型半导体层40，并在n型半导体层35和p型半导体层40的整个表面上形成栅绝缘层45。在栅绝缘层45上形成栅极55和60。
在形成有栅极55和60的基板的整个表面上形成包括半导体层接触孔75a、75b、77a和77b的层间绝缘层70。在层间绝缘层70上形成分别通过半导体层接触孔75a、75b、77a和77b接触n型半导体层35和p型半导体层40的源极83a和87a以及漏极83b和87b。在源极83a和87a以及漏极83b和87b的整个表面上形成钝化膜90。
位于栅绝缘层45的与栅极55对应的下面区域处的n型半导体层35形成有源层35a，而位于栅绝缘层45的与源极83a和漏极83b接触的下面区域处的n型半导体层35形成n+掺杂的n型欧姆接触层35c。在有源层35a和n型欧姆接触层35c之间形成n-掺杂的轻掺杂漏极(LDD)层35b。
在p型半导体层40中，空穴是载流子。因此，当与n型薄膜晶体管相比时，p型薄膜晶体管的载流子退化以及电流泄漏并不大。因此，可以不必形成LDD层。位于栅绝缘层45的与栅极60对应的下面区域处的半导体层形成有源层40a，而有源层40a的外围区域形成p型欧姆接触层40c。
下面参照图3和图4A至4H，详细说明常规LCD设备中像素部分的开关器件和驱动电路部分中的具有CMOS结构的薄膜晶体管的制造方法。
图3是示出应用于制造常规LCD设备中像素部分的开关器件和驱动电路部分中的具有CMOS结构的薄膜晶体管的方法的掩模工艺的流程图。图4A至4H是分别示出根据现有技术的像素部分的开关器件以及驱动电路部分中的具有CMOS结构的薄膜晶体管的制造工艺的剖视图。
参照图3，用于制造LCD设备的薄膜晶体管的常规方法为第一掩模工艺(S10)，用于在基板上形成半导体层；第二掩模工艺(S20)，用于在半导体层上形成像素部分和驱动电路部分的栅极；第三掩模工艺(S30)，用于在像素部分和驱动电路部分的半导体层的一侧选择性地掺杂n+杂质；第四掩模工艺(S40)，用于在驱动电路部分的半导体层的另一侧选择性地掺杂p+杂质；第五掩模工艺(S50)，用于形成源极/漏极接触孔以露出其上形成有杂质的半导体层；第六掩模工艺(S60)，用于在源极/漏极接触孔处形成源极/漏极；第七掩模工艺(S70)，用于在包括源极/漏极在内的基板的整个表面上形成的钝化膜上形成接触孔；以及第八掩模工艺(S80)，用于在钝化膜的接触孔处形成像素电极。
参照图4A至4H详述以八掩模工艺制造用于LCD设备的薄膜晶体管的常规方法。
如图4A所示，在透明绝缘基板20的整个表面上淀积诸如SiO2的无机绝缘材料，从而形成缓冲层25。然后，在形成有缓冲层25的基板20的整个表面上淀积非晶硅a-Si。然后，使非晶硅a-Si脱氢，并对经脱氢的非晶硅a-Si进行激光结晶，从而将非晶硅层结晶为多晶硅层。
然后，通过第一掩模工艺S10对多晶硅层进行构图，从而形成半导体层30、35和40。
如图4B所示，在形成有半导体层30、35和40的基板20的整个表面上淀积二氧化硅，从而形成栅绝缘层45。
随后，在栅绝缘层45上淀积诸如钼的金属材料，并通过第二掩模工艺S20在其上形成栅极50、55和60。采用栅极50、55和60作为掩模，通过离子注入在基板20的整个表面上进行n-轻掺杂漏极(LDD)掺杂。位于像素部分和驱动电路部分的栅极50、55和60下面的半导体层30a、35a和40a并未掺杂，而半导体层30b、35b和40b为n-掺杂。
如图4C所示，在n-掺杂的基板20的整个表面上淀积光刻胶PR，并通过第三掩模工艺S30形成光刻胶图案62。PR图案62被形成为不仅遮盖I区域的栅极50和II区域的栅极55，而且遮盖从栅极50和55两侧延伸预定间隔的栅绝缘层45的上部。另外，PR图案63被形成为不仅完全遮盖栅极60，而且遮盖了驱动电路部分的p型薄膜晶体管部分III中与半导体层40对应的栅绝缘层45。
然后，通过注入高浓度离子，在形成有PR图案62和63的基板20的整个表面上进行n+掺杂。PR图案62和63没有遮盖的半导体层被n+掺杂，从而形成了n型欧姆接触层30c和35c。由于栅极50和55而未被进行n-掺杂和n+掺杂的I区域的半导体层30和II区域的半导体层35形成有源层30a和35a，而有源层30a和35a与欧姆接触层30c和35c之间的n-掺杂部分形成LDD层30b和35b。
如图4D所示，在形成有n型欧姆接触层30c和35c的基板20的整个表面上淀积光刻胶。然后，通过第四掩模工艺在像素部分I和驱动电路部分中的第一器件区II上形成不仅覆盖栅极50和55而且覆盖与半导体层30和35对应的栅绝缘层45的PR图案65。另外，在与驱动电路部分的第二器件区III的p型半导体层40对应的栅绝缘层上不形成PR图案。
然后，通过注入高浓度离子进行p+掺杂。在III区域，由于栅极60而未被进行离子掺杂的半导体层40形成有源层40a，而半导体层40的p+掺杂部分形成p型欧姆接触层40c。然后，除去PR图案65。
如图4E所示，在形成有p型欧姆接触层40c的基板20的整个表面上淀积诸如SiNx或SiO2的无机绝缘材料，从而形成层间绝缘层70。接着，通过第五掩模工艺对层间绝缘层70和栅绝缘层45一起进行刻蚀，从而形成半导体层接触孔73a、73b、75a、75b、77a和77b，以将欧姆接触层30c、35c和40c部分地露出。
如图4F所示，在形成有半导体层接触孔73a、73b、75a、75b、77a和77b的层间绝缘层70上顺序地淀积钼和AlNd，接着通过第六掩模工艺对其一起进行刻蚀，从而形成通过半导体层接触孔73a、73b、75a、75b、77a和77b与欧姆接触层30c、35c和40c连接的源极80a、83a和87a以及漏极80b、83b和87b。
如图4G所示，在形成有源极80a、83a和87a以及漏极80b、83b和87b的基板20上淀积氮化硅SiNx，接着对其进行热氢化。然后，通过第七掩模工艺在基板20上形成具有漏极接触孔95的钝化膜90。
尽管后续步骤属于用于制造阵列基板的工序，但由于这些步骤涉及用于制造薄膜晶体管的工序，下面将简述这些后续步骤。
如图4H所示，在形成有钝化膜90的基板的整个表面上淀积氧化铟锡(ITO)。接着，通过第八掩模工艺形成通过漏极接触孔95与漏极80b连接的像素电极97。
如前所述，在常规的具有集成驱动电路的LCD设备的开关器件及其制造方法中，进行八次掩模工艺。由于掩模工艺包括光刻胶涂覆、曝光以及显影，所以制造成本及处理时间要随掩模工艺数的增加而增加。于是，降低了价格竞争力并降低了产量。此外，随着掩模工艺数的增加，在薄膜晶体管中产生的缺陷就会越多。而且，在制造顶栅结构的薄膜晶体管中，当形成半导体层接触孔时可能由于过度刻蚀损失n+掺杂的欧姆接触层。
附图被包括进来用以进一步理解本发明，其被并入且构成说明书的一部分，示出了本发明的实施例，并与说明书一起用于解释本发明的原理。
在附图中图1是示出根据现有技术的具有集成的驱动电路部分的LCD设备的示意图；图2是示出根据现有技术的像素部分的开关器件以及驱动电路部分的具有CMOS结构的薄膜晶体管的剖视图；
图3是根据现有技术的应用于制造具有顶栅结构的像素部分的开关器件以及驱动电路部分的具有CMOS结构的薄膜晶体管的方法的掩模工艺的流程图；图4A至4H是分别示出根据现有技术的用于制造像素部分的开关器件以及驱动电路部分的具有CMOS结构的薄膜晶体管的工艺的剖视图；图5是根据本发明的应用于制造具有顶栅结构的像素部分的开关器件以及驱动电路部分的具有CMOS结构的薄膜晶体管的方法的掩模工艺的流程图；图6A至6K是分别示出根据本发明第一实施例的用于制造像素部分的开关器件以及驱动电路部分的具有CMOS结构的薄膜晶体管的工艺的剖视图；图7A至7K是分别示出根据本发明另一实施例的用于制造像素部分的开关器件以及驱动电路部分的具有CMOS结构的薄膜晶体管的工艺的剖视图；以及图8A至8K是分别示出根据本发明又一实施例的用于制造像素部分的开关器件以及驱动电路部分的具有CMOS结构的薄膜晶体管的工艺的剖视图。
具体实施例方式
现在将详细地说明本发明的优选实施例，其示例在附图中示出。
图5是根据本发明的应用于制造具有顶栅结构的像素部分开关器件以及驱动电路部分的具有CMOS结构的薄膜晶体管的方法的掩模工艺的流程图，而图6A至6K是分别示出根据本发明的用于制造像素部分的开关器件以及驱动电路部分的具有CMOS结构的薄膜晶体管的工艺的剖视图。
参照图5，根据本发明的用于制造LCD设备的薄膜晶体管的方法包括第一掩模工艺(S110)，用于在像素部分I的半导体层以及在驱动电路部分的第二器件区III的部分半导体层上掺杂p+杂质；第二掩模工艺(S120)，用于在驱动电路部分的第一器件区II的部分半导体层处掺杂n+杂质；第三掩模工艺(S130)，用于通过采用衍射曝光对源区/漏区以及有源区进行构图；第四掩模工艺(S140)，用于形成栅极；第五掩模工艺(S150)，用于形成像素电极接触孔；以及第六掩模工艺(S160)，用于形成通过像素电极接触孔与漏区连接的像素电极。
下面将参照图6A至6K来说明通过六掩模工艺来制造LCD设备中的构成像素部分和驱动电路部分的薄膜晶体管的制造方法。
如图6A所示，在透明绝缘基板120的整个表面上淀积诸如SiO2的无机绝缘体，从而形成缓冲层125。在形成有缓冲层125的基板120的整个表面上淀积非晶硅a-Si。对非晶硅a-Si进行脱氢，接着对经脱氢的非晶硅a-Si进行激光结晶，从而将非晶硅层结晶成多晶硅层130。
如图6B所示，在多晶硅层130上淀积第一光刻胶，接着通过第一掩模工艺S110对第一光刻胶选择性地进行构图，从而形成露出部分多晶硅层130的第一光刻胶图案135。在进行第一掩模工艺S110时，第一光刻胶图案135保留在像素部分的整个第一薄膜晶体管区I、驱动电路部分的整个第二薄膜晶体管区II以及驱动电路部分的第三薄膜晶体管区III的栅极形成区上。
然后，采用第一光刻胶图案135作为掩模，以p+杂质对驱动电路部分的p型第三薄膜晶体管区III的多晶硅层130进行掺杂。随后除去第一光刻胶图案135。
如图6C所示，在多晶硅层130上淀积第二光刻胶。接着通过第二掩模工艺S120对第二光刻胶进行构图，从而形成露出部分多晶硅层130的第二光刻胶图案140。第二光刻胶图案140遮盖了驱动电路部分的整个p型第三薄膜晶体管区III，并仅遮盖像素部分的第一薄膜晶体管区I和驱动电路部分的n型第二薄膜晶体管区II的栅极形成区。
然后，采用第二光刻胶图案140作为掩模以n+杂质对多晶硅层130进行掺杂。
如图6D所示，采用灰化处理将第二光刻胶图案140刻蚀设定厚度，并以n-杂质对多晶硅层130进行掺杂以形成LDD区。随后除去经灰化的第二光刻胶图案140。
如图6E所示，在杂质掺杂处理后，在基板的整个表面上淀积源/漏导电层145。
然后，在导电层145上淀积第三光刻胶。为了限定有源区和源区/漏区，通过第三掩模工艺S130采用衍射图案掩模对第三光刻胶进行部分刻蚀，从而形成第三光刻胶图案150。当采用衍射图案掩模对第三光刻胶进行曝光时，经衍射曝光的第三光刻胶没有被完全曝光，而在随后的显影工艺中仅被显影其预定厚度。也就是说，由于经衍射曝光的光刻胶的透光率小于完全曝光的光刻胶，因此经衍射曝光的第三光刻胶没有完全地曝光，而是部分曝光。
因此，当对经衍射曝光的第三光刻胶进行显影时，如图6E所示与未曝光光刻胶相比显影大约预定厚度。也就是说，在衍射曝光期间，第一、第二和第三器件的沟道区曝光要比源区和漏区多。
如图6F所示，采用第三光刻胶图案150作为掩模对导电层145和多晶硅层130选择性地进行刻蚀，从而确定源区/漏区以及有源区。
如图6G所示，采用灰化处理除去设定厚度的第三光刻胶图案150，从而露出导电层145的上中部。
如图6H所示，采用经灰化的第三光刻胶图案150a作为掩模选择性地除去导电层145，从而形成像素部分的第一源/漏极155a和155b、驱动电路部分的第二源/漏极160a和160b、以及驱动电路部分的第三源/漏极165a和165b。然后除去经灰化的第三光刻胶150a。
如图6I所示，在包括像素部分的第一源/漏极155a和155b、驱动电路部分的第二源/漏极160a和160b、以及驱动电路部分的第三源/漏极165a和165b的整个基板表面上淀积例如二氧化硅SiO2，从而形成栅绝缘层170。接着激活栅绝缘层170。在栅绝缘层170上淀积诸如钼、铝、AlNd、铬、铜或钨的导电材料，并在导电材料上淀积第四光刻胶。通过第四掩模工艺S140选择性地除去第四光刻胶以形成用于限定栅极的第四光刻胶图案(未示出)。
如图6I所示，采用第四光刻胶图案(未示出)作为掩模对导电材料进行构图，从而形成栅极175、180和185。然后，除去第四光刻胶图案(未示出)。
如图6J所示，在包括栅极175、180和185的整个基板表面上淀积绝缘体，从而形成钝化膜190。绝缘体可以包括诸如二氧化硅(SiO2)或氮化硅(SiNx)的一种或多种无机材料和/或诸如苯并环丁烯和丙烯酸树脂的一种或多种有机材料。随后对钝化膜190进行热氢化。
随后在钝化膜190上淀积第五光刻胶并通过第五掩模工艺S150选择性地除去第五光刻胶，从而形成限定用于将漏极连接至像素电极的接触孔的第五光刻胶图案(未示出)。
如图6K所示，采用第五光刻胶图案(未示出)作为掩模选择性地除去钝化膜190和钝化膜190下面的栅绝缘层170，从而形成露出像素部分的漏极155b的钝化膜接触孔193。然后除去第五光刻胶图案(未示出)。
接着在形成有钝化膜190的基板的整个表面上淀积诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料。在ITO层上淀积第六光刻胶并通过第六掩模工艺S160对光刻胶进行构图，从而形成第六光刻胶图案(未示出)。采用第六光刻胶图案(未示出)作为掩模，选择性地除去ITO层，从而形成与漏极155b连接的像素电极195。此后，除去第六光刻胶图案(未示出)。
图7A至7K是分别示出根据本发明另一实施例的用于制造像素部分的开关器件以及驱动电路部分的具有CMOS结构的薄膜晶体管的工艺的剖视图。
如图7A所示，在透明绝缘基板220的整个表面上淀积诸如SiO2的无机绝缘体，从而形成缓冲层225。在形成有缓冲层225的基板220的整个表面上淀积非晶硅a-Si，并对非晶硅a-Si进行脱氢。与前述实施例不同，在脱氢处理后并不立即对非晶硅进行激光结晶。
如图7B所示，在非晶硅层230上淀积第一光刻胶，然后通过第一掩模工艺S110选择性地对第一光刻胶进行构图，从而形成露出部分非晶硅层230的第一光刻胶图案235。在进行第一掩模工艺S110时，第一光刻胶图案235保留在像素部分的整个第一薄膜晶体管区I、驱动电路部分的整个第二薄膜晶体管区II、以及驱动电路部分的第三薄膜晶体管区III的栅极形成区上。
采用第一光刻胶图案235作为掩模，以p+杂质对驱动电路部分的p型第三薄膜晶体管区III的非晶硅层230进行掺杂。随后除去第一光刻胶图案235。
如图7C所示，在非晶硅层230上淀积第二光刻胶，并通过第二掩模工艺S120对第二光刻胶进行构图，从而形成露出部分非晶硅层230的第二光刻胶图案240。第二光刻胶图案240遮盖驱动电路部分的整个p型第三薄膜晶体管区III，并仅遮盖像素部分的第一薄膜晶体管区I和驱动电路部分的n型第二薄膜晶体管区II的栅极形成区。利用第二光刻胶图案240作为掩模以n+杂质对非晶硅层230进行掺杂。
如图7D所示，利用灰化处理对第二光刻胶图案240刻蚀预定厚度，并以n-杂质对非晶硅层230进行掺杂以形成LDD区。除去经灰化的第二光刻胶图案240a，并进行激光结晶处理以将非晶硅层230结晶成多晶硅层。
如图7E所示，在杂质掺杂处理后在基板的整个表面上淀积源/漏导电层245。随后，为了限定有源区和源区/漏区，在导电层245上淀积第三光刻胶，并通过第三掩模工艺S130利用衍射图案掩模对第三光刻胶进行部分刻蚀，从而形成第三光刻胶图案250。当采用衍射图案掩模对第三光刻胶进行曝光时，经衍射曝光的第三光刻胶没有完全曝光，而在随后的显影工艺中仅被显影预定厚度。也就是说，由于经衍射曝光的光刻胶的透光率小于完全曝光的光刻胶，因此经衍射曝光的第三光刻胶没有完全曝光而是部分曝光。因此，当对经衍射曝光的第三光刻胶进行显影时，如图7E所示与未曝光光刻胶相比约显影其预定厚度。也就是说，在衍射曝光期间，第一、第二和第三器件的沟道区曝光要比源区和漏区多。
如图7F所示，采用第三光刻胶图案250作为掩模，对导电层245和多晶硅层230选择性地进行刻蚀，从而确定了源区/漏区以及有源区。
如图7G所示，通过灰化处理除去预定厚度的第三光刻胶图案250，从而露出导电层245的上中部。
如图7H所示，采用第三光刻胶图案250作为掩模，选择性地除去导电层245，从而形成像素部分的第一源/漏极255a和255b、驱动电路部分的第二源/漏极260a和260b、以及驱动电路部分的第三源/漏极265a和265b。然后除去第三光刻胶250。
如图7I所示，在包括像素部分的第一源/漏极255a和255b、驱动电路部分的第二源/漏极260a和260b、以及驱动电路部分的第三源/漏极265a和265b的整个基板表面上淀积诸如二氧化硅SiO2的绝缘层，从而形成栅绝缘层270。与前述实施例不同，在形成栅绝缘层后并不进行激活栅绝缘层270的处理。
然后，在栅绝缘层270上淀积诸如钼、铝、AlNd、铬、铜或钨的导电材料，并在导电材料上淀积第四光刻胶。通过第四掩模工艺S140选择性地除去第四光刻胶，从而形成用于限定栅极的第四光刻胶图案(未示出)。
如图7I所示，采用第四光刻胶图案(未示出)作为掩模对导电材料进行构图从而形成栅极275、280和285。然后除去第四光刻胶图案(未示出)。
如图7J所示，在包括栅极275、280和285的整个基板表面上淀积绝缘体，从而形成钝化膜290。绝缘体可以包括诸如二氧化硅(SiO2)或氮化硅(SiNx)的一种或多种无机材料和/或诸如苯并环丁烯和丙烯酸树脂的一种或多种有机材料。随后对钝化膜290进行热氢化。
在钝化膜290上淀积第五光刻胶，然后通过第五掩模工艺S150选择性地除去第五光刻胶，从而形成限定用于将漏极连接至像素电极的接触孔的第五光刻胶图案(未示出)。
如图7K所示，采用第五光刻胶图案(未示出)作为掩模选择性地除去钝化膜290和钝化膜290下面的栅绝缘层270，从而形成露出像素部分的漏极255b的钝化膜接触孔293。然后除去第五光刻胶图案(未示出)。
在形成有钝化膜接触孔293的钝化膜290上淀积诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料。在ITO层上淀积第六光刻胶并通过第六掩模工艺S160对光刻胶进行构图，从而形成第六光刻胶图案(未示出)。采用第六光刻胶图案(未示出)作为掩模，选择性地除去ITO层，从而形成与漏极255b连接的像素电极295。然后除去第六光刻胶图案(未示出)。
图8A至8K是分别示出根据本发明又一实施例的用于制造像素部分的开关器件以及驱动电路部分的具有CMOS结构的薄膜晶体管的工艺的剖视图。
如图8A所示，在透明绝缘基板320的整个表面上淀积诸如SiO2的无机绝缘体，从而形成缓冲层325。在形成有缓冲层325的基板320的整个表面上淀积非晶硅a-Si，并对非晶硅a-Si进行脱氢。在脱氢处理后并不立即对非晶硅进行激光结晶。
如图8B所示，在非晶硅层330上淀积第一光刻胶，然后通过第一掩模工艺S110选择性地对第一光刻胶进行构图，从而形成露出部分非晶硅层330的第一光刻胶图案335。在进行第一掩模工艺S110时，第一光刻胶图案335保留在像素部分的整个第一薄膜晶体管区I、驱动电路部分的整个第二薄膜晶体管区II、以及驱动电路部分的第三薄膜晶体管区III的栅极形成区上。
采用第一光刻胶图案335作为掩模，以p+杂质对驱动电路部分的p型第三薄膜晶体管区III的非晶硅层330进行掺杂。随后除去第一光刻胶图案335。
如图8C所示，在非晶硅层330上淀积第二光刻胶，并通过第二掩模工艺S120对第二光刻胶进行构图，从而形成露出部分非晶硅层330的第二光刻胶图案340。第二光刻胶图案340遮盖驱动电路部分的整个p型第三薄膜晶体管区III，并仅遮盖像素部分的第一薄膜晶体管区I和驱动电路部分的n型第二薄膜晶体管区II的栅极形成区。采用第二光刻胶图案340作为掩模以n+杂质对非晶硅层330进行掺杂。
如图8D所示，除去第二光刻胶图案340，并进行激光结晶处理以将非晶硅层330结晶成多晶硅层。
如图8E所示，在激光结晶处理后在基板的整个表面上淀积源/漏导电层345。然后，为了限定有源区和源区/漏区，在导电层345上淀积第三光刻胶，并通过第三掩模工艺S130利用衍射图案掩模对第三光刻胶进行部分刻蚀，从而形成第三光刻胶图案350。当采用衍射图案掩模对第三光刻胶进行曝光时，经衍射曝光的第三光刻胶没有完全曝光，而在随后的显影过程中仅被显影预定厚度。也就是说，由于经衍射曝光的光刻胶的透光率小于完全曝光的光刻胶，因此经衍射曝光的第三光刻胶没有完全曝光而是部分曝光。因此，当对经衍射曝光的第三光刻胶进行显影时，如图8E所示与未曝光光刻胶相比显影约其预定厚度。也就是说，在衍射曝光期间，第一、第二和第三器件的沟道区曝光要比源区和漏区多。
如图8F所示，采用第三光刻胶图案350作为掩模，对导电层345和多晶硅层330选择性地进行刻蚀，从而限定了源区/漏区以及有源区。
如图8G所示，通过灰化处理除去预定厚度的第三光刻胶图案350，从而露出导电层345的上中部。
如图8H所示，采用第三光刻胶图案350作为掩模，选择性地除去导电层345，从而形成像素部分的第一源/漏极355a和355b、驱动电路部分的第二源/漏极360a和360b、以及驱动电路部分的第三源/漏极365a和365b。然后除去第三光刻胶350。
如图8I所示，在包括像素部分的第一源/漏极355a和355b、驱动电路部分的第二源/漏极360a和360b、以及驱动电路部分的第三源/漏极365a和365b的整个基板表面上淀积诸如二氧化硅SiO2的绝缘层，从而形成栅绝缘层370。在形成栅绝缘层后并不进行激活栅绝缘层370的处理。
然后，在栅绝缘层370上淀积诸如钼、铝、AlNd、铬、铜或钨的导电材料，并在导电材料上淀积第四光刻胶。通过第四掩模工艺S140选择性地除去第四光刻胶，从而形成用于确定栅极的第四光刻胶图案(未示出)。采用第四光刻胶图案(未示出)作为掩模对导电材料进行构图从而形成栅极375、380和385。然后除去第四光刻胶图案(未示出)。采用栅极375、380和385作为掩模以n-杂质对多晶硅层330进行掺杂，从而形成自对准的LDD区387。
如图8J所示，在包括栅极375、380和385的整个基板表面上淀积绝缘层，从而形成钝化膜390。绝缘层可以包括诸如二氧化硅(SiO2)或氮化硅(SiNx)的一种或多种无机材料和/或诸如苯并环丁烯和丙烯酸树脂的一种或多种有机材料。随后对钝化膜390进行热氢化。
在钝化膜390上淀积第五光刻胶，然后通过第五掩模工艺S150选择性地除去第五光刻胶，从而形成限定用于将漏极连接至像素电极的接触孔的第五光刻胶图案(未示出)。
如图8K所示，采用第五光刻胶图案(未示出)作为掩模选择性地除去钝化膜390和钝化膜390下面的栅绝缘层370，从而形成露出像素部分的漏极355b的钝化膜接触孔393。然后除去第五光刻胶图案(未示出)。
在形成有钝化膜接触孔393的钝化膜390上淀积诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料。在ITO层上淀积第六光刻胶并通过第六掩模工艺S160对光刻胶进行构图，从而形成第六光刻胶图案(未示出)。采用第六光刻胶图案(未示出)作为掩模，选择性地除去ITO层，从而形成与漏极355b连接的像素电极395。然后除去第六光刻胶图案(未示出)。
如上所述，在根据本发明的用于制造LCD设备的薄膜晶体管的方法中，通过以衍射曝光刻蚀有源区和源区/漏区、采用PR灰化形成LDD层以及通过去掉层间绝缘层，可以将常规的八掩模工艺减少为六掩模工艺。由于采用六掩模工艺来制造LCD设备，因此减少了掩模的数量。
在不脱离本发明的精神或本质特征的情况下，本发明可以以多种形式具体实现，因此应该理解，除非特别指出，否则上述实施例不限于上述说明的任何细节，而是应该在所附权利要求限定的精神和范围内广泛地解释，因此所附权利要求将包括落在权利要求及其等同物的边界内的所有变型和修改。
本申请要求2005年4月19日提交的韩国专利申请32484/2005以及2005年8月18日提交的韩国专利申请75838/2005的优先权，上述申请在此通过引用并入。
权利要求
1.一种用于制造LCD设备的薄膜晶体管的方法，该方法包括以下步骤在基板的整个表面上形成半导体层，所述基板包括将形成第一器件的像素部分以及将形成第二器件和第三器件的驱动电路部分；以第一杂质对所述第三器件的半导体层的源区和漏区进行掺杂；以第二杂质对所述第一器件和第二器件的半导体层进行掺杂；在所述基板的整个表面上形成导电层，并对所述导电层和所述半导体层一起进行构图以形成所述第一、第二和第三器件的源区、漏区和有源区；在所述基板的整个表面上形成栅绝缘层；在所述栅绝缘层上形成所述第一、第二和第三器件的栅极；在所述基板的整个表面上形成钝化膜；形成露出所述像素部分的漏极的漏极接触孔；以及在所述钝化膜上形成像素电极，所述像素电极通过所述漏极接触孔与所述漏极连接。
2.根据权利要求1所述的方法，其中所述整个导电层与所述半导体层接触。
3.根据权利要求1所述的方法，其中对所述导电层和所述半导体层进行构图的步骤包括通过采用衍射图案掩模进行衍射曝光来进行构图。
4.根据权利要求1所述的方法，还包括进行灰化处理以及随后对位于所述第一、第二和第三器件的沟道区的导电层进行刻蚀以形成源极和漏极的步骤。
5.根据权利要求1所述的方法，其中形成半导体层的步骤包括在所述基板上形成非晶硅层；对所述非晶硅层进行脱氢；以及将经脱氢的非晶硅层激光结晶成多晶硅层。
6.根据权利要求1所述的方法，其中以第一杂质掺杂半导体层的步骤包括形成p+半导体层的步骤，而以第二杂质掺杂半导体层的步骤包括形成n+杂质半导体层的步骤。
7.根据权利要求1所述的方法，还包括在以第二杂质掺杂半导体层后进行LDD(轻掺杂漏极)掺杂处理的步骤。
8.根据权利要求7所述的方法，还包括在以第二杂质掺杂半导体层之后并在进行LDD掺杂处理前进行灰化处理的步骤。
9.根据权利要求7所述的方法，其中对导电层和半导体层进行构图的步骤包括通过采用衍射图案掩模进行衍射曝光来进行构图。
10.根据权利要求9所述的方法，其中在衍射曝光期间所述第一、第二和第三器件的沟道区曝光要比所述源区和漏区多。
11.根据权利要求7所述的方法，其中所述灰化处理包括在以第二杂质掺杂半导体层前形成光刻胶图案；以及在以所述第二杂质掺杂半导体层后除去预定厚度的光刻胶图案。
12.根据权利要求1所述的方法，还包括在形成所述栅绝缘层后激活所述栅绝缘层的步骤。
13.根据权利要求1所述的方法，还包括对所述钝化膜进行氢化的步骤。
14.根据权利要求1所述的方法，其中形成半导体层的步骤包括在所述基板上形成非晶硅层；以及对所述非晶硅层进行脱氢。
15.根据权利要求7所述的方法，还包括在进行LDD掺杂处理后对非晶硅层进行激光结晶的步骤。
16.根据权利要求1所述的方法，还包括以下步骤在所述导电层上形成光刻胶膜；对所述光刻胶膜进行衍射曝光以形成光刻胶图案；以及灰化所述经衍射曝光的光刻胶图案以露出位于所述第一、第二和第三器件的沟道区的导电层。
17.根据权利要求1所述的方法，还包括在形成所述第一、第二和第三器件的栅极后进行LDD(轻掺杂漏极)掺杂处理的步骤。
18.根据权利要求17所述的方法，其中以所述第一、第二和第三器件的栅极作为掩模来进行所述LDD掺杂处理。
19.一种用于制造LCD设备的薄膜晶体管的方法，该方法包括以下步骤在基板的整个表面上形成半导体层，所述基板包括将形成第一器件的像素部分以及将形成第二器件和第三器件的驱动电路部分；在所述第一器件的半导体层、整个所述第二器件、以及所述第三器件的栅极形成区上形成第一光刻胶图案；采用所述第一光刻胶图案作为掩模，以第一杂质对所述第三器件的半导体层进行掺杂；除去所述第一光刻胶图案并在所述第一器件的栅极形成区、所述第二器件的栅极形成区、以及部分所述第三器件上形成第二光刻胶图案；采用所述第二光刻胶图案作为掩模，以第二杂质对所述第一器件和第二器件的半导体层进行掺杂；在所述基板的整个表面上形成导电层和光刻胶，然后通过衍射曝光对所述光刻胶进行部分刻蚀以形成第三光刻胶图案；采用所述第三光刻胶图案作为掩模，对所述导电层和所述半导体层进行构图以限定源区、漏区和有源区；对位于所述第一、第二和第三器件的沟道区的经衍射曝光的第三光刻胶图案进行刻蚀以露出导电层；采用所述第三光刻胶图案作为掩模，对导电层进行刻蚀以形成所述第一、第二和第三器件的源极和漏极；除去所述第三光刻胶图案，然后在所述基板的整个表面上形成栅绝缘层；在所述栅绝缘层上形成栅导电层，然后在所述栅导电层上形成第四光刻胶图案；采用所述第四光刻胶图案作为掩模，对所述栅导电层进行刻蚀以形成所述第一、第二和第三器件的栅极；除去所述第四光刻胶图案，然后在所述基板的整个表面上形成钝化膜；在所述钝化膜上形成第五光刻胶图案，然后采用所述第五光刻胶图案作为掩模对所述钝化膜进行刻蚀以露出所述第一器件的源极或漏极；除去所述第五光刻胶图案，然后在所述钝化膜上形成透明电极层，所述透明电极与所述第一器件的源极或漏极连接；并且在所述透明电极上形成第六光刻胶图案，然后采用所述第六光刻胶图案作为掩模对所述透明电极层进行刻蚀以形成像素电极。
20.根据权利要求19所述的方法，其中形成半导体层的步骤包括在所述基板上形成非晶硅层；对所述非晶硅层进行脱氢；以及将经脱氢的非晶硅层激光结晶成多晶硅层。
21.根据权利要求19所述的方法，其中以第一杂质掺杂半导体层的步骤包括形成p+半导体层的步骤，而以第二杂质掺杂半导体层的步骤包括形成n+杂质半导体层的步骤。
22.根据权利要求19所述的方法，其中在衍射曝光期间，所述第一、第二和第三器件的沟道区的曝光量多于所述源区和漏区的曝光量。
23.根据权利要求19所述的方法，还包括在形成栅导电层前激活栅绝缘层的步骤。
24.根据权利要求19所述的方法，还包括在形成第五光刻胶图案前对钝化膜进行氢化的步骤。
25.根据权利要求19所述的方法，其中形成半导体层的步骤包括在所述基板上形成非晶硅层；以及对所述非晶硅层进行脱氢。
26.根据权利要求19所述的方法，还包括进行灰化处理以选择性地除去所述第二光刻胶图案，以及进行LDD掺杂处理的步骤。
27.根据权利要求26所述的方法，还包括在除去第二光刻胶图案后并在进行所述LDD掺杂处理后对所述非晶硅层进行激光结晶的步骤。
28.根据权利要求19所述的方法，其中通过对经衍射曝光的第三光刻胶图案进行灰化来露出导电层。
29.根据权利要求19所述的方法，还包括在形成所述第一、第二和第三器件的栅极后进行LDD(轻掺杂漏极)掺杂处理的步骤。
30.根据权利要求29所述的方法，其中以所述第一、第二和第三器件的栅极作为掩模来进行所述LDD掺杂处理。
31.一种用于制造LCD设备的方法，该方法包括采用至多六掩模工艺，在基板的像素部分中形成第一薄膜晶体管并在所述基板的驱动电路部分中形成第二和第三薄膜晶体管，形成所述第一、第二和第三薄膜晶体管的步骤包括对半导体层和在所述半导体层上的导电层一起进行构图，以形成所述第一、第二和第三薄膜晶体管的源区、漏区和有源区。
32.根据权利要求31所述的方法，其中所述六掩模工艺包括以下步骤以第一杂质对所述半导体层进行掺杂；在已经以第一杂质对所述半导体层进行掺杂后，以第二杂质对所述半导体层进行掺杂；在已经以第二杂质对所述半导体层进行掺杂后，形成源区和漏区；在已经形成源区和漏区后，形成所述第一、第二和第三薄膜晶体管中每一个的栅极；露出所述第一薄膜晶体管中的源区或漏区的接触部分；以及形成接触所述接触部分的像素电极。
33.根据权利要求32所述的方法，其中在所述基板的整个表面上淀积绝缘体，并在淀积有所述绝缘体的所述基板的整个表面上淀积所述半导体层。
34.根据权利要求32所述的方法，其中以第一杂质对半导体层进行掺杂的步骤包括在所述第一薄膜晶体管的整个半导体层、所述第二薄膜晶体管的整个半导体层以及所述第三薄膜晶体管的半导体层的栅极形成区上形成光刻胶图案；以及采用所述光刻胶图案作为掩模，以第一杂质对露出的半导体层进行掺杂。
35.根据权利要求32所述的方法，其中以第二杂质对半导体层进行掺杂的步骤包括在所述第一和第二薄膜晶体管的半导体层的栅极形成区以及所述第三薄膜晶体管的整个所述半导体层上形成光刻胶图案；采用所述光刻胶图案作为掩模，以第二杂质对露出的半导体层进行掺杂；选择性地除去部分所述光刻胶图案；以及对与以所述第二杂质掺杂的半导体层相邻的半导体层的区域进行掺杂以设置LDD(轻掺杂漏极)。
36.根据权利要求35所述的方法，其中通过灰化所述光刻胶图案来进行选择性地除去部分所述光刻胶图案的步骤。
37.根据权利要求32所述的方法，其中形成源区和漏区的步骤包括在所述基板的整个表面上淀积导电层和光刻胶，然后通过衍射曝光对所述光刻胶进行部分刻蚀以形成光刻胶图案；采用所述光刻胶图案作为掩模，对导电层和半导体层进行构图以限定源区、漏区和有源区；对位于所述第一、第二和第三晶体管的沟道区的经衍射曝光的光刻胶图案进行刻蚀以露出导电层；以及采用经衍射曝光的光刻胶图案作为掩模，对导电层进行刻蚀以形成所述第一、第二和第三晶体管的源极和漏极。
38.根据权利要求37所述的方法，其中通过对经衍射曝光的光刻胶图案进行灰化来露出所述导电层。
39.根据权利要求32所述的方法，其中形成栅极的步骤包括在所述基板的整个表面上形成栅绝缘层；在所述栅绝缘层上形成栅金属层，然后在所述栅金属层上形成光刻胶图案；采用所述光刻胶图案作为掩模，对所述栅金属层进行刻蚀以形成所述第一、第二和第三薄膜晶体管的栅极。
40.根据权利要求32所述的方法，其中露出接触部分的步骤包括在所述基板的整个表面上形成钝化膜；在所述钝化膜上形成光刻胶图案；以及采用所述光刻胶图案作为掩模，对所述钝化膜进行刻蚀以露出所述第一薄膜晶体管的源极或漏极。
41.根据权利要求40所述的方法，其中形成像素电极的步骤包括在所述钝化膜上形成透明电极层，所述透明电极层与所述第一薄膜晶体管的露出的源极或漏极连接；在所述透明电极上形成光刻胶图案；以及采用所述光刻胶图案作为掩模，对所述透明电极层进行刻蚀以形成像素电极。
42.根据权利要求41所述的方法，还包括在钝化膜上形成光刻胶图案之前对所述钝化膜进行氢化的步骤。
43.根据权利要求32所述的方法，还包括通过以下步骤形成半导体层在所述基板上形成非晶硅层；对所述非晶硅层进行脱氢；以及将经脱氢的非晶硅层激光结晶成多晶硅层。
44.根据权利要求43所述的方法，其中在所述非晶硅层上淀积光刻胶之前对所述非晶硅层进行激光结晶。
45.根据权利要求43所述的方法，其中在除去所述非晶硅层进行LDD(轻掺杂漏极)掺杂期间所使用的光刻胶图案后，对所述非晶硅层进行激光结晶。
全文摘要
液晶显示设备中薄膜晶体管的制造方法。提供了一种采用六掩模工艺来制造LCD设备的薄膜晶体管的方法。在不同区域中，以第一和第二杂质对形成在基板上的半导体层的一些部分进行掺杂。淀积导电层，并通过采用衍射图案掩模进行衍射曝光来对导电层和半导体层一起进行构图，以限定源区、漏区和有源区。进行灰化，并除去部分导电层，以形成所述源极、漏极和沟道。在基板上形成栅绝缘层，并在栅绝缘层上形成栅极。在基板上形成钝化膜，并刻蚀出露出一个漏极的像素接触孔。然后淀积像素电极，使得像素电极通过像素接触孔与漏极连接。
文档编号H01L21/02GK1854872SQ20051012579
公开日2006年11月1日 申请日期2005年12月1日 优先权日2005年4月19日
发明者吴锦美 申请人:Lg.菲利浦Lcd株式会社