接触窗的形成方法

文档序号:6857264阅读:212来源:国知局
专利名称:接触窗的形成方法
技术领域
本发明涉及一种半导体元件的形成方法,尤其涉及一种接触窗的形成方法。
背景技术
在集成电路元件的发展过程中,藉由缩小元件的尺寸可达到高速操作和低耗电量的目的。然而,由于目前缩小元件尺寸的技术遭受到工艺技术瓶颈、成本昂贵等因素的限制,所以需发展其他不同于缩小元件的技术,以改善元件的驱动电流。因此,有人提出在晶体管的沟道区利用应力(stress)控制的方式,来克服元件缩小化的极限。此方法为藉由使用应力改变硅(Si)晶格的间距,以增加电子和空穴的迁移率(mobility),进而提高元件的效能。
目前一种利用应力控制方式增加元件效能的方法,是利用作为接触窗蚀刻终止层(contact etch stop layer)的氮化硅层来产生应力,提高元件的驱动电流(drive current),以达到增加元件效能的目的。然而,上述方法于工艺中仍然存在有一些问题无法解决,而影响到元件的效能。
图1A至图1E为现有的接触窗形成方法的流程剖面示意图。
首先,请参照图1A,于衬底100上形成多个金属氧化物半导体晶体管102,且相邻的二金属氧化物半导体晶体管102之间有一间隙104。
然后,请参照图1B,在衬底100上方形成一层氮化硅层106,当作是应力层,此氮化硅层106覆盖住整个衬底100与金属氧化物半导体晶体管102。因为,氮化硅层106的厚度与其应力值有关,亦即是氮化硅层106的厚度较厚,则其应力值较大。所以,在利用形成膜层厚度较厚的氮化硅层以增加元件效能时,通常会在间隙104内的氮化硅层106中产生隙缝(seam)108,而其会严重影响到后续工艺的可靠度。
然后,请参照图1C,在氮化硅层106上形成一层介电层110。由于,氮化硅层106中产生隙缝108,因此介电层110无法完全覆盖氮化硅层106,而造成隙缝108中仅部分填入了介电层110。如图2的穿透式电子显微镜照片所示,由图2中的标号200可发现氮化硅层106的隙缝108中无法完全被介电层110所填满。
随后,请参照图1D,进行一蚀刻工艺,于氮化硅层106与介电层110中形成一个接触窗开口114。值得注意的是,由于氮化硅层106中存在有隙缝108的问题,因此于进行蚀刻氮化硅层106与介电层110之后,会在接触窗开口114底部造成残留物(residue)112,如图3的穿透式电子显微镜照片中的标号300所示。
之后,请参照图1E,在接触窗开口114中填入金属材料层,以形成接触窗116。然而,接触窗开口114底部的残留物112会使得所形成的接触窗116的阻值被提高,甚至会造成接触窗116与金属氧化物半导体晶体管102间产生短路,而严重影响元件的可靠度与效能。
承上述,如何在利用氮化硅层产生应力以增加元件效能的同时,能够避免因工艺中氮化硅层所产生的膜层缺陷而影响工艺可靠度与元件效能,已成为目前半导体工艺的当务之急。

发明内容
有鉴于此,本发明的目的是提供一种接触窗的形成方法,能够避免因膜层中产生缺陷,而造成接触窗开口底部产生残留物,影响元件的效能。
本发明的另一目的是提供一种接触窗的形成方法,能够避免因应力层内产生的膜层缺陷,而影响元件效能的问题。
本发明提出一种接触窗的形成方法,此方法是提供一衬底,衬底上已形成有至少二个导体元件,且二个导体元件之间具有间隙。然后,在衬底上方形成第一介电层,覆盖上述二个导体元件,且填入间隙中。其中,形成于间隙内的第一介电层中具有一隙缝。接着,移除间隙内的部分第一介电层以形成一个开口,以扩大隙缝的宽度。随后,在第一介电层上形成第二介电层,且填满开口。之后,移除间隙内的部分第二介电层与部分第一介电层,直至暴露出部分衬底表面,以于相对应开口的位置形成一个接触窗开口。然后,于接触窗开口中填入导体层。
依照本发明的实施例所述,上述的第一介电层的材质例如是氮化硅。第一介电层的厚度例如是介于100至2000埃之间。优选的是,第一介电层的厚度例如是介于500至1500埃之间。更优选的是,第一介电层的厚度例如是1000埃左右。
依照本发明的实施例所述,上述的移除间隙内的部分第一介电层以形成开口方法例如是,先于第一介电层上形成一光致抗蚀剂层,然后,对光致抗蚀剂层进行一光刻工艺,形成一图案化的光致抗蚀剂层,以暴露出第一介电层中的隙缝。接着,以图案化的光致抗蚀剂层为蚀刻掩模,蚀刻部分第一介电层以形成开口。之后,移除图案化的光致抗蚀剂层。在一实施例中,于光致抗蚀剂层形成之前,还可包括于第一介电层上形成一底部抗反射层。
依照本发明的实施例所述,上述的第二介电层的材质例如是氧化硅、磷硅玻璃、硼硅玻璃、硼磷硅玻璃或未掺杂硅玻璃/磷硅玻璃。
本发明还提出一种接触窗的形成方法,此方法是提供一衬底,衬底上已形成有至少二个金属氧化物半导体晶体管,且二个金属氧化物半导体晶体管之间具有间隙。然后,在衬底上方形成应力层,覆盖上述二个金属氧化物半导体晶体管,且填入间隙中。其中,形成于间隙内的应力层中具有一隙缝。接着,移除间隙内的部分应力层以形成一个开口,以扩大隙缝的宽度。之后,在应力层上形成介电层,且填满开口。随后,移除间隙内的部分介电层与部分应力层,直至暴露出部分衬底表面,以于相对应开口的位置形成一个接触窗开口。然后,于接触窗开口中填入导体层。
依照本发明的实施例所述的接触窗的形成方法,上述的应力层的材质例如是氮化硅。应力层的应力例如是介于1至50GPa之间。优选的是,应力层的应力例如是介于1至10GPa之间。另外,应力层的厚度例如是介于100至2000埃之间。优选的是,应力层的厚度例如是介于500至1500埃之间。更优选的是,应力层的厚度例如是1000埃。
依照本发明的实施例所述的接触窗的形成方法,上述的移除间隙内的部分应力层以形成开口的方法例如是先于应力层上形成一光致抗蚀剂层,然后,对光致抗蚀剂层进行一光刻工艺,形成一图案化的光致抗蚀剂层,以暴露出应力层中的隙缝。接着,以图案化的光致抗蚀剂层为蚀刻掩模,蚀刻部分应力层以形成开口。之后,移除图案化的光致抗蚀剂层。在一实施例中,于光致抗蚀剂层形成之前,还可包括于第一介电层上形成一底部抗反射层。
依照本发明的实施例所述的接触窗的形成方法,上述的介电层的材质例如是氧化硅、磷硅玻璃、硼硅玻璃、硼磷硅玻璃或未掺杂硅玻璃/磷硅玻璃。
本发明是利用扩大第一介电层(或应力层)中隙缝的宽度,如此一来即可避免在接触窗开口底部造成残留物,因此所形成的接触窗就不会有阻值被提高,甚至是造成短路而影响到元件的可靠度与效能等问题发生。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。


图1A至图1E为现有的接触窗形成方法的流程剖面示意图;图2为现有氮化硅层中具有隙缝的穿透式电子显微镜照片;图3为现有接触窗底部具有缺陷的穿透式电子显微镜照片;图4A至图4F为依照本发明一实施例所绘示的接触窗形成方法的流程剖面示意图;图5A至图5F为依照本发明另一实施例所绘示的接触窗形成方法的流程剖面示意图;图6为元件的启动电流增益百分比与应力层厚度的关系图。
主要元件符号说明100、400、500衬底102、502金属氧化物半导体晶体管104、404、504间隙106氮化硅层108、408、508隙缝110、406、412、512介电层112残留物114、414、514接触窗开口116、416、516接触窗200、300标号402导体元件402a、502a栅极402b、502b栅介电层
402c、502c间隙壁402d、502d源极/漏极区407、507底部抗反射层409、509图案化光致抗蚀剂层410、510开口506应力层512a未掺杂硅玻璃层512b磷硅玻璃层600、602、604曲线具体实施方式
图4A至图4F为依照本发明的一实施例所绘示的接触窗形成方法的流程剖面示意图。
首先,请参照图4A,提供已形成有至少二个导体元件402的一衬底400,且相邻的二个导体元件402之间具有一间隙404。其中,导体元件402可例如是金属氧化物半导体晶体管,金属氧化物半导体晶体管是由栅极402a、栅介电层402b、间隙壁402c与源极/漏极区402d所组成。
然后,请参照图4B,于衬底400上方形成介电层406,此介电层406覆盖整个衬底400与导体元件402,并且填入间隙404中。介电层406的形成方法例如是化学气相沉积法,而其材质例如是氮化硅或其他合适的介电材料。另外,介电层406的厚度例如是介于100至2000埃之间。优选的是,介电层406的厚度例如是介于500至1500埃之间。更优选的是,介电层406的厚度例如是1000埃左右。由于介电层406的厚度较厚,因此相邻二导体元件402的间隙404内的介电层406容易产生隙缝(seam)408,如此一来会严重影响后续的工艺,进而降低元件的可靠度。
然后,请参照图4C,移除间隙404内的部分介电层406,以于介电层406中形成开口410。上述,开口410的形成方法例如是在介电层406上形成光致抗蚀剂层(未绘示),然后对光致抗蚀剂层进行一光刻工艺,以形成一图案化光致抗蚀剂层409,以暴露出介电层406中的隙缝408。之后,以此图案化光致抗蚀剂层409为蚀刻掩模,蚀刻部分介电层406以形成开口410。然后,移除此图案化光致抗蚀剂层409。
当然,在一实施例中,于光致抗蚀剂层形成之前,还可以在介电层406上形成一层底部抗反射层407。其中,此底部抗反射层407的作用为,提供一平坦的表面,以利于后续的光刻工艺。
值得一提的是,移除部分介电层406以形成开口410的步骤,能够扩大隙缝408的宽度,而可避免后续欲形成的膜层产生无法完全填入隙缝408中的问题。
在另一实施例中,扩大隙缝408宽度的方法还可例如是于介电层406上形成光致抗蚀剂层(未绘示),然后对光致抗蚀剂层进行一光刻工艺,以形成一图案化光致抗蚀剂层409,以暴露出介电层406中的隙缝408。接着,以图案化光致抗蚀剂层409为蚀刻掩模,蚀刻部分介电层406至暴露出衬底400表面(未绘示)。之后,再移除图案化光致抗蚀剂层409。另外,当然在形成光致抗蚀剂层之前,也可于介电层406上形成一层底部抗反射层407。
之后,请参照图4D,在介电层406上形成另一层介电层412,且介电层412填满开口410。其中,介电层412的材质例如是氧化硅、磷硅玻璃、硼硅玻璃、硼磷硅玻璃或未掺杂硅玻璃/磷硅玻璃或其他合适的介电材料,而其形成方法例如是化学气相沉积法或其他合适的方法。
随后,请参照图4E,移除间隙404内的部分介电层412与部分介电层406,直至暴露出部分衬底400的表面,以于相对应开口410的位置形成接触窗开口414。其中,接触窗开口414的形成方法例如是进行一蚀刻工艺。
接着,请参照图4F,于接触窗开口414中填入导体层,以作为接触窗416。上述,导体层的材料例如是掺杂多晶硅层、铝、铜或钨,而其形成方法例如是化学气相沉积法或其他合适的方法。
值得注意的是,由于在形成接触窗开口414之前,已先移除部分介电层406,以扩大隙缝408的宽度,因此不会在所形成的接触窗开口414底部造成残留物。换句话说,在后续形成接触窗416时,不会因接触窗开口414底部有残留物,而产生阻值提高以及元件短路等问题。
图5A至图5F为依照本发明另一实施例所绘示的接触窗形成方法的流程剖面示意图。
首先,请参照图5A,提供一个至少形成二个金属氧化物半导体晶体管502的衬底500,且相邻的二个金属氧化物半导体晶体管502之间具有一间隙504。金属氧化物半导体晶体管502是由栅极502a、栅介电层502b、间隙壁502c与源极/漏极区502d所组成。
然后,请参照图5B,于衬底500上方形成应力层506,此应力层506覆盖整个衬底500与金属氧化物半导体晶体管502,并填入间隙504中。应力层506的形成方法例如是化学气相沉积法或其他合适的方法,而其材质例如是氮化硅或其他合适的应力材料。在本发明中,应力层506的应力例如是介于1至50GPa之间,优选的是,应力层506的应力例如是介于1至10GPa之间。另外,应力层506的厚度例如是介于100至2000埃之间。优选的是,应力层506的厚度例如是介于500至1500埃之间。更优选的是,应力层506的厚度例如是1000埃。
值得注意的是,应力层506能够对晶体管的沟道区产生作用,以提高元件的驱动电流以及增加元件的效能,且应力层506的应力值与其膜层厚度有关。若应力层506的厚度较厚,则其应力值较大,而元件的驱动电流也会较大,因此能够提高元件的效能。以下,是以图6说明应力层厚度与元件效能的关系。请参照图6,其为元件的启动电流增益百分比(Ion gain%)与应力层厚度(埃)的关系图。在图6中,曲线600、602与604分别是表示应力层的应力值为1.2GPa、1.5GPa与1.8GPa,且应力层厚度是介于200~1100埃之间。由图6的曲线600、602与604可知,在固定应力层的应力值的条件下,应力层厚度越厚,则元件的启动电流增益百分比越大,其代表元件的驱动电流越大,也就是说元件的效能越好。由于,元件效能与应力层厚度有关,因此为了提高元件效能,通常会形成厚度较厚的应力层,如此一来容易造成应力层506中产生隙缝508的问题,进而影响后续的工艺。
然后,请参照图5C,移除间隙504内的部分应力层506以形成开口510,以扩大隙缝508的宽度。上述,开口510的形成方法例如是于应力层506上形成一层光致抗蚀剂层(未绘示)。然后,进行一光刻工艺,以形成图案化光致抗蚀剂层509,以暴露出应力层506中的隙缝508。之后,再以图案化光致抗蚀剂层509为蚀刻掩模,蚀刻部分应力层506以形成开口510。接着,移除图案化光致抗蚀剂层509。
当然,在一实施例中,于形成光致抗蚀剂层之前,还可以在应力层506上形成一层底部抗反射层507。其中,此底部抗反射层507的作用为,提供一平坦的表面,以利于后续的光刻工艺。
在另一实施例中,扩大隙缝508宽度的方法还可例如是在应力层506上形成一层光致抗蚀剂层(未绘示)。然后,进行一光刻工艺,以形成图案化光致抗蚀剂层509,以暴露出介电层506中的隙缝508。接着,以图案化光致抗蚀剂层509为蚀刻掩模,蚀刻部分介电层506至暴露出衬底500表面(未绘示)。之后,移除图案化光致抗蚀剂层509。另外,当然在光致抗蚀剂层之前,也可于应力层506上形成一层底部抗反射层507。
之后,请参照图5D,于应力层506上形成介电层512,且填满开口510。在本实施例中,介电层512例如是于由一层未掺杂硅玻璃层512a与一层磷硅玻璃层512b所组成,而其形成方法例如是以次常压化学气相沉积法(SACVD)于应力层506上形成未掺杂硅玻璃512a,然后于未掺杂硅玻璃层512a上,以四乙氧基硅烷(TEOS)为反应气体源形成磷硅玻璃层512b。另外,介电层512的材质可例如是氧化硅、磷硅玻璃、硼硅玻璃或硼磷硅玻璃,而其形成方法例如是化学气相沉积法或其他适合的方法。
接着,请参照图5E,移除间隙504内的部分介电层512与部分应力层506,直至暴露出部分衬底500表面,以于相对应开口510的位置形成接触窗开口514。其中,接触窗开口514的形成方法例如是进行一蚀刻工艺。
随后,请参照图5F,于接触窗开口514中填入导体层,以形成接触窗516。导体层的材料例如是掺杂多晶硅层或钨金属,而其形成方法例如是化学气相沉积法。
值得注意的是,由于在形成接触窗开口514之前,已先移除部分应力层506扩大隙缝508的宽度,因此可避免所形成的接触窗开口514底部产生残留物。所以,在后续形成接触窗516时,不会产生阻值提高以及元件短路等问题,进而影响工艺的可靠度。
综上所述,本发明的接触窗形成方法至少具有下列优点1.本发明的方法可避免因形成于元件问的膜层产生隙缝,而影响到工艺的可靠度以及元件的效能。
2.本发明的方法是利用扩大应力层中隙缝的宽度,以避免后续工艺中造成接触窗开口底部产生残留物,而造成所形成的接触窗阻值提高或甚至是短路等问题。
3.本发明的方法能够在形成厚度较厚的应力层以提高元件效能的同时,避免因应力层中产生隙缝,而影响元件可靠度。
4.本发明的方法仅需于工艺中增加一个步骤,即可同时达到形成厚度较厚的应力层以提高元件效能,以及避免因应力层中产生隙缝而影响元件可靠度的目的。
虽然本发明已以优选实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围的前提下,可作些许的更动与润饰,因此本发明的保护范围当视所附权利要求所界定者为准。
权利要求
1.一种接触窗的形成方法,包括提供一衬底,该衬底上已形成有至少二导体元件,且该二导体元件之间具有一间隙;于该衬底上方形成一第一介电层,覆盖该二导体元件,且填入该间隙中,其中形成于该间隙内的该第一介电层中具有一隙缝;移除该间隙内的部分该第一介电层以形成一开口,以扩大该隙缝的宽度;于该第一介电层上形成一第二介电层,且填满该开口;移除该间隙内的部分该第二介电层与部分该第一介电层,直至暴露出部分该衬底表面,以于相对应该开口的位置形成一接触窗开口;以及于该接触窗开口中填入一导体层。
2.如权利要求1所述的接触窗的形成方法,其中该第一介电层的材质包括氮化硅。
3.如权利要求1所述的接触窗的形成方法,其中该第一介电层的厚度介于100至2000埃之间。
4.如权利要求1所述的接触窗的形成方法,其中该第一介电层的厚度介于500至1500埃之间。
5.如权利要求1所述的接触窗的形成方法,其中该第一介电层的厚度为1000埃。
6.如权利要求1所述的接触窗的形成方法,其中移除该间隙内的部分该第一介电层以形成一开口的方法包括于该第一介电层上形成一光致抗蚀剂层;对该光致抗蚀剂层进行一光刻工艺,形成一图案化的光致抗蚀剂层,以暴露出该第一介电层中的该隙缝;以该图案化的光致抗蚀剂层为蚀刻掩模,蚀刻部分该第一介电层以形成该开口;以及移除该图案化的光致抗蚀剂层。
7.如权利要求6所述的接触窗的形成方法,其中在该光致抗蚀剂层形成之前,还包括于该第一介电层上形成一底部抗反射层。
8.如权利要求1所述的接触窗的形成方法,其中该第二介电层的材质包括氧化硅、磷硅玻璃、硼硅玻璃、硼磷硅玻璃或未掺杂硅玻璃/磷硅玻璃。
9.一种接触窗的形成方法,包括提供一衬底,该衬底上已形成有至少二金属氧化物半导体晶体管,且该二金属氧化物半导体晶体管之间具有一间隙;于该衬底上方形成一应力层,覆盖该二金属氧化物半导体晶体管,且填入该间隙中,其中形成于该间隙内的该应力层中具有一隙缝;移除该间隙内的部分该应力层以形成一开口,以扩大该隙缝的宽度;于该应力层上形成一介电层,且填满该开口;移除该间隙内的部分该介电层与部分该应力层,直至暴露出部分该衬底表面,以于相对应该开口的位置形成一接触窗开口;以及于该接触窗开口中填入一导体层。
10.如权利要求9所述的接触窗的形成方法,其中该应力层的材质包括氮化硅。
11.如权利要求9所述的接触窗的形成方法,其中该应力层的应力介于1至50GPa之间。
12.如权利要求9所述的接触窗的形成方法,其中该应力层的应力介于1至10GPa之间。
13.如权利要求9所述的接触窗的形成方法,其中该应力层的厚度介于100至2000埃之间。
14.如权利要求9所述的接触窗的形成方法,其中该应力层的厚度介于500至1500埃之间。
15.如权利要求9所述的接触窗的形成方法,其中该应力层的厚度为1000埃。
16.如权利要求9所述的接触窗的形成方法,其中移除该间隙内的部分该应力层以形成一开口的方法包括于该应力层上形成一光致抗蚀剂层;对该光致抗蚀剂层进行一光刻工艺,形成一图案化的光致抗蚀剂层,以暴露出该应力层中的该隙缝;以该图案化的光致抗蚀剂层为蚀刻掩模,蚀刻部分该应力层以形成该开口;以及移除该图案化的光致抗蚀剂层。
17.如权利要求16所述的接触窗的形成方法,其中在该光致抗蚀剂层形成之前,还包括于该应力层上形成一底部抗反射层。
18.如权利要求9所述的接触窗的形成方法,其中该介电层的材质包括氧化硅、磷硅玻璃、硼硅玻璃、硼磷硅玻璃或未掺杂硅玻璃/磷硅玻璃。
全文摘要
一种接触窗的形成方法,首先提供衬底,衬底上已形成至少二个导体元件,且二个导体元件之间有间隙。然后,在衬底上形成第一介电层以覆盖导体元件与间隙,其中所形成的第一介电层中具有隙缝,且隙缝是形成于间隙内。接着,移除间隙内的部分第一介电层以形成一开口,以扩大隙缝的宽度。随后,在第一介电层上形成第二介电层,且填满开口。之后,移除间隙内的部分第二介电层与部分第一介电层,直至暴露出部分衬底表面,以于相对应开口的位置形成一个接触窗开口。然后,于接触窗开口中填入导体层。
文档编号H01L21/02GK1983551SQ200510131618
公开日2007年6月20日 申请日期2005年12月15日 优先权日2005年12月15日
发明者杨建伦, 陈能国, 蔡腾群, 黄建中, 许绍达 申请人:联华电子股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1